JPH0461244A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH0461244A
JPH0461244A JP2171432A JP17143290A JPH0461244A JP H0461244 A JPH0461244 A JP H0461244A JP 2171432 A JP2171432 A JP 2171432A JP 17143290 A JP17143290 A JP 17143290A JP H0461244 A JPH0461244 A JP H0461244A
Authority
JP
Japan
Prior art keywords
layer
bonding
bonding pad
parasitic capacitance
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2171432A
Other languages
English (en)
Inventor
Yasutoku Miyahara
泰徳 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2171432A priority Critical patent/JPH0461244A/ja
Publication of JPH0461244A publication Critical patent/JPH0461244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の［］的］ （産業上の利用分野） この発明は、主に高周波回路を集積化したときに好適す
る集積回路装置に関する。
（従来の技術） 第２図は、一般的な高周波の発振回路を示す。
抵抗Ｒ１は電源ＶｅｅとトランジスタＱ２のコレクタと
ボンディングパットＰ２に接続し、トランジスタＱ２の
エミッタはトランジスタＱ１のエミッタとともに電流源
ＩＯに接続し、この電流源ＩＯは接地しである。トラン
ジスタＱ１のコレクタは電源ｖｅｅに接続し、トランジ
スタＱ１のベースはボンティングバットＰ３に接続する
。トランジスタＱ２のベースはボンディングパットＰ１
に接続する。ボンディングパットＰ１は接続ピンＰ４コ
ンデンサＣ１を介して接地しである。ボンディングパッ
トＰ２は接続ピンＰ　５　、コンデンサＣ２を介してコ
ンデンサＣ３の一方に接続し、＝ＪンデンサＣ３の他方
は接続ピンＰ６を介してボンディングパットＰ３に接続
しである。コンデンサ０２Ｃ３の接続点はコンデンサＣ
４、Ｃ５を介して接地し、コンデンサＣ５にはリアクタ
ンスＬ１を並列接続しである。
以上のようにして構成された発振回路において、破線の
回路は集積回路１１を構成し、その他の部分は外付は回
路である。この発振周波数は、］”に外付は回路のコン
デンサＣ５とインダクタンスＬ１で決定する。この時の
発振周波数は、次式で決定する。
ｆｏ　　＝　　１／　　２Ｍ　　・　ａ−了’　　　　
　　　　−１１）し、たがって、このような構成の発振
器では高周波での発振をｉＪ能とするには、式（］）か
らも明らかなようにコンデンサＣ５およびインダクタン
スＬ１の値を小さくする必要がある。
ここで、集積回路１１内部の回路と外付は回路を接続す
る方法は、一般にボンディングパットＰ１〜Ｐ３からＩ
Ｃフレームの接続ビンＰ４〜Ｐ５までをボン・ディング
ワイヤーＷ１〜・Ｗ３を用いて接続する。
第３図はボンディングパットＰ１〜Ｐ３の持つ寄り容量
をボンディングバラＩ−Ｐｉ〜Ｐ３から外付は部品を見
た等価回路図を示している。図中ＣＰ１はボンディング
パットＰ１〜Ｐ３の寄生容量、ＬＢ、はボンディングワ
イヤー ＣＦ２は外（＝ｔ　ｉｔ開回路容量Ｑ′ある。
このように、集積回路１］と外付は回路により構成され
る高周波発振回路では、ポンデイ〉グバソトＰ１〜Ｐ３
の持つ寄１容量か外付けのタンク回路と並列接続される
ため高周波では発振（、にくくなる。
ここで、第４図を用い゛ζボシデ、インゲバットの構造
について考オてみる。
第４図において、一番Ｆの層はＩ）ｓｕｂ層、２番１７
１　ｉ；４．　Ｐ＋層、３番［−１はＳ　ｉ、　０２１
輪、４番目は８１３Ｎ４層となっており、ここにボンデ
ィングに必要な第１のアルミニウム層Ａｌ、および第２
のアルミニウム層Ａ１２を８１０２層の十に形成Ｊる。
第２のアルミニウム層Ａ１２は外部バソゲーシのフレー
ムとを結ぶボンディングワイヤーＷか接続される。
このように形成されたボンディングパットは、誘電率の
低い５ｉ０２層か薄いため、グランドに対し、て第２の
アルミニウム層Ａ１２からの容量がかなり大きい。
このボンディングパットの容量を小さくするために、２
番目のＰ＋層を誘電率の低いＳ　ｉ　０２．で形成して
し、まうプロセスもあるが、前記の製造プロセスと大き
く異なるために、現実的ではない。
（発明か解決しようとする課題） 以上のように、従来の高周波発振回路ではボンディング
パットによる寄生容量が大きいために、高周波では発振
しにくくなる。
この発明は、前記ボンディングパットの寄生容量を小さ
くすることによって、高周波での発振が容量に行えるよ
うにすることを目的とする。
［発明の構成］ （課題を解決するための手段） この発明は、従来の集積回路の多層配線プロセスにおい
て、ボンディングパットの構成をボンディングワイヤー
と接続する一番上部のアルミニウム層のみとし、これに
接続する下部のアルミニウム層を除去したものである。
（作用） この手段により、ボンディングワイヤーと接続する゛ア
ルミニウム、層から、グランドまでの距離を大きくする
ことによって、寄生容量を大幅に低減Ｉ９、高周波発振
器における外付はタンク回路と並列に接続さ第１るボン
ディングパット下の寄ｔＩ−容量か低減されるために、
発振周波数か高くても発振か口Ｊ能となる。
（実施例） この発明の一実施例につき図面を参照しＣ詳細に説明す
る。
第１図において、一番下の層はＰｓｕｂ層、２番ｒ−ｉ
　ｉ、ｔ　ｐ　＋　層、゛３番目は５ｉ０２層、４番１
丁１はＳｉ３　Ｎ’　４層、５番目はポリイミド層とな
っており、ここにボンディングに必要なアルミニウムＡ
Ｉをポリイミド層の上に形成する。アルミニウムＡ１は
ボンディングワイヤーＷにより図示しない外部パッケー
ジのフレームに固定した図示しない接続用ビンに接続す
る。
このように構成することで、ボンディングワイヤーＷと
接続するアルミニウムＡＩから、グランドまでの距離を
大きくすることによって、寄生容量か大幅に低減する。
し、たがって、高周波発振器における外（ＮＪけタンク
回路と並列に接続するボンディングパット下の寄生容量
が低減さｔｌるため、発振周波数か高くても発振か可能
となる。
ここで、第１図の構成のポンデイ〉グバットにより発生
ずる寄生容量ＣＰは次式（２）で示す値となる。
ＣＰ−（Ａ＋εｏ）／（（ｉｔ／と１）十（ｔ２／ε２
）十・・・・・）　　・・　（２）但し、Ａはバットの
面積、ε０は空間の誘電率、ｔｌ、ｔ２は絶縁体の厚さ
、ε１、と２は絶縁体の誘電率を示し、ている。
従来、第４図に示す構造では、第２のアルミニウムＡ　
１．２第］−のアルミニウムＡ１とが同電位となる。ま
た、グランド電位であるＰ　ｓｕｂとＰ＋は同電位とな
るため、ボンディングパットの寄生容量は第１のアルミ
ニウムＡＩ、とＰ＋との間の絶縁体５ｉ０２と薄いＳ　
ｉ　３　Ｎ　４とで決まる。
これに対して、第１図の構造では、ボンディングワイヤ
−Ｗに接続するのはアルミニウムＡＩだ（ｊのため、ボ
ンディングパットの寄生容量はアルミニウムＡ、　Ｉと
Ｐ＋との間の絶縁体５ｉ０２とＳ　ｉ　３　Ｎ　４およ
びポリイミドとで決まる。
したがって、同一プロセスで絶縁体の厚さが全て同じで
あり、ボンディングパットの面積も同じであれば、式（
２）より明らかなようにアルミニウムＡＩを取り除いた
方が寄生容量が少ないことかわかる。
ここでは、簡単のために２層配線のプロセスで説明し、
たか、２層以上の多層プロセスにおいても絶縁層ことに
よって、寄生容量が低下することは式（２）から明らか
である。
［発明の効果］ 以上のように、本発明によれば、従来の半導体プロセス
を変えることなく、単にマスクの変更のみでボンディン
グパットの寄生容量を低減することができ、高周波発振
器に使用して、高い周波数までの発振を実現できる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す断面図、第２図は従
来の発振回路図、第３図は要部の等礁回路図、第４図は
第２図を集積回路化した要部の断面図である。 Ａ１　・・・アルミニウム Ｗ・・・・ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 　外囲器の絶縁性フレームに固定した複数の接続用ピン
    と前記フレームに収容された集積回路を構成する半導体
    チップと、このチップ上に形成され多層配線の所望箇所
    に形成したボンディングパットと、このボンディングパ
    ットおよび前記接続用ピンを電気的に接続するボンディ
    ングワイヤーとからなる集積回路装置において、上下層
    の断面構造の前記ボンディングパットを、前記ボンディ
    ングワイヤーと接続する上層部のみで構成し、これ以下
    の下層部を除去したことを特徴とする集積回路装置。
JP2171432A 1990-06-29 1990-06-29 集積回路装置 Pending JPH0461244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2171432A JPH0461244A (ja) 1990-06-29 1990-06-29 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2171432A JPH0461244A (ja) 1990-06-29 1990-06-29 集積回路装置

Publications (1)

Publication Number Publication Date
JPH0461244A true JPH0461244A (ja) 1992-02-27

Family

ID=15923021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171432A Pending JPH0461244A (ja) 1990-06-29 1990-06-29 集積回路装置

Country Status (1)

Country Link
JP (1) JPH0461244A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005008195A1 (de) * 2005-02-23 2006-08-24 Atmel Germany Gmbh Hochfrequenzanordnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005008195A1 (de) * 2005-02-23 2006-08-24 Atmel Germany Gmbh Hochfrequenzanordnung
US7605450B2 (en) 2005-02-23 2009-10-20 Atmel Automotive Gmbh High frequency arrangement

Similar Documents

Publication Publication Date Title
JPH0645479A (ja) 半導体装置
JP2001326305A (ja) 半導体装置用インターポーザー、その製造方法および半導体装置
JP2001168234A (ja) 半導体チップ用の接地平面
US8258607B2 (en) Apparatus and method for providing bypass capacitance and power routing in QFP package
JP2000058765A (ja) 半導体集積回路装置
US6781239B1 (en) Integrated circuit and method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
JPH08330517A (ja) 集積回路装置および共振回路
US20030160322A1 (en) Monolithic microwave integrated circuit package having thermal via
JPH0461244A (ja) 集積回路装置
JP2003124743A (ja) 電圧制御発振回路
JP4124618B2 (ja) 半導体装置
JP3233196B2 (ja) 半導体デバイスパッケージングシステム
JP2690709B2 (ja) 半導体装置
JP5459335B2 (ja) パッケージ基板及び半導体パッケージ
JPH06112406A (ja) 半導体集積回路
JPS5828369Y2 (ja) 可変容量ダイオ−ド装置
TWI743595B (zh) 具緊密解耦合結構的電路系統
JPH064590Y2 (ja) 集積回路装置
JP2778356B2 (ja) 半導体装置
JPH05211279A (ja) 混成集積回路
JPH09246476A (ja) 半導体集積回路の電源線及びそのレイアウト方法
JP3742692B2 (ja) ノイズフィルタ
JPH03120848A (ja) 半導体集積回路
JPH0447974B2 (ja)
JPH07106515A (ja) 半導体装置およびその製造方法