JPH0460472A - バンプ間ショートの予知方法 - Google Patents
バンプ間ショートの予知方法Info
- Publication number
- JPH0460472A JPH0460472A JP2171629A JP17162990A JPH0460472A JP H0460472 A JPH0460472 A JP H0460472A JP 2171629 A JP2171629 A JP 2171629A JP 17162990 A JP17162990 A JP 17162990A JP H0460472 A JPH0460472 A JP H0460472A
- Authority
- JP
- Japan
- Prior art keywords
- short
- circuiting
- pads
- prediction
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 238000005476 soldering Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000001816 cooling Methods 0.000 description 7
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000288673 Chiroptera Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
部品相互間の電気的接続をはんだバンプを介して行う組
立体に適用されるバンプ間ショートの予知方法に関し、 バンプ間ショートによるトラブルの発生を未然に予知し
得るバンプ間ショート予知方法の提供を目的とし、 正規のバッド間隔よりも狭いショート予知間隔をもって
配置されたショート予知パッドを基板側とパッケージ部
品側にそれぞれ対となる形で設けると共に、これら各シ
ョート予知パッドをショート検出装置に接続してバンプ
間ショートの予知を行うことを特徴とする特 ［産業上の利用分野］ 本発明は、基板とパッケージ部品間の接続を所謂“はん
だバンプパを介して行う組立体に適用されるバンプ間シ
ョートの予知方法に関する。
立体に適用されるバンプ間ショートの予知方法に関し、 バンプ間ショートによるトラブルの発生を未然に予知し
得るバンプ間ショート予知方法の提供を目的とし、 正規のバッド間隔よりも狭いショート予知間隔をもって
配置されたショート予知パッドを基板側とパッケージ部
品側にそれぞれ対となる形で設けると共に、これら各シ
ョート予知パッドをショート検出装置に接続してバンプ
間ショートの予知を行うことを特徴とする特 ［産業上の利用分野］ 本発明は、基板とパッケージ部品間の接続を所謂“はん
だバンプパを介して行う組立体に適用されるバンプ間シ
ョートの予知方法に関する。
第４図（ａ）と（ｂ）は組立体の基本構成を示す図であ
って、（ａ）はパッケージ部品の模式的平面図、（ｂ）
はパッケージ部品を基板に実装した組立体の模式的要部
側断面図である。
って、（ａ）はパッケージ部品の模式的平面図、（ｂ）
はパッケージ部品を基板に実装した組立体の模式的要部
側断面図である。
第４図（ａ）と（ｂ）に示すように、この組立体１０は
、マトリクス状に配置されたリードパッド１６を備えた
半導体装置（ＬＳＩ）等のパッケージ部品１５をプリン
ト板等の基板５に″はんだバンブ１”を介して半田付は
実装したものである。図中、Ｐは正規のパッド間隔、α
はリードパッド１６が配置されない中央ゾーンと呼ばれ
る部分である。
、マトリクス状に配置されたリードパッド１６を備えた
半導体装置（ＬＳＩ）等のパッケージ部品１５をプリン
ト板等の基板５に″はんだバンブ１”を介して半田付は
実装したものである。図中、Ｐは正規のパッド間隔、α
はリードパッド１６が配置されない中央ゾーンと呼ばれ
る部分である。
これら組立体ＩＯは、発熱体であるバ・７ケ一ジ部品１
５の冷却を行う必要上、当該パッケージ部品１５の上に
冷却モジュールと呼ばれる冷却装置（図示せず）が配置
されるが、この冷却モジュールは冷却効率を高めるため
にパ・ノケージ部品１５に圧接する形で配置される。こ
のため、比較的軟らかい半田を基材とする°“はんだバ
ンプｌ”がその矢印り方向の圧力によって潰され、第５
図■）に示すようにパッド間（リードパッド１６間、お
よび実装パッド６間）でショート事故（短絡事故）を起
こすことがある。第５図（ａ）は冷却モジュール実装前
の組立体１０の状態を示す模式的要部側断面図であり。
５の冷却を行う必要上、当該パッケージ部品１５の上に
冷却モジュールと呼ばれる冷却装置（図示せず）が配置
されるが、この冷却モジュールは冷却効率を高めるため
にパ・ノケージ部品１５に圧接する形で配置される。こ
のため、比較的軟らかい半田を基材とする°“はんだバ
ンプｌ”がその矢印り方向の圧力によって潰され、第５
図■）に示すようにパッド間（リードパッド１６間、お
よび実装パッド６間）でショート事故（短絡事故）を起
こすことがある。第５図（ａ）は冷却モジュール実装前
の組立体１０の状態を示す模式的要部側断面図であり。
第５図（ロ）は冷却モジュール実装後の組立体１０の状
態を示す模式的要部側断面図である。一般にはんだバン
プ１を使用する場合は、バンプ間ショートを避けるため
に、設計時点でこのパッド間隔Ｐの確保について充分注
意するが、最近のように部品実装が高密度化してパッド
間隔Ｐの縮小化が進むとこのようなショート事故が屡々
発生する。
態を示す模式的要部側断面図である。一般にはんだバン
プ１を使用する場合は、バンプ間ショートを避けるため
に、設計時点でこのパッド間隔Ｐの確保について充分注
意するが、最近のように部品実装が高密度化してパッド
間隔Ｐの縮小化が進むとこのようなショート事故が屡々
発生する。
本発明はこの問題を解決するためになされたも。
ので、バンプ間ショートの危険を事前に予知するバンプ
間ショートの予知方法を提供することを目的とする。
間ショートの予知方法を提供することを目的とする。
本発明によるバンプ間ショートの予知方法は、第１図に
示すように、正規のパッド間隔Ｐよりも狭いショート予
知間隔Ｓをもって配置されたショート予知パッド７と１
７を基板５側とパッケージ部品１５側にそれぞれ“対”
となる形で設けると共に、これら各ショート予知パッド
７或いは１７をショート検出装置２０に接続してバンプ
間ショートの予知を行うようになっている。
示すように、正規のパッド間隔Ｐよりも狭いショート予
知間隔Ｓをもって配置されたショート予知パッド７と１
７を基板５側とパッケージ部品１５側にそれぞれ“対”
となる形で設けると共に、これら各ショート予知パッド
７或いは１７をショート検出装置２０に接続してバンプ
間ショートの予知を行うようになっている。
本発明によるバンブ間ショートの予知方法（以下ショー
ト予知方法と称する）は、正規のパッド間隔Ｐよりも間
隔の狭いショート予知間隔Ｓをもって配置されたショー
ト予知パッド７と１７を基板５何とパッケージ部品１５
側にそれぞれ対となる形で設けると共に、これら各ショ
ート予知パッド７或いは１７をショート検出装置２０に
接続した構成になっているため、正規のバット同志がシ
ョートする以前にそれをショート検出装置２０が検出す
る。
ト予知方法と称する）は、正規のパッド間隔Ｐよりも間
隔の狭いショート予知間隔Ｓをもって配置されたショー
ト予知パッド７と１７を基板５何とパッケージ部品１５
側にそれぞれ対となる形で設けると共に、これら各ショ
ート予知パッド７或いは１７をショート検出装置２０に
接続した構成になっているため、正規のバット同志がシ
ョートする以前にそれをショート検出装置２０が検出す
る。
従って正規のパッドがショート事故を起こす前に対策を
講じることができる。
講じることができる。
以下実施例図に基づいて本発明の詳細な説明する。
第１図（ａ）と（ｂ）は本発明によるショート予知方法
の一実施例を示す図であって、（ａ）は構成部材の一形
状例を示す模式的平面図、（ｂ）は全体構成を示す模式
的要部平面図、第２図は本発明によるショート予知方法
の原理を説明するための模式的要部側断面図、第３図は
本発明の第２の実施例とその原理を説明するための模式
的要部側断面図であるが、前記第４図、第５図と同一部
分には同一符号を付している。
の一実施例を示す図であって、（ａ）は構成部材の一形
状例を示す模式的平面図、（ｂ）は全体構成を示す模式
的要部平面図、第２図は本発明によるショート予知方法
の原理を説明するための模式的要部側断面図、第３図は
本発明の第２の実施例とその原理を説明するための模式
的要部側断面図であるが、前記第４図、第５図と同一部
分には同一符号を付している。
第１図（ａ）と（ｂ）及び第２図に示すように、本発明
によるショート予知方法は、正規のパッド間隔Ｐよりも
狭いショート予知間隔Ｓをもって配置されたショート予
知パッド７と１７を基板５側とパッケージ部品１５側に
それぞれ′°対”となる形で設けると共に、これら各シ
ョート予知パッド７と１７をショート検出装置２０に接
続してバンプ間ショートの予知を行う構成になっている
。このパッケージ部品１５は、基板５に実装される側の
面にマトリクス状に配置された正規のリードパッド１６
を装備すると共に、このリードパッド１６が設けられて
いない中央ゾーンαと正規のり−ドパラド１６が設けら
れている部分の外周部分βのそれぞれに、正規のパッド
間隔Ｐよりも間隔の狭いショート予知間隔Ｓをもって配
置された複数対のショート予知パッド１７を装備してい
る。また、このパッケージ部品１５が実装される基板５
は、これらリードパッド１６対応に設けられた実装パッ
ド６と、ショート予知パッド１７対応に設けられたショ
ート予知パッド７を装備している。なお、このショート
予知パッド７は、それぞれ基板５側に設けられた検出回
路パターン２５（この検出回路パターン２５は基板５の
層内に設けられることもあるし、表面に設けられること
もある）を介してショート検出装置２０に接続されてい
る。このショート検出装置２０は、ショート予知パッド
７間が短絡した場合にこれを検出する装置であって、例
えば周知の導通テスター等でも良いが、ショート予知パ
ッド７が接触状態になった時に“光”或いは“音”等で
アラームを発するものが好ましい。
によるショート予知方法は、正規のパッド間隔Ｐよりも
狭いショート予知間隔Ｓをもって配置されたショート予
知パッド７と１７を基板５側とパッケージ部品１５側に
それぞれ′°対”となる形で設けると共に、これら各シ
ョート予知パッド７と１７をショート検出装置２０に接
続してバンプ間ショートの予知を行う構成になっている
。このパッケージ部品１５は、基板５に実装される側の
面にマトリクス状に配置された正規のリードパッド１６
を装備すると共に、このリードパッド１６が設けられて
いない中央ゾーンαと正規のり−ドパラド１６が設けら
れている部分の外周部分βのそれぞれに、正規のパッド
間隔Ｐよりも間隔の狭いショート予知間隔Ｓをもって配
置された複数対のショート予知パッド１７を装備してい
る。また、このパッケージ部品１５が実装される基板５
は、これらリードパッド１６対応に設けられた実装パッ
ド６と、ショート予知パッド１７対応に設けられたショ
ート予知パッド７を装備している。なお、このショート
予知パッド７は、それぞれ基板５側に設けられた検出回
路パターン２５（この検出回路パターン２５は基板５の
層内に設けられることもあるし、表面に設けられること
もある）を介してショート検出装置２０に接続されてい
る。このショート検出装置２０は、ショート予知パッド
７間が短絡した場合にこれを検出する装置であって、例
えば周知の導通テスター等でも良いが、ショート予知パ
ッド７が接触状態になった時に“光”或いは“音”等で
アラームを発するものが好ましい。
以下第２図に基づいて本発明によるショート予知方法の
原理を説明する。
原理を説明する。
第２図は、はんだバンプｌを介して基板５に実装された
パッケージ部品１５が冷却装置等（図示せず）によって
矢印り方向に押圧された結果、はんだバンプ１が潰れ、
正規のパッド間隔Ｐよりも狭いショート予知間隔Ｓをも
って配置されたショート予知パッド７と１７が先ずショ
ート（接触＝短絡）した状態を示している。これらショ
ート予知バッド１７或いは７間のショートはショート検
出装置２０によって検出されてアラームが出される。し
かしながら、この時点では正規のパッド間隔Ｐとショー
ト予知間隔Ｓとの関係がＰ＞Ｓであることから、正規の
リードパッド１６間には第２図に示す如くまだ距離があ
り、正規のり−ドパラド１６同志はこの時点では未だシ
ョートしていない。従ってこの時点で矢印り方向の負荷
を軽減する等の手段を講じることによって実装パッド６
間或いはリードパッド１６間のショート事故を予防する
ことができる。
パッケージ部品１５が冷却装置等（図示せず）によって
矢印り方向に押圧された結果、はんだバンプ１が潰れ、
正規のパッド間隔Ｐよりも狭いショート予知間隔Ｓをも
って配置されたショート予知パッド７と１７が先ずショ
ート（接触＝短絡）した状態を示している。これらショ
ート予知バッド１７或いは７間のショートはショート検
出装置２０によって検出されてアラームが出される。し
かしながら、この時点では正規のパッド間隔Ｐとショー
ト予知間隔Ｓとの関係がＰ＞Ｓであることから、正規の
リードパッド１６間には第２図に示す如くまだ距離があ
り、正規のり−ドパラド１６同志はこの時点では未だシ
ョートしていない。従ってこの時点で矢印り方向の負荷
を軽減する等の手段を講じることによって実装パッド６
間或いはリードパッド１６間のショート事故を予防する
ことができる。
第３図は第２の実施例とその動作原理を示す図である。
第３図に示すように、この第２の実施例は、ショート予
知パッドの間隔を８１と５２の２段階に分けた構成にな
っている。従ってこの場合は、正規のパッド間隔Ｐと、
ショート予知間隔ＳＩと、Ｓ２との関係がＰ ＞Ｓ！＞
Ｓ、となっている。このことからこの実施例を通用すれ
ば、ショートの危険の推移を段階的に把握することがで
きるので、これを装置継続使用の判定に使用することも
可能である。また本方法はショート予知パッドによって
パッド間ショートを予知してから実装パッド６或いはり
一ドパッド１６がショートするまでにかな２）の時間的
な余裕を見込むことができるので、ショート予防対策が
講じ易いという利点がある。
知パッドの間隔を８１と５２の２段階に分けた構成にな
っている。従ってこの場合は、正規のパッド間隔Ｐと、
ショート予知間隔ＳＩと、Ｓ２との関係がＰ ＞Ｓ！＞
Ｓ、となっている。このことからこの実施例を通用すれ
ば、ショートの危険の推移を段階的に把握することがで
きるので、これを装置継続使用の判定に使用することも
可能である。また本方法はショート予知パッドによって
パッド間ショートを予知してから実装パッド６或いはり
一ドパッド１６がショートするまでにかな２）の時間的
な余裕を見込むことができるので、ショート予防対策が
講じ易いという利点がある。
以上の説明から明らかなように本発明によれば、パッド
間の短絡事故を的確に予知することができるので、事前
対策が可能となり、従って装置が致命的なダメージを受
ける恐れがない。このため、装置の信軌性が著しく向上
する。
間の短絡事故を的確に予知することができるので、事前
対策が可能となり、従って装置が致命的なダメージを受
ける恐れがない。このため、装置の信軌性が著しく向上
する。
第１図（ａ）と（ｂ）は本発明によるショート予知方法
の一実施例を示す図、 第２図は本発明によるショート予知方法の原理を説明す
るための図、 第３図は本発明の第２の実施例とその原理を説明するた
めの図、 第４図（ａ）と０））は組立体の基本構成を示す図、第
５図（ａ）とΦ）はバンプ間ショートの発生状況を示す
図である。 図において、１ははんだバンブ、 ５は基板、 ６は実装パッド、 ７と７Ａは基板側に設けたショー ト予知パッド、 １０はパッケージ部品を基板に実装 してなる組立体、 １５はパッケージ部品、 １６はリードパッド、 １７と１７Ａはパッケージ部品側に設 けたショート予知パッド、 ２０はショート検出装置、 ２５は検出回路パターン、 Ｐは正規のパッド間隔、 ＳとＳ、と３２はショート予知間隔、 αは中央ゾーン、 βは外周ゾーン、 をそれぞれ示す。 李４１ａＲｍ １Ｒｆｌ’ｌ！１ｍ Ｉ２５１ ＠ｚＪＪ帥Ｊｖ ｆＡ肇ｍ１ＢＥｒ １沁り脂−寅挿ダ慴 第 Ｉｌｌ ハ”°シフ・Ｆ’／Ｉ＞っ−ト、＊ｔイカ゛え乞Ｉｅネ
↑レゴ第５６！！
の一実施例を示す図、 第２図は本発明によるショート予知方法の原理を説明す
るための図、 第３図は本発明の第２の実施例とその原理を説明するた
めの図、 第４図（ａ）と０））は組立体の基本構成を示す図、第
５図（ａ）とΦ）はバンプ間ショートの発生状況を示す
図である。 図において、１ははんだバンブ、 ５は基板、 ６は実装パッド、 ７と７Ａは基板側に設けたショー ト予知パッド、 １０はパッケージ部品を基板に実装 してなる組立体、 １５はパッケージ部品、 １６はリードパッド、 １７と１７Ａはパッケージ部品側に設 けたショート予知パッド、 ２０はショート検出装置、 ２５は検出回路パターン、 Ｐは正規のパッド間隔、 ＳとＳ、と３２はショート予知間隔、 αは中央ゾーン、 βは外周ゾーン、 をそれぞれ示す。 李４１ａＲｍ １Ｒｆｌ’ｌ！１ｍ Ｉ２５１ ＠ｚＪＪ帥Ｊｖ ｆＡ肇ｍ１ＢＥｒ １沁り脂−寅挿ダ慴 第 Ｉｌｌ ハ”°シフ・Ｆ’／Ｉ＞っ−ト、＊ｔイカ゛え乞Ｉｅネ
↑レゴ第５６！！
Claims (1)
- 【特許請求の範囲】 １、基板（５）とパッケージ部品（１５）間の電気的接
続をはんだバンプ田を介して行う組立体（１０）に適用
されるバンプ間ショートの予知方法であって、 正規のパッド間隔（Ｐ）よりも狭いショート予知間隔（
Ｓ）をもって配置されたショート予知パッド（７）と（
１７）を基板（５）側とパッケージ部品（１５）側にそ
れぞれ対となる形で設けると共に、これら各ショート予
知パッド（７）或いは（１７）をショート検出装置（２
０）に接続してバンプ間ショートの予知を行うことを特
徴とするバンプ間ショートの予知方法。 ２、前記ショート予知間隔を少なくとも（Ｓ＿１）と（
Ｓ＿２）の二段階に分けて、その間に所定の寸法差を設
定すると共に、互いに間隔の異なるこれら二種類のショ
ート予知パッド（７）と（１７）或いは（７Ａ）と（１
７Ａ）をそれぞれ個別にショート検出装置（２０）に接
続してバンプ間ショートの予知を段階的に行うことを特
徴とする請求項１記載のバンプ間ショートの予知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171629A JPH0460472A (ja) | 1990-06-28 | 1990-06-28 | バンプ間ショートの予知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2171629A JPH0460472A (ja) | 1990-06-28 | 1990-06-28 | バンプ間ショートの予知方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0460472A true JPH0460472A (ja) | 1992-02-26 |
Family
ID=15926731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2171629A Pending JPH0460472A (ja) | 1990-06-28 | 1990-06-28 | バンプ間ショートの予知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0460472A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7626240B2 (en) | 2007-06-15 | 2009-12-01 | Au Optronics Corporation | Electro-optical apparatus and a circuit bonding detection device and detection method thereof |
| WO2011148802A1 (ja) * | 2010-05-27 | 2011-12-01 | 日本精機株式会社 | 制御回路 |
-
1990
- 1990-06-28 JP JP2171629A patent/JPH0460472A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7626240B2 (en) | 2007-06-15 | 2009-12-01 | Au Optronics Corporation | Electro-optical apparatus and a circuit bonding detection device and detection method thereof |
| WO2011148802A1 (ja) * | 2010-05-27 | 2011-12-01 | 日本精機株式会社 | 制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262719A (en) | Test structure for multi-layer, thin-film modules | |
| KR19990023082A (ko) | 반도체 장치 | |
| KR20010013562A (ko) | 수지성형형 반도체 장치 및 그 제조방법 | |
| JP3898350B2 (ja) | 半導体装置 | |
| KR20050030126A (ko) | 반도체 집적 회로 장치 및 전자 기기 | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH10189806A (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JPH1093297A (ja) | 半導体装置 | |
| JPH0460472A (ja) | バンプ間ショートの予知方法 | |
| EP0073721B1 (en) | Large scala integration semiconductor device having monitor element and method of manufacturing the same | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JP2001118994A (ja) | 半導体装置 | |
| JPS6224950B2 (ja) | ||
| JP4221019B2 (ja) | 半導体装置 | |
| JPH0829454A (ja) | 半導体チップのテストカード及び半導体チップの試験方法 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JPH03185730A (ja) | 半導体装置 | |
| KR19980025889A (ko) | 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조 | |
| JPS61253839A (ja) | 半導体パツケ−ジ | |
| JPH0661607A (ja) | 半導体パッケージの実装構造 | |
| JPH1187520A (ja) | 半導体集積回路装置 | |
| JPH0661428A (ja) | 半導体集積回路 | |
| JPH03265147A (ja) | 半導体装置 | |
| JPH0621161A (ja) | 半導体装置及び評価方法 | |
| JPS62239541A (ja) | 半導体集積回路装置 |