JPH0460472A - バンプ間ショートの予知方法 - Google Patents

バンプ間ショートの予知方法

Info

Publication number
JPH0460472A
JPH0460472A JP2171629A JP17162990A JPH0460472A JP H0460472 A JPH0460472 A JP H0460472A JP 2171629 A JP2171629 A JP 2171629A JP 17162990 A JP17162990 A JP 17162990A JP H0460472 A JPH0460472 A JP H0460472A
Authority
JP
Japan
Prior art keywords
short
circuiting
pads
prediction
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2171629A
Other languages
English (en)
Inventor
Kiyotaka Seyama
清隆 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2171629A priority Critical patent/JPH0460472A/ja
Publication of JPH0460472A publication Critical patent/JPH0460472A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 部品相互間の電気的接続をはんだバンプを介して行う組
立体に適用されるバンプ間ショートの予知方法に関し、 バンプ間ショートによるトラブルの発生を未然に予知し
得るバンプ間ショート予知方法の提供を目的とし、 正規のバッド間隔よりも狭いショート予知間隔をもって
配置されたショート予知パッドを基板側とパッケージ部
品側にそれぞれ対となる形で設けると共に、これら各シ
ョート予知パッドをショート検出装置に接続してバンプ
間ショートの予知を行うことを特徴とする特 [産業上の利用分野] 本発明は、基板とパッケージ部品間の接続を所謂“はん
だバンプパを介して行う組立体に適用されるバンプ間シ
ョートの予知方法に関する。
〔従来の技術〕
第4図(a)と(b)は組立体の基本構成を示す図であ
って、(a)はパッケージ部品の模式的平面図、(b)
はパッケージ部品を基板に実装した組立体の模式的要部
側断面図である。
第4図(a)と(b)に示すように、この組立体10は
、マトリクス状に配置されたリードパッド16を備えた
半導体装置(LSI)等のパッケージ部品15をプリン
ト板等の基板5に″はんだバンブ1”を介して半田付は
実装したものである。図中、Pは正規のパッド間隔、α
はリードパッド16が配置されない中央ゾーンと呼ばれ
る部分である。
〔発明が解決しようとする課題〕
これら組立体IOは、発熱体であるバ・7ケ一ジ部品1
5の冷却を行う必要上、当該パッケージ部品15の上に
冷却モジュールと呼ばれる冷却装置(図示せず)が配置
されるが、この冷却モジュールは冷却効率を高めるため
にパ・ノケージ部品15に圧接する形で配置される。こ
のため、比較的軟らかい半田を基材とする°“はんだバ
ンプl”がその矢印り方向の圧力によって潰され、第5
図■)に示すようにパッド間(リードパッド16間、お
よび実装パッド6間)でショート事故(短絡事故)を起
こすことがある。第5図(a)は冷却モジュール実装前
の組立体10の状態を示す模式的要部側断面図であり。
第5図(ロ)は冷却モジュール実装後の組立体10の状
態を示す模式的要部側断面図である。一般にはんだバン
プ1を使用する場合は、バンプ間ショートを避けるため
に、設計時点でこのパッド間隔Pの確保について充分注
意するが、最近のように部品実装が高密度化してパッド
間隔Pの縮小化が進むとこのようなショート事故が屡々
発生する。
本発明はこの問題を解決するためになされたも。
ので、バンプ間ショートの危険を事前に予知するバンプ
間ショートの予知方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明によるバンプ間ショートの予知方法は、第1図に
示すように、正規のパッド間隔Pよりも狭いショート予
知間隔Sをもって配置されたショート予知パッド7と1
7を基板5側とパッケージ部品15側にそれぞれ“対”
となる形で設けると共に、これら各ショート予知パッド
7或いは17をショート検出装置20に接続してバンプ
間ショートの予知を行うようになっている。
〔作 用〕
本発明によるバンブ間ショートの予知方法(以下ショー
ト予知方法と称する)は、正規のパッド間隔Pよりも間
隔の狭いショート予知間隔Sをもって配置されたショー
ト予知パッド7と17を基板5何とパッケージ部品15
側にそれぞれ対となる形で設けると共に、これら各ショ
ート予知パッド7或いは17をショート検出装置20に
接続した構成になっているため、正規のバット同志がシ
ョートする以前にそれをショート検出装置20が検出す
る。
従って正規のパッドがショート事故を起こす前に対策を
講じることができる。
〔実 施 例〕
以下実施例図に基づいて本発明の詳細な説明する。
第1図(a)と(b)は本発明によるショート予知方法
の一実施例を示す図であって、(a)は構成部材の一形
状例を示す模式的平面図、(b)は全体構成を示す模式
的要部平面図、第2図は本発明によるショート予知方法
の原理を説明するための模式的要部側断面図、第3図は
本発明の第2の実施例とその原理を説明するための模式
的要部側断面図であるが、前記第4図、第5図と同一部
分には同一符号を付している。
第1図(a)と(b)及び第2図に示すように、本発明
によるショート予知方法は、正規のパッド間隔Pよりも
狭いショート予知間隔Sをもって配置されたショート予
知パッド7と17を基板5側とパッケージ部品15側に
それぞれ′°対”となる形で設けると共に、これら各シ
ョート予知パッド7と17をショート検出装置20に接
続してバンプ間ショートの予知を行う構成になっている
。このパッケージ部品15は、基板5に実装される側の
面にマトリクス状に配置された正規のリードパッド16
を装備すると共に、このリードパッド16が設けられて
いない中央ゾーンαと正規のり−ドパラド16が設けら
れている部分の外周部分βのそれぞれに、正規のパッド
間隔Pよりも間隔の狭いショート予知間隔Sをもって配
置された複数対のショート予知パッド17を装備してい
る。また、このパッケージ部品15が実装される基板5
は、これらリードパッド16対応に設けられた実装パッ
ド6と、ショート予知パッド17対応に設けられたショ
ート予知パッド7を装備している。なお、このショート
予知パッド7は、それぞれ基板5側に設けられた検出回
路パターン25(この検出回路パターン25は基板5の
層内に設けられることもあるし、表面に設けられること
もある)を介してショート検出装置20に接続されてい
る。このショート検出装置20は、ショート予知パッド
7間が短絡した場合にこれを検出する装置であって、例
えば周知の導通テスター等でも良いが、ショート予知パ
ッド7が接触状態になった時に“光”或いは“音”等で
アラームを発するものが好ましい。
以下第2図に基づいて本発明によるショート予知方法の
原理を説明する。
第2図は、はんだバンプlを介して基板5に実装された
パッケージ部品15が冷却装置等(図示せず)によって
矢印り方向に押圧された結果、はんだバンプ1が潰れ、
正規のパッド間隔Pよりも狭いショート予知間隔Sをも
って配置されたショート予知パッド7と17が先ずショ
ート(接触=短絡)した状態を示している。これらショ
ート予知バッド17或いは7間のショートはショート検
出装置20によって検出されてアラームが出される。し
かしながら、この時点では正規のパッド間隔Pとショー
ト予知間隔Sとの関係がP>Sであることから、正規の
リードパッド16間には第2図に示す如くまだ距離があ
り、正規のり−ドパラド16同志はこの時点では未だシ
ョートしていない。従ってこの時点で矢印り方向の負荷
を軽減する等の手段を講じることによって実装パッド6
間或いはリードパッド16間のショート事故を予防する
ことができる。
第3図は第2の実施例とその動作原理を示す図である。
第3図に示すように、この第2の実施例は、ショート予
知パッドの間隔を81と52の2段階に分けた構成にな
っている。従ってこの場合は、正規のパッド間隔Pと、
ショート予知間隔SIと、S2との関係がP >S!>
S、となっている。このことからこの実施例を通用すれ
ば、ショートの危険の推移を段階的に把握することがで
きるので、これを装置継続使用の判定に使用することも
可能である。また本方法はショート予知パッドによって
パッド間ショートを予知してから実装パッド6或いはり
一ドパッド16がショートするまでにかな2)の時間的
な余裕を見込むことができるので、ショート予防対策が
講じ易いという利点がある。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、パッド
間の短絡事故を的確に予知することができるので、事前
対策が可能となり、従って装置が致命的なダメージを受
ける恐れがない。このため、装置の信軌性が著しく向上
する。
【図面の簡単な説明】
第1図(a)と(b)は本発明によるショート予知方法
の一実施例を示す図、 第2図は本発明によるショート予知方法の原理を説明す
るための図、 第3図は本発明の第2の実施例とその原理を説明するた
めの図、 第4図(a)と0))は組立体の基本構成を示す図、第
5図(a)とΦ)はバンプ間ショートの発生状況を示す
図である。 図において、1ははんだバンブ、 5は基板、 6は実装パッド、 7と7Aは基板側に設けたショー ト予知パッド、 10はパッケージ部品を基板に実装 してなる組立体、 15はパッケージ部品、 16はリードパッド、 17と17Aはパッケージ部品側に設 けたショート予知パッド、 20はショート検出装置、 25は検出回路パターン、 Pは正規のパッド間隔、 SとS、と32はショート予知間隔、 αは中央ゾーン、 βは外周ゾーン、 をそれぞれ示す。 李41aRm 1Rfl’l!1m I251 @zJJ帥Jv fA肇m1BEr 1沁り脂−寅挿ダ慴 第 Ill ハ”°シフ・F’/I>っ−ト、*tイカ゛え乞Ieネ
↑レゴ第56!!

Claims (1)

  1. 【特許請求の範囲】 1、基板(5)とパッケージ部品(15)間の電気的接
    続をはんだバンプ田を介して行う組立体(10)に適用
    されるバンプ間ショートの予知方法であって、 正規のパッド間隔(P)よりも狭いショート予知間隔(
    S)をもって配置されたショート予知パッド(7)と(
    17)を基板(5)側とパッケージ部品(15)側にそ
    れぞれ対となる形で設けると共に、これら各ショート予
    知パッド(7)或いは(17)をショート検出装置(2
    0)に接続してバンプ間ショートの予知を行うことを特
    徴とするバンプ間ショートの予知方法。 2、前記ショート予知間隔を少なくとも(S_1)と(
    S_2)の二段階に分けて、その間に所定の寸法差を設
    定すると共に、互いに間隔の異なるこれら二種類のショ
    ート予知パッド(7)と(17)或いは(7A)と(1
    7A)をそれぞれ個別にショート検出装置(20)に接
    続してバンプ間ショートの予知を段階的に行うことを特
    徴とする請求項1記載のバンプ間ショートの予知方法。
JP2171629A 1990-06-28 1990-06-28 バンプ間ショートの予知方法 Pending JPH0460472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2171629A JPH0460472A (ja) 1990-06-28 1990-06-28 バンプ間ショートの予知方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2171629A JPH0460472A (ja) 1990-06-28 1990-06-28 バンプ間ショートの予知方法

Publications (1)

Publication Number Publication Date
JPH0460472A true JPH0460472A (ja) 1992-02-26

Family

ID=15926731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2171629A Pending JPH0460472A (ja) 1990-06-28 1990-06-28 バンプ間ショートの予知方法

Country Status (1)

Country Link
JP (1) JPH0460472A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626240B2 (en) 2007-06-15 2009-12-01 Au Optronics Corporation Electro-optical apparatus and a circuit bonding detection device and detection method thereof
WO2011148802A1 (ja) * 2010-05-27 2011-12-01 日本精機株式会社 制御回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7626240B2 (en) 2007-06-15 2009-12-01 Au Optronics Corporation Electro-optical apparatus and a circuit bonding detection device and detection method thereof
WO2011148802A1 (ja) * 2010-05-27 2011-12-01 日本精機株式会社 制御回路

Similar Documents

Publication Publication Date Title
US5262719A (en) Test structure for multi-layer, thin-film modules
KR19990023082A (ko) 반도체 장치
KR20010013562A (ko) 수지성형형 반도체 장치 및 그 제조방법
JP3898350B2 (ja) 半導体装置
KR20050030126A (ko) 반도체 집적 회로 장치 및 전자 기기
JPH02211648A (ja) 半導体装置
JPH1093297A (ja) 半導体装置
JPH10189806A (ja) 半導体装置および半導体装置と基板の接合構造
JPH0460472A (ja) バンプ間ショートの予知方法
EP0073721B1 (en) Large scala integration semiconductor device having monitor element and method of manufacturing the same
JP2001118994A (ja) 半導体装置
JPS6224950B2 (ja)
JP4221019B2 (ja) 半導体装置
JPH0829454A (ja) 半導体チップのテストカード及び半導体チップの試験方法
JPH065674A (ja) 半導体集積回路装置
JPH03185730A (ja) 半導体装置
KR19980025889A (ko) 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조
JPS61253839A (ja) 半導体パツケ−ジ
JPH0661607A (ja) 半導体パッケージの実装構造
JPH1187520A (ja) 半導体集積回路装置
JPH0661428A (ja) 半導体集積回路
JPH03265147A (ja) 半導体装置
JPH0621161A (ja) 半導体装置及び評価方法
JPS62239541A (ja) 半導体集積回路装置
JPH0267729A (ja) 半導体装置