JPH0457299A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野 この発明は、半導体集積回路、特に外部信号とン数の削
減に関するものである。

［従来の技術］ 第３図は従来の半導体集積回路のゲータ出力信号を４ビ
ット、８ビット、１６ビットの切換ができる大容量マス
クＲＯＭのピン配置図である。

第３図において、ＡＯ〜ＡＩ８はアドレス入力ピン、Ｄ
Ｏ〜Ｄ１５はデータ出力ピン、ｐ　１５　／　Ａ−１は
データ出力ピンとアドレス入力ピンの兼用ピンである。

この兼用ピンＤｌ　５７　Ａ−１は、８ビットモードと
１６ビットモードで切換わるようＫなっており、８ビッ
トモードの時は、Ａ−１のアドレス入力ピンとして機能
し、１６ビットモードの時は、ＤＩ５のデータ出力ピン
として機能する。また、８ビットモートド１６ビットモ
ードの切換えには、入力ピンＢＹＴＥにより行い、ＢＹ
ＴＥ入方信号が、″Ｌ″レベルの時、８ビットモード、
ＢＹＴｌｉ：入力信号が１■＃レベルの時、１６ヒツト
モードになる。尚、この他の信号ピンとしては、チップ
全体をバターダウンか、動作状態かの切換えを行うだめ
のチップイネーブル信号ピンＣＦ、さらに、データ出力
を７０−ティング状態か出力状態かの切換えを行うため
のアウトプットイネーブル信号ビン口があり、残り電源
マｃｃピンとＧＮＤピンがある。尚、８Ｍ、１６Ｍでは
メモリ容量増大に伴ないアドレス入力が増大しており、
それ−れＡ１８．　　Ａｌ１が増えている。

つぎに動作について説明する。８ビットモードと１６ビ
ットモードのどちらかを選択をする時、ｉ「畜ピンに＃
Ｌ＃又は＃Ｈ＃の入力信号を与える必要があった。一方
、実際の応用例では、マスクＲＯＭの動作中に、８ビッ
ト又は１６ビットモードを切換えて使用することは、は
とんどなく、ひとつの応用回路が決定される時点で８ビ
ットモードか、１６ビットモードが決まっており、従っ
て、実際のマスクＲＯＭの応用回路基板上では、ＢＹＴ
Ｅ信号ヒンは′Ｈ″入力信号を加えるだめＶｅＣ側にプ
ルアップしたり、又はＧＮＤ側にプルダウンしたりする
ことになる。すなわち、ＢＹＴＥ信号ビンは応用例が決
定された時点で、＃Ｈ＃レベルか＃Ｌ“レベルに固定す
ればよく、応用回路が決まった時点具体的には、８ビッ
トモードか１６ビットモードかとちらかを使用するかが
決定されたユーザ向には、チッフ′内部で、Ｖｃｃ側に
プルアップしたり、ＧＮＤ側にプルダウンしておけば、
ＢＹＴＥ信号ピンが不要となるう ＢＹＴＥ信号ビンが不要であれば、第３図の４Ｍビット
から８Ｍビットで４０ピンから４２ピンに増大するする
ことなく、ＢＹＴＥ信号ピンのところに追加したＡＩ８
ビンを割り与てれば、４０ピンのままで４Ｍビットを構
成することができる。

〔発明が解決しようとする課題〕

従来の半導体集積回路は以上のように構成されているの
で、８ビット七−ドと１６ビットモードの選択には、Ｂ
ＹＴＥビンに＃Ｌ″又は“Ｈ＃の入力信号を与えなけれ
ばならないという問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、８ビットモードと１６ビットモードとにモ
ードを切換えできる半導体集積回路のマスクＲＯＩｉｌ
において、８ビットモードと１６ビットモードの切換え
入力信号ＢＹＴＥピンが不要な半導体集積回路装置を得
ることを目的とする。

〔課題を解決するだめの手段〕

この発明に係る半導体集積回路は、マスクＲＯＭのメモ
リ情報を決定するウェハ製造プロセスのマスクパターン
により、８ビットモードか１６ビット七−ドかのモード
決定をする信号をチップ内部で作るようにしたものであ
る。

〔作用〕

この発明における半導体集積回路は、チップ内部回路に
より、８ビットモードか１６ビットモードかのモード決
定をする信号を作るため、外部入力信号ＢＹＴＥピンが
不要となり、外部信号ピンを減らすことができる。

〔実施例〕

以下、この発明の実施例を図について説明する。

第１図は、マスク１’ｌＯＭのメモリ情報をウェハ製造
プロセスのデイプレッション注入があるかないかのマス
クパターンにより決定するようにした回路図である。図
においてＱｌはトランジスタ、Ｑ２はエンハンスメント
トランジスタ、ＤＩは出力である。

次に動作について説明する。外部信号ＢＹＴＥピンから
ＨＨＩＩレベル信号又は＃Ｌ＃レベル信号が、どちらか
に相当するようにチップ内部で＃Ｈルベル信号又は＃Ｌ
″レベル信号を作り出せばよいことになる。すなわち、
まず＃Ｈ＃レベル信号を作り出すためには、　Ｖｃｃ側
に接続されているトランジスタＱ１にデイプレッション
注入がなされるように、メモリ情報パターンと同じマス
ク上で、パターンを形成する。すると、トランジスタＱ
ｌは、常時ＯＮのトランジスタで、Ｑ２は、デイプレッ
ション注入のないエンハンスメントトランジスタで、ゲ
ート入力は、ＧＮＤレベルに固定されているため常時Ｏ
ＦＦとなり、結局、この回路の出力ＤＩは＃Ｈ＃レベル
の信号が作り出される。一方、逆に、もし、トランジス
タＱ１にデイプレッション注入ナトトランジスタＱ２に
デイプレッション注入ありであれば、この回路の出力Ｄ
’＋？″ｉ’Ｌ”レベルの信号が作り出される。

第２図はこの発明の他の実施例による回路図で、マスク
ＲＯＭのメモリ情報をウェハ製造プロセスのフィールド
酸化膜があるかないかによりマスクパターンを決定する
ようにしたものである。この第２図の回路では、トラン
ジスタＱ３、及びトランジスタＱ４のゲート入力は、Ｖ
ｃｃレベルに固定されている。フィールド酸化膜がある
かないかによるため、第２図ではトランジスタＱ３と９
４を破線で示している。すなわち、まず出力Ｄ２を＃Ｈ
″レベルにするためには、トランジスタＱ４のフィール
ド酸化膜を形成するようにマスクパターンを形成すれば
、Ｑ４は、トランジスタそのものが形成されず、ゲート
に〜ｃｃ入力が入っていても、常時ＯＥＦになる。Ｖｃ
ｅ側のトランジスタＱ）は、ゲートにｖｃｃ入力が入っ
ている通常のエンハンスメントトランジスタのため常時
ＯＮにな９、結局、出力Ｄ２ば、Ｈルベルになる。逆の
場合は、トランジスタＱ３のみにフィールド酸化膜が形
成されるようにパターンを作れば、出力Ｄ２が、＃Ｌ＃
レベルになる。

尚、上記実施例においては、それノれ、ディプレッショ
注入タイプ、フィールド酸化膜タイプの７７りＲＯＭで
、ひとつずつしか具体回路を説明しなかったが、′Ｈ”
レベル、ｎ　Ｌ　Ｈレベルの信号を作り出すには、トラ
ンジスタの組合せ等を変えることにより、いろいろな回
路構成が、考えられる。

また、以上の説明では、マスクＲＯＭをいう表現をして
たが、その他にマスクＲＯＭを内蔵するマイコン等の集
積回路についても、同様に、８ビット、１６ヒツトの切
換え用の信号ピンがある場合にも、本発明を適用できる
。

さらに、今後、予想される、１６ビットと３２ビットの
切換え等についても同様に、本発明を適用することがで
きる。

〔発明の効果〕

以上のようにこの発明による半導体集積回路は、複数種
類の多ピット並列データ出力モードの切換エラ、マスク
ＲＯＭのメモリ情報をウェハ製造プロセスにおけるデイ
プレッション注入の有、無、又はフィールド酸化膜の有
、無によるトランジスタの組合せで付うようにしたので
、切換モードを決定する信号をチップ内部で作成する。

これによって、外部入力信号ピンが不要となり、外部信
号を減少できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデイプレッション注入
の有無によりレベル固定信号を作り出すための回路図、
第２図は本発明の他の実施例を示すもので、フィールド
酸化膜の有無によりレベル固定信号を作り出すための回
路図、第３図（ａ）〜（ｃ）は、従来例のマスクＲＯＭ
のピン配置図である。 図において、Ｑ１〜Ｑ４はトランジスタ　ＤＩ、Ｄ２は
出力である。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　複数種類の多ビット並列データ出力モードを備えたマ
   スクＲＯＭ又はマスクＲＯＭ内蔵集積回路において、前
   記複数種類の多ビット並列データ出力モードの切換えを
   、前記マスクＲＯＭのメモリ情報を決定するウェハ製造
   プロセスのマスクパターンにより構成されたチップ内部
   の回路で決定するようにしたことを特徴とする半導体集
   積回路。