KR100414740B1 - 범용 입력패드를 가지는 반도체칩 - Google Patents
범용 입력패드를 가지는 반도체칩 Download PDFInfo
- Publication number
- KR100414740B1 KR100414740B1 KR1019960024316A KR19960024316A KR100414740B1 KR 100414740 B1 KR100414740 B1 KR 100414740B1 KR 1019960024316 A KR1019960024316 A KR 1019960024316A KR 19960024316 A KR19960024316 A KR 19960024316A KR 100414740 B1 KR100414740 B1 KR 100414740B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- input pad
- pad
- transistors
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Abstract
본 발명은 하나의 패드를 이용해 복수개의 시그날을 입력받을 수 있도록 한 범용 입력패드를 가지는 반도체 칩에 관한 것으로, 입력되는 신호의 전압차를 이용해 단일 패드로 복수개의 시그날을 입력받도록 하므로써, 각각의 전압 특성에서 동작하는 회로를 설계할 경우 범용 칩을 필요로 할때에 본 발명에서 제공하는 칩을 사용하게 되면 전체적인 회로에서 칩의 갯수를 줄일 수 있는 것은 물론 칩에 들어가는 패드의 갯수 역시 줄어들어 칩 사이즈가 줄어드므로 전체 레이-아웃(Lay-out)이 축소되는 잇점이 있다.
Description
본 발명은 반도체 칩에 관한 것으로, 특히 하나의 패드를 이용해 복수개의 시그날을 입력받을 수 있도록 한 범용 입력패드를 가지는 반도체 칩에 관한 것이다.
일반적으로 반도체 패키지는 패드를 통해 시그날을 입력받게 되어 있는데, 통상적으로 하나의 패드에 하나의 시그날을 입력받을 수 있도록 되어 있다.
이를 도면을 참조하여 설명하면 제 1도 (A)와 제 1도 (B)에 도시된 바와 같이, 단일 모스 트랜지스터의 게이트에 연결된 어떤 A라는 기능의 시그날 만을 입력받는 패드(1)가 있으며, 이는 제 1도 (B)의 공정도에 나타난 것처럼 제 1산화막(2)과 게이트를 가지는 NPN형 모스 트랜지스터(3)의 게이트 단과 연결되어 있다.
이와 같이 구성된 패드(1)를 가지는 칩은 상기 패드(1)가 한가지의 특정 시그날 만을 입력받도록 되어 있으며, 일반적으로 게이트 전압 'Vt' 값은 0.7V 정도로써 전압이 0.7V가 인가되면 온(on)되기 시작해 약 3V정도가 되면 완전히 '하이' 상태를 유지하게 된다.
이와 같은 기능을 가지는 칩은 사용하는데 별 문제는 없으나 많은 시그날을 입력받아야 하는 회로를 구성하는데 있어서는 칩에 들어가는 패드의 수가 많아져 칩 면적이 커지는 경향이 있다.
따라서 본 발명은 상술한 바와 같은 종래 문제점을 해결하기 위해, 복수개의 시그날을 입력으로 하는 하나의 패드를 설계하여 전체적으로 칩에 들어가는 패드의 수를 줄이는 범용 입력 패드를 제공함을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 본 발명에서 제안하는 패드의 구성은 시그날을 입력받는 패드를 포함하는 반도체 칩에 있어서,
입력되는 복수개의 신호의 전압 차에 따라 신호를 구분하여 입력받는 범용 패드를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 특징, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하며, 종래와 같은 구성은 동일부호를 부여하여 설명한다.
제 2도 (A)와 제 2도 (B)는 본 발명에 의해 설계된 범용 입력패드를 가지는 칩의 일부로써, (A)는 기호도를 (B)는 공정도를 나타낸 것이다.
어떤 특정 기능을 하는 시그날을 입력받는 패드(10)와; 상기 패드(10)에 공통 게이트 접속되며, 하위 전압에서 동작되는 제 1 모스 트랜지스터(3)와, 상기 제 1 모스 트랜지스터(3) 보다 높은 전압에서 동작되는 제 2 모스 트랜지스터(11)를 포함한다.
상기 제 1 모스 트랜지스터(3)는 제 1도 (B)에 도시된 모스 트랜지스터와 동일한 구조를 가지므로 설명을 생략하며, 상기 제 2 모스 트랜지스터(11)는 제 1산화막(12)과 제 2 산화막(13)이 적층되고, 그 위에 게이트가 형성되며, 이로써 약 5V 전압이 인가될때 동작하기 시작해서 7V 정도의 전압이 인가되면 완전히 '하이' 상태가 되는 특징을 가진다.
따라서 상기와 같이 서로 동작되는 전압 레벨이 다른 모스 트랜지스터가 복수개로 공통 연결되어 있는 패드(10)에 시그날을 입력하게 되면, 상기 시그날이 3V 정도의 전압을 가지면 제 1 모스 트랜지스터(3)가 턴-온 되어 회로가 동작하게 되고, 상기 시그날이 약 7V 정도의 전압을 가지면 제 2 모스 트랜지스터(11)가 턴-온되어 회로가 동작하게 된다.
이에 따라 어떠한 회로를 설계하게 될때 시그날의 입력이 수시로 변한다거나, 또는 각각의 전압 특성에서 동작하는 회로를 설계할 경우 범용 칩을 필요로 할때에 본 발명에서 제공하는 칩을 사용하게 되면 전체적인 회로에서 칩의 갯수를 줄일 수 있는 것은 물론 칩에 들어가는 패드의 갯수 역시 줄어들어 칩 사이즈가 줄어드므로 전체 레이-아웃(Lay-out)이 축소되는 잇점이 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
제 1도 (A)는 일반적인 반도체 칩을 나타내는 기호도.
제 1도 (B)는 제 1도 (A)의 반도체 칩 공정도.
제 2도 (A)는 본 발명에 의한 반도체 칩을 나타내는 기호도.
제 2도 (B)는 제 2도 (A)의 반도체 칩 공정도.
◆ 도면의 주요 부분에 대한 부호의 설명
3, 11 : 모스 트랜지스터 10 : 범용 입력패드
2, 12, 13 : 산화막
Claims (2)
- 각각의 게이트가 공통을 접속되며, 각각의 턴온전압이 서로 다른 최소한 둘 이상의 트랜지스터; 및외부로부터 시그날을 수신하여 상기 최소한 둘 이상의 트랜지스터의 상기 공통 접속된 게이트로 전달하는 상기 패드;를 구비함으로써,상기 트랜지스터의 턴온 상태에 따라서 동작을 구분함을 특징으로 하는 범용 입력패드를 가지는 반도체 칩.
- 제 1 항에 있어서,상기 트랜지스터는 모스 트랜지스터로 구성되며, 상기 범용 입력 패드는 하위 전압에서 동작되는 상기 모스 트랜지스터로부터 점차 상위 전압으로 동작되는 상기 모스 트랜지스터가 순차적으로 배열된 상태에서 각각의 상기 게이트와 공통 접속됨을 특징으로 하는 범용 입력 패드를 가지는 반도체 칩.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024316A KR100414740B1 (ko) | 1996-06-27 | 1996-06-27 | 범용 입력패드를 가지는 반도체칩 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024316A KR100414740B1 (ko) | 1996-06-27 | 1996-06-27 | 범용 입력패드를 가지는 반도체칩 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005931A KR980005931A (ko) | 1998-03-30 |
| KR100414740B1 true KR100414740B1 (ko) | 2004-03-30 |
Family
ID=37423060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024316A KR100414740B1 (ko) | 1996-06-27 | 1996-06-27 | 범용 입력패드를 가지는 반도체칩 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414740B1 (ko) |
-
1996
- 1996-06-27 KR KR1019960024316A patent/KR100414740B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005931A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280065A (en) | Tri-state type driver circuit | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| US4069430A (en) | MIS switching circuit capable of enduring high voltage | |
| US4808844A (en) | Semiconductor device | |
| US4813020A (en) | Semiconductor device | |
| US20050225364A1 (en) | High speed low power input buffer | |
| JPH055407B2 (ko) | ||
| EP0845864B1 (en) | Level converter and semiconductor device | |
| JPH0563555A (ja) | マルチモード入力回路 | |
| US5495185A (en) | CMOS level conversion circuit with input protection | |
| EP0346898B1 (en) | Power supply switching circuit | |
| US4683384A (en) | Integrated circuit having input and output drivers cascaded between I/O pads and internal circuitry | |
| EP0068883A2 (en) | A level converter circuit | |
| USRE35221E (en) | Schottky enhanced CMOS output circuit | |
| KR100414740B1 (ko) | 범용 입력패드를 가지는 반도체칩 | |
| US4435656A (en) | Phase inverter circuit | |
| EP0242651A2 (en) | An integrated circuit including a high voltage swing open collector driver | |
| EP0651510B1 (en) | Input/output stage adapted to operate with low and high voltages | |
| JP2001228220A (ja) | 半導体装置のテスト回路 | |
| JP3436229B2 (ja) | 半導体装置 | |
| JPH03132112A (ja) | 半導体集積回路装置 | |
| JP2000039939A (ja) | １チップｃｐｕ及びその電圧変換回路 | |
| KR19980025700A (ko) | 하이 드라이빙 셀을 갖는 반도체 장치 | |
| JPS62102619A (ja) | 半導体入力回路 | |
| JPH0651032A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |