JPH0456244A - ベアチップのバーンイン方法 - Google Patents
ベアチップのバーンイン方法Info
- Publication number
- JPH0456244A JPH0456244A JP16720890A JP16720890A JPH0456244A JP H0456244 A JPH0456244 A JP H0456244A JP 16720890 A JP16720890 A JP 16720890A JP 16720890 A JP16720890 A JP 16720890A JP H0456244 A JPH0456244 A JP H0456244A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- burn
- board
- chip
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 238000002844 melting Methods 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 claims abstract description 7
- 230000002950 deficient Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000008018 melting Effects 0.000 description 4
- 238000000275 quality assurance Methods 0.000 description 4
- 239000006071 cream Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体のベアチップの処理方法に関するもので
ある。
ある。
従来の技術
各種電子機器の高密度、高機能化が進むなかで、ICの
実装形態も従来のビン挿入タイプのIC(DIF)実装
から、表面実装タイプのIC(QFP、PLCC等)の
実装へ進展し、さらに小型薄型化のためにベアチップを
直接基板へ搭載するチップオンボード実装へと進んでい
る。
実装形態も従来のビン挿入タイプのIC(DIF)実装
から、表面実装タイプのIC(QFP、PLCC等)の
実装へ進展し、さらに小型薄型化のためにベアチップを
直接基板へ搭載するチップオンボード実装へと進んでい
る。
発明が解決しようとする課題
ベアチップ実装での第1の問題は、従来のパッケージさ
れたICで実施されてきたバーンイン工程がベアチップ
では行なうことが困難で、このため、チップ供給メーカ
は、十分な品質保証がなされないまま、ユーザに供給せ
ざるを得ないことにあった。
れたICで実施されてきたバーンイン工程がベアチップ
では行なうことが困難で、このため、チップ供給メーカ
は、十分な品質保証がなされないまま、ユーザに供給せ
ざるを得ないことにあった。
従来は、ベアチップを搭載するユーザ側で、セットある
いはモジュール状態でバーンインに相当するスクリーニ
ング工程を設け、不良チップはリペアしている。
いはモジュール状態でバーンインに相当するスクリーニ
ング工程を設け、不良チップはリペアしている。
本発明の目的は、今後拡大が予想されるベアチップ供給
に対し、チップ供給メーカ側の品質保証を改善すること
にある。
に対し、チップ供給メーカ側の品質保証を改善すること
にある。
課題を解決するための手段
本発明は、あらかじめ、突起電極を設けたベアチップを
フェイスダウン状に低融点はんだで搭載した専用基板に
より、バーンインを実施し、特性試験により、チップの
良否を選別後、再び低融点はんだを溶融して良品チップ
のみを収納する工程を備えたものである。
フェイスダウン状に低融点はんだで搭載した専用基板に
より、バーンインを実施し、特性試験により、チップの
良否を選別後、再び低融点はんだを溶融して良品チップ
のみを収納する工程を備えたものである。
作用
本発明によると、ベアチップの段階でバーンインを施し
、同チップの良否判定を行ったのちに、良品チップのみ
を選別収納できるので、ベアチップ状態の供給が安定し
、品質保証面で大幅な改善ができる。
、同チップの良否判定を行ったのちに、良品チップのみ
を選別収納できるので、ベアチップ状態の供給が安定し
、品質保証面で大幅な改善ができる。
実施例
以下に、本発明にかかるベアチップ状態でバーンイン工
程を行ない品質保証を行なうための方法を記す。
程を行ない品質保証を行なうための方法を記す。
(1)ベアチップの電極パッド上に突起電極(バンブ)
をメツキ法、ポールボンディング法等の方法により形成
する。
をメツキ法、ポールボンディング法等の方法により形成
する。
(2) 一方、ベアチップを搭載するバーンイン基板
はチップのバンプに対応する位置にパッドを配し、印刷
により、クリームはんだを定量供給する。
はチップのバンプに対応する位置にパッドを配し、印刷
により、クリームはんだを定量供給する。
このクリームはんだはヘアチップ素子への熱影脣を軽減
し、かつバーンイン工程の雰囲気温度以上の融点をもつ
特殊はんだを用いる。
し、かつバーンイン工程の雰囲気温度以上の融点をもつ
特殊はんだを用いる。
(3)チップと基板の位置合せ後、リフローによりチッ
プを基板に搭載する。
プを基板に搭載する。
(4) この状態で基板をバーンイン炉内に設置し、
バーンイン工程を行う。
バーンイン工程を行う。
(5)その後、特性試験により、チップの良、不良選別
をマークする。
をマークする。
(6) チップ部を再加熱することにより、チップを
取りはずし、良品チップのみを所定のトレイ、又はテー
プベ収納する。
取りはずし、良品チップのみを所定のトレイ、又はテー
プベ収納する。
本発明の実施例を第1図の工程流れ図を用いて説明する
。
。
1はバンプが形成されたベアチップを収納したチップト
レイ、2はバーンイン用基板でチップ搭載位置には、あ
らかじめ、印刷で低融点クリームはんだが供給されてい
る。チップ1を基板2上に、位置合せ後、リフローによ
り接続し、ベアチップを搭載したバーンイン用基板3を
作る。この基板3をバーンインのマザーボード4に設置
し、バーンイン炉内で所定の条件で動作させる。
レイ、2はバーンイン用基板でチップ搭載位置には、あ
らかじめ、印刷で低融点クリームはんだが供給されてい
る。チップ1を基板2上に、位置合せ後、リフローによ
り接続し、ベアチップを搭載したバーンイン用基板3を
作る。この基板3をバーンインのマザーボード4に設置
し、バーンイン炉内で所定の条件で動作させる。
その後、マザーボード4より、基板を取りはずし、特性
試験を行ない、良、不良チップを選別する。さらにチッ
プ部を再加熱し、チップ取りはずし装置(図示せず)に
より、チップを取りはずし、良品、不良品別に、それぞ
れのチップトレイ5.6に収納する。
試験を行ない、良、不良チップを選別する。さらにチッ
プ部を再加熱し、チップ取りはずし装置(図示せず)に
より、チップを取りはずし、良品、不良品別に、それぞ
れのチップトレイ5.6に収納する。
発明の効果
本発明のベアチップバーンイン方法により、ヘアチップ
状態でのバーンインが可能となり、従来より問題であっ
たベアチップ状態の供給での品質保証は大幅に改善され
る。
状態でのバーンインが可能となり、従来より問題であっ
たベアチップ状態の供給での品質保証は大幅に改善され
る。
第1図1さ本発明の実施例工程を示す工程流れ図である
。 1・・・・・・バンブ形成されたベアチップ、2・・・
・・・バーンイン用基板、3・・・・・・ベアチップを
搭載したバーンイン用基板、4・・・・・・バーンイン
用マザーボード、5・・・・・・良品のみ収納したチッ
プトレイ、6・・・・・・不良品のみ収納したチップト
レイ。 第1図
。 1・・・・・・バンブ形成されたベアチップ、2・・・
・・・バーンイン用基板、3・・・・・・ベアチップを
搭載したバーンイン用基板、4・・・・・・バーンイン
用マザーボード、5・・・・・・良品のみ収納したチッ
プトレイ、6・・・・・・不良品のみ収納したチップト
レイ。 第1図
Claims (1)
- あらかじめ、突起電極を設けたベアチップをフェイス
ダウン状に低融点はんだで搭載した専用基板により、バ
ーンインを実施し、特性試験により、チップの良、不良
を選別後、再び低融点はんだを溶融して良品チップのみ
を選別収納することを特徴とするベアチップのバーンイ
ン方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16720890A JPH0456244A (ja) | 1990-06-25 | 1990-06-25 | ベアチップのバーンイン方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16720890A JPH0456244A (ja) | 1990-06-25 | 1990-06-25 | ベアチップのバーンイン方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0456244A true JPH0456244A (ja) | 1992-02-24 |
Family
ID=15845428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16720890A Pending JPH0456244A (ja) | 1990-06-25 | 1990-06-25 | ベアチップのバーンイン方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0456244A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6566149B1 (en) | 1998-09-16 | 2003-05-20 | Hitachi, Ltd. | Method for manufacturing substrate for inspecting semiconductor device |
US7501701B2 (en) | 2004-01-13 | 2009-03-10 | Infineon Technologies Ag | Rewiring substrate strip having a plurality of semiconductor component positions |
-
1990
- 1990-06-25 JP JP16720890A patent/JPH0456244A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6566149B1 (en) | 1998-09-16 | 2003-05-20 | Hitachi, Ltd. | Method for manufacturing substrate for inspecting semiconductor device |
US7501701B2 (en) | 2004-01-13 | 2009-03-10 | Infineon Technologies Ag | Rewiring substrate strip having a plurality of semiconductor component positions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5634267A (en) | Method and apparatus for manufacturing known good semiconductor die | |
US5640762A (en) | Method and apparatus for manufacturing known good semiconductor die | |
KR20010098833A (ko) | 칩 형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는유사 웨이퍼 및 그 제조 방법 | |
US5668058A (en) | Method of producing a flip chip | |
JPH0817198B2 (ja) | バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置 | |
US6177722B1 (en) | Leadless array package | |
JPH11145578A (ja) | 電子部品の実装構造、搭載用基板および電子部品の搭載方法 | |
JPH0456244A (ja) | ベアチップのバーンイン方法 | |
JPH08213413A (ja) | シリコン素子のはんだ付け方法 | |
JPH07113840A (ja) | 半導体ダイの試験に使用される交換可能な基板を備えたキャリア | |
US20050035778A1 (en) | Flip-over alignment station for probe needle adjustment | |
US6259266B1 (en) | Testing device and method for known good chip | |
JPH02106943A (ja) | 半導体集積回路の実装構造 | |
JPS61206234A (ja) | 感熱記録ヘツドのicチツプリペア方法 | |
Luthra | Process challenges and solutions for embedding Chip-On-Board into mainstream SMT assembly | |
JP2002148305A (ja) | 電子部品のベアチップのバーンイン方法 | |
JPH05121488A (ja) | ベアチツプ実装基板 | |
JP3119245B2 (ja) | ウェハ検査用補助プローブカード及びウェハ検査方法 | |
KR100233556B1 (ko) | 반도체 칩의 신뢰성 테스트 방법 | |
KR19980054911A (ko) | 핀 그리드 어레이 타입의 칩 스케일 반도체 패키지의 구조 및 제조방법 | |
TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
JPH0621147A (ja) | 電子部品の実装方法 | |
JPH08101242A (ja) | 回路配線基板の回路検査方法 | |
JPH07273438A (ja) | プリント配線板の製造方法 | |
JP2000133687A (ja) | 半導体デバイスの試験装置用のチップ保持手段及び試験方法 |