JPH0455318B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はCRTデイスプレイの表示制御装置に
関する。

〔背景技術〕

コンピユータで処理されたデータを、一般のテ
レビの画面のようなCRT（陰極線管）に表示す
る、いわゆるCRTデイスプレイは、各種情報処
理システムの端末出力装置として各方面において
広汎に使用されている。特に最近におけるコンピ
ユータのCPU（中央処理装置）のマイクロ化と、
RAM（ランダムアクセス・メモリ）およびROM
（読出し専用メモリ）の大容量、小型、高速化に
よりCRTデイスプレイの性能向上は著しいもの
がある。

CRTデイスプレイはその表示の形態上、一般
にキヤラクタ・デイスプレイとグラフイツク・デ
イスプレイとに分類されている。キヤラクタ・デ
イスプレイは文字記号等（キヤラクタ）を表示す
るものであり、文字を構成するドツトマトリクス
は普通ROMに格納する。従つて、キヤラクタを
表示すべき画面上の場所（水平、垂直位置）を指
定し、キヤラクタの種類を指定することにより
ROMから読出されたキヤラクタが指定の場所に
表示される。

一方グラフイツク・デスプレイは画面全体をド
ツトマトリクスとし、自由にドツトを選択するこ
とによつて画面上に各種の画や表を表示できるも
のである。従つてグラフイツクデイスプレイの場
合には、ROMを使用してあらかじめフオーマツ
ト化されたキヤラクタを格納する必要がない。

デイスプレイの使用面から見た場合、グラフイ
ツク表示画面上にキヤラクタを重ねて表示したい
要求、あるいはその反対の要求がある。このよう
な要求に応えるために、キヤラクタ・デイスプレ
イとグラフイツク・デイスプレイの両者の映像信
号を合成するデイスプレイが設計、製作される。
しかし、いずれのデイスプレイも本質的な表示方
法に相異はなく、大容量、高速のRAMが安価か
つ容易に使用することができれば、表示画面を極
めて細かいドツト・マトリクスとし、全ての表示
対象をグラフイツク・デイスプレイによつて表示
することが可能である。

次に本発明の理解を便にするために、簡単に
CRTデイスプレイの概要について説明する。以
下の説明はグラフイツク・デイスプレイについて
述べるが、キヤラクタ・デイスプレイについても
適用できる。

第１図はCRT画面を示す。CRT画面１の中の
網の目状の部分２は実際に表示に使用される部分
（デイスプレイエリアという）であり、上下左右
の空白３は、水平および垂直帰線信号に基づく、
いわゆるブランキングによるものである。

水平帰線信号４および垂直帰線信号５を、
CRT画面との関連において示してある。

水平および垂直帰線信号４および５と、水平お
よび垂直同期信号６および７との時間的関係は、
第１図に示すように、同期パルス８が、ブランキ
ング区間の丁度中央に位置するように設計される
のが普通である。

CRTに供給される水平、垂直同期信号と、
RAMのアドレス信号とが正確に同期しなけれ
ば、表示位置に変動が発生することになる。その
ため後述するように、CRTコントローラによつ
て、上記両者の間の同期が制御される。

第１図において、表示領域２を、仮に水平方向
に０〜３番地（水平アドレスという）。、垂直方向
に０〜11番地（垂直アドレスという）に区分す
る。水平、垂直アドレスによつて画面は48（４×
12）に分割される。この48の各区をキヤラクタエ
リアと呼ぶ。このキヤラクタエリアのそれぞれは
RAMの各番地に対応する。水平および垂直アド
レスの〔０，０〕、〔１，０〕、〔２，０〕、〔３，
０〕、〔０，１〕、……〔２，11〕、〔３，11〕で表
わされるキヤラクタエリアは、RAMの０，１，
２，３，４，……47，48番地に対応する。すなわ
ちRAMの１つのアドレスに格納されている情報
語がそのアドレスに対応するキヤラクタエリアに
表示されるようにする。従つて、第１図の表示部
分２は、そのままRAMのメモリマツプと考える
ことができる。

RAMのアドレスは、キヤラクタエリアの水平
番地を表わす２ビツト（A0，A1）と、垂直番地
を表わす４ビツト（A2，A3，A4，A5）との計
６ビツトによつて表わされる。

つぎに各キヤラクタエリアは、いくつかの最小
表示単位（以下ドツトという）により表わされ
る。第１図の場合４ドツトである。もし画面が白
黒表示であれば、各ドツトは１ビツトで表わされ
る。カラー表示の場合は、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の３原色を２ビツトで表わす。

第１図は、表示画面に白黒表示で文字Ｐが表示
された例を示す。このような画面と表示するため
のRAMの情報内容としては、１，５，９，13，
17，21，25番地に（1110）、（1001）、（1001）、
（1110）、（1000）、（1000）、（1000）があり、他は
（0000）である。

上述の簡単な例を参考とし、以下CRTデイス
プレイの一般的な構成と動作について声明する。

第２図は、CRTデイスプレイの構成の概要を
示す。

第２図において、CPU１０で処理された表示
情報はビデオRAM１１へ転送され、所定のアド
レスに書込まれる。この場合のアドレス指定を外
部アドレスと呼び、CRT側からのアドレス指定
を内部アドレスと呼ぶ。これは前述したように両
者が同一ビツト数（第１図で６ビツト）で表わさ
れても、外部アドレスは０〜48の通し番地であ
り、内部アドレスは、水平アドレス２ビツトと垂
直アドレス４ビツトとから構成されるところに相
異がある。ビデオRAM１１はCPU１０とCRT
１２との両方により時分割で使用され、ビデオ
RAM１１のアドレスバス１３は、マルチプレク
サ１６によつて外部アドレスバス１４と内部アド
レスバス１５とに切替えて接続される。CPU１
０からの表示情報（例えば第１図のＰ）は、外部
アドレスバス１４によつて指定されたそれぞれの
アドレスに格納され、一旦格納されたら、表示内
容の変更が起こらない限り、それ以上書込まれな
い１回書込性のものである。これに比してCRT
側からのビデオRAM１１へのアクセスは、後述
するように反復読出性のものである。

マルチプレクサ１６によつて、アドレスバス１
３と内部アドレスバス１５が接続されると、内部
アドレスバス１５により指定されたアドレスから
表示データが読出され、データバス１７を経て、
点線で総括的に示したCRTコントローラ１８へ
送られる。CRTコントローラ１８は、RAM１１
のメモリ内容をCRT画面に表示するための時間
制御を行なう。

CRT画面は、人間の視覚によつて認識され得
るために、周知のように１秒間に例えば30回の割
合でリフレツシユされる。従つて、CRTコント
ローラ１８は、内部アドレスを発生しそれによつ
てRAM１１の全アドレスのデータ（フレーム）
を読出し、各語の内容を解読し、更にそれを並−
直変換してCRT１２の回路へ転送するという一
連の動作を、上記リフレツシユ率で繰返す。そし
て各フレーム毎に画面の同一位置に同一のドツト
が表示されるように、水平、垂直同期信号、ビデ
オ信号間の正確な同期がとられなければならな
い。

第２図のCRTコントローラ１８の内部回路は
従来技術による。

内部アドレス信号１５は水平アドレス発生回路
１９と垂直アドレス発生回路２０によつて、それ
ぞれ発生された水平アドレス信号と垂直アドレス
信号との合成（A0A1A2A3A4A5）によつて得ら
れる。これ等のアドレス発生回路１９，２０はい
ずれもカウンタで構成されておりつぎのように動
作する。

まず、CRT画面に表示される全ドツト数（第
１図の場合192）と、画面のリフレツシユ率（例
えば30）と、ブランキングの割合（例えば30％）
とから、１つのドツトの表示時間が計算される。
そしてその逆数がドツトクロツクの周波数であ
り、そのような周波数を有する発振器２２が
CRTデイスプレイのシステム全体の基本クロツ
ク源として選定される。第１図の例では192×30
×10/7＝8230Hzとなるが、実際にはドツト数が多
いから、ＭHzの単位となる。

発振器２２の出力は分周器２３に供給され、こ
こで発振器２２の周波数は、１キヤラクタエリア
を構成するドツト数（この場合４）で分周され
る。分周器の出力信号をキヤラクタクロツクと呼
ぶ。キヤラクタクロツクは線２４を経て水平アド
レス発生回路１９に供給される。水平アドレス発
生回路１９は、キヤラクタクロツクを計数するカ
ウンタであり、計数は０から「表示される水平番
地＋ブランキング部の番地相当数」までを１周期
として行われ、その間のカウントを水平アドレス
信号として出力すると共に、周期の終りに同期パ
ルスを有する水平同期信号（第１図の６）を発生
し、垂直アドレス発生回路２０およびCRT１２
へ供給する。

垂直アドレス発生回路２０は、カウンタで構成
され、水平アドレス発生回路１９から供給される
水平同期信号を計数して垂直アドレスを出力す
る。垂直アドレス発生回路２０は、０から「表示
される垂直番地＋ブランキング部の番地相当数」
までを１周期とし、周期の終わりに同期パルスを
発生する垂直同期信号（第１図の７）を発生し、
CRT１２へ供給する。

上述のように発生された水平アドレスと垂直ア
ドレスの合成による内部アドレスが内部アドレス
バス１５から、マルチプレクサ１６を介して
RAM１１のアドレスバス１３に与えられる。そ
して順次指定されたアドレスからキヤラクタエリ
アに相当する表示データ語が読出され、それ等は
並列ビツト信号としてデータバス１７に送出され
る。この表示データ語はそれぞれのキヤラクタエ
リアに表示される情報、すなわちドツトの内容を
含む。カラー表示の場合はこの中に色調情報
（Ｒ，Ｇ，Ｂ）を含む。

データバス１７は上記表示情報をデコーダ２５
へ通す。デコーダ２５は分周器２３の出力すなわ
ちキヤラクタクロツクによつて制御されて、表示
情報データを語単位で復号した後シフトレジスタ
２６へ転送する。

シフトレジスタ２６は、入力れた並列ビツト信
号を直列ビツト信号に変換する並−直変換器であ
り、入力された情報信号を、発振器２２の出力す
なわちドツトクロツクに同期する直列信号として
CRT１２へ送出する。カラー表示の場合は３原
色情報が分散して送出され、第２図のＲ，Ｇ，Ｂ
はその様子を示す。

上述の、CRT１２、CRTコントローラ１８お
よびビデオRAM１１の間のデータの転送は、マ
ルチプレクサ１６により内部ループが選択されて
いる間繰返される。

以上の説明から分かるように、第２図のような
全体構成のCRTデイスプレイにおいては、CRT
の表示のタイミングを掌る水平および垂直同期信
号は、それぞれのCRTコントローラがRAMのア
ドレスを発生する際の従属的な出力から得られて
いる。

またアドレスは、水平アドレス発生回路と、そ
の出力に従属する垂直アドレス発生回路とから得
られている。これ等により、CRTにおける表示
と、RAMの内部アドレス指定との間のタイミン
グの整合は、前述のようにブランキングの存在に
よつて極めて難しい問題を提供する。

特にキヤラクタデイスプレイとグラフイツクデ
イスプレイを１つの装置で実現したい場合に、キ
ヤラクタデイスプレイにおける番地内ドツトと、
グラフイツクデイスプレイにおけるそれとが異な
るような場合の、例えば絵と文字の重ね合わせの
要求に応ずることが困難となる。

〔発明の開示〕 本発明は、従来技術における上記欠点を除去す
るためのCRTコントローラを提供することを目
的とする。

本発明のCRTコントローラは、 ドツトクロツク信号を入力し、その周波数を１
キヤラクタを構成するドツト数で分周してキヤラ
クタクロツク信号を出力する分周器と、 前記分周器の出力を計数入力とし、水平同期信
号をクリア入力とするように接続され、前記キヤ
ラクタクロツク信号を計数することによつて水平
方向のデイスプレイエリアを表わす記号を出力す
る水平デイスプレイエリア・カウンタと、 前記水平同期信号を計数入力とし、垂直同期信
号をクリア入力とするように接続され、前記水平
同期信号を計数することによつて垂直方向のデイ
スプレイエリアを表わす信号を出力する垂直デイ
スプレイエリア・カウンタと、 前記水平デイスプレイエリア・カウンタと前記
垂直デイスプレイエリア・カウンタの出力とを入
力し、前記２つの入力を合成することによつてデ
イスプレイエリア信号を出力する合成回路と、 前記分周器の出力を計数入力とし、前記垂直同
期信号をクリア入力とするように接続され、前記
キヤラクタクロツク信号を計数することによつて
ビデオRAMのアドレスを表わす信号を内部アド
レスバスへ供給するアドレスカウンタと、 前記合成回路の出力によつて前記ビデオRAM
のデータバスから表示情報語を入力するように制
御され、前記分周器から供給されるキヤラクタク
ロツク信号に同期した前記表示情報語を送出する
データラツチ回路と、 前記合成回路の出力によつて前記データラツチ
回路から転送された表示情報語の内容を復号する
ように制御され、前記分周器から供給されるキヤ
ラクタクロツク信号に同期した前記復号した情報
を送出するデイスプレイ情報デコーダと、 前記デイスプレイ情報デコーダから出力される
情報が並列ビツト信号の形で入力され、前記ドツ
トクロツク信号に同期して前記並列ビツト信号を
直列ビツト信号に変換してCRTへ送出するシフ
トレジスタとを備え、 前記ドツトクロツク信号と、前記水平同期信号
と、前記垂直同期信号とは外部から適宜手段で供
給されるように構成する。

本発明によるCRTコントローラにより、CRT
に供給される同期信号と、ビデオ信号やカラー情
報信号とのタイミングは外部信号により１元的に
制御されるのでCRTデイスプレイ全体としての
同期が容易にとれ表示の安定性が向上する。

表示画面上で絵や表と、文字や記号との重ね合
わせを正確に行うことができる。

〔発明を実施するための最良の形態〕

以下本発明の実施例について詳細に説明する。

第３図は本発明によるCRTコントローラの一
実施例を示す回路図である。

第３図において、外部から供給されるドツトク
ロツク信号２７は分周器３０に入力される。分周
器３０はドツトクロツク信号２７の周波数を、１
キヤラクタエリアに含まれるドツト数で分周し、
キヤラクタクロツク信号を出力する。分周器３０
の出力は線３１を経て水平デイスプレイエリア・
カウンタ３２の計数入力（CK）となると共に、
線３３を経てアドレスカウンタ３４およびデータ
ラツチ回路３５の計数入力となる。

上記水平デイスプレイエリア・カウンタ３２の
クリア入力（CL）には外部から水平同期信号２
８が供給されている。水平デイスプレイエリア・
カウンタ３２は水平同期信号２８の１周期間のキ
ヤラクタクロツクを計数し、計数結果を合成回路
３６へ送出する。

垂直デイスプレイエリア・カウンタ３７は、計
数入力として外部からの上記水平同期信号２７、
クリア入力として外部から供給される垂直同期信
号２９を入力する。垂直デイスプレイエリア・カ
ウンタ３７は垂直同期信号２９の各周期間の水平
同期信号を計数し、計数結果を合成回路３６へ送
出する。

合成回路３６は、水平デイスプレイエリア・カ
ウンタ３２と水平デイスプレイエリア・カウンタ
３７との出力を入力して、両者が一致する場合に
のみ、デイスプレイ情報デコーダ３８、アドレス
カウンタ３４およびデータラツチ回路３５を動作
可能にするデイスプレイエリア信号を出力する。

上記アドレスカウンタ３４には、上記入力
（CK，EN）の他に外部からの垂直同期信号２９
がクリア入力として供給されている。これによ
り、アドレスカウンタ３４は、合成回路３６の出
力によつて制御され、垂直同期信号２９の各周期
間、継続的にキヤラクタクロツクを計数し、内部
アドレスとしてビデオRAMのアドレスバスへ供
給する（第２図参照）。

ビデオRAMから読出されたデータは、データ
ラツチ回路３５に入力される。データラツチ回路
３５は、合成回路３６の出力によつて制御され、
計数入力として供給されるキヤラクタ・クロツク
に同期して入力データをデコーダ３８へ転送す
る。

デコーダ３８は、合成回路３６の出力によつて
動作可能にされ、計数入力として供給されるキヤ
ラクタ・クロツクに同期して入力データを語単位
でシフトレジスタ３９へ転送する。

シフトレジスタ３９は、デコーダから転送され
た並列ビツト入力信号を直列ビツト信号に変換し
てCRTへ出力する。

第３図の回路によるCRTコントローラは、下
記の点で第２図の回路と異なる。

(1) ドツトクロツク、水平同期信号および垂直同
期信号が、外部から供給されている。

(2) 内部アドレスは、外部から供給されるドツト
クロツクを分周したキヤラクタクロツクをフイ
ールドの最後まで通して計数することにより得
られる。すなわち第２図のように２段になつて
いない。

(3) アドレス信号も、データ信号も、その流れの
タイミングは、上記３つの外部信号によつて直
接的に制御されている。すなわち、アドレスカ
ウンタ３４、データラツチ回路３５、デコーダ
共、水平デイスプレイエリア・カウンタ３２と
垂直デイスプレイエリア・カウンタ３７との出
力信号の合致を求める合成回路３６の出力信号
によつて制御され、かつ共通のキヤラククロツ
クに同期して出力動作を行なう。従つて設定さ
れたデイスプレイエリアの中で、アドレスとデ
ータが正確に一致する。

(4) 従つて、上記外部から供給される垂直および
水平同期信号をCRTにも供給すれば、極めて
同期のとり易いCRTデイスプレイが得られる。

【図面の簡単な説明】

第１図は、CRTデイスプレイの説明のための
CRT表示画面および水平、垂直同期信号を示す
説明図である。第２図は、CRTデイスプレイの
一般的な構成を示すブロツク図である。第３図
は、本発明によるCRTコントローラの実施例を
示す回路図である。 １１……ビデオRAM、１２……CRT、２７…
…ドツトクロツク信号、２８……水平同期信号、
２９……垂直同期信号、３０……分周器、３２…
…水平デイスプレイエリア・カウンタ、３４……
アドレスカウンタ、３５……データラツチ回路、
３６……合成回路、３７……垂直デイスプレイエ
リア・カウンタ、３８……デイスプレイ情報デコ
ーダ、３９……シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ CRTデイスプレイの表示を制御するための
   CRTコントローラであつて、 ドツトクロツク信号を入力し、その周波数を１
   キヤラクタを構成するドツト数で分周してキヤラ
   クタクロツク信号を出力する分周器と、 前記分周器の出力を計数入力とし、水平同期信
   号をクリア入力とするように接続され、前記キヤ
   ラクタクロツク信号を計数することによつて水平
   方向のデイスプレイエリアを表わす信号を出力す
   る水平デイスプレイエリア・カウンタと、 前記水平同期信号を計数入力とし、垂直同期信
   号をクリア入力とするように接続され、前記水平
   同期信号を計数することによつて垂直方向のデイ
   スプレイエリアを表わす信号を出力する垂直デイ
   スプレイエリア・カウンタと、 前記水平デイスプレイエリア・カウンタと前記
   垂直デイスプレイエリア・カウンタの出力とを入
   力し、前記２つの入力を合成することによつてデ
   イスプレイエリア信号を出力する合成回路と、 前記分周器の出力を計数入力とし、前記垂直同
   期信号をクリア入力とするように接続され、前記
   キヤラクタクロツク信号を計数することによつて
   ビデオRAMのアドレスを表わす信号を内部アド
   レスバスへ供給するアドレスカウンタと、 前記合成回路の出力によつて前記ビデオRAM
   のデータバスから表示情報語を入力するように制
   御され、前記分周器から供給されるキヤラクタク
   ロツク信号に同期した前記表示情報語を送出する
   データラツチ回路と、 前記合成回路の出力によつて前記データラツチ
   回路から転送された表示情報語の内容を復号する
   ように制御され、前記分周器から供給されるキヤ
   ラクタクロツク信号に同期した前記復号した情報
   を送出するデイスプレイ情報デコーダと、 前記デイスプレイ情報デコーダから出力される
   情報が並列ビツト信号の形で入力され、前記ドツ
   トクロツク信号に同期して前記並列ビツト信号を
   直列ビツト信号に変換してCRTへ送出するシフ
   トレジスタとを備え、 前記ドツトクロツク信号と、前記水平同期信号
   と、前記垂直同期信号とは外部から適宜手段で供
   給されることを特徴とするCRTコントローラ。