JPH0454404B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はボルテージフオロア（エミツタフオロ
ア）の改良に関する。

背景技術とその問題点 第１図について従来の一般的なボルテージフオ
ロアについて説明する。NPN形のトランジスタ
３のベースよりコンデンサ４を介して入力端子１
が導出され、そのエミツタより出力端子２が導出
される。トランジスタ３のコレクタは正電源＋Ｂ
に接続され、エミツタは負荷抵抗器７を通じて負
荷電源−Ｂに接続される。５及び６は電源＋Ｂ及
び−Ｂ間に直列接続されたベースバイアス用抵抗
器である。

斯る第１図のボルテージフオロアは次の様な欠
点がある。第２図はこの第１図のボルテージフオ
ロアの出力レベル（Ｖ）に対する歪率（全高調波
歪率）（％）及びノイズレベル率（％）の特性を
両対数グラフで示したものである。THDは歪率
特性曲線を示し、この歪率特性曲線THDの最小
値は、ほぼ0.1％であつて、このボルテージフオ
ロアはかなり歪率が悪く、ダイナミツクレンジが
狭いことが解る。又、Ｎはノイズレベル率特性曲
線を示し、このノイズレベル率特性曲線Ｎは出力
レベルの増大に従つて歪率特性曲線THDと重な
つて45°の傾斜で降下し、歪率特性曲線THDが最
小になつた時点以降そのまま出力レベルの増大に
従つて降下していく。これに対し歪率特性曲線
THDは出力レベルの増大に従つて、最小値を越
えると今度は上昇していく。

又、第１図のボルテージフオロアは、トランジ
スタ３のベース・エミツタ間に0.6〜0.7V程度の
電位差V_BEがあるため、コンデンサ４を除去し
て、入力端子１に直流電圧を供給した場合、これ
をそのまま出力端子２に伝達することができな
い。

更に、この第１図のボルテージフオロアは、ト
ランジスタ３のベース・エミツタ間の電圧V_BEに
温度特性があるので、出力信号の直流レベルは−
2.3mV／℃程度の割合で変化してしまう。

そこで、本発明者は第１図のボルテージフオロ
アの欠点を改良した、第３図に示すごときボルテ
ージフオロアを先に提案した。以下これについて
説明する。１１は入力端子、１２は出力端子であ
る。出力端子１２及び接地間には負荷抵抗器２０
が接続されている。１３及び１４は特性の等し
い、例えばNPN形のトランジスタである。但し、
一方のトランジスタ１４は、そのコレクタおよび
ベース間が直結されてダイオードとされている。
トランジスタ１３のベースから入力端子１１が導
出される。トランジスタ１３及び１４の各エミツ
タは共通に接続されて、定電流源を構成する
NPN形のトランジスタ１９のコレクタに接続さ
れる。トランジスタ１９のエミツタは負電源−Ｂ
に接続される。このトランジスタ１９に対して
は、これと同じ特性のNPN形のトランジスタ１
８が接続されてカレントミラー２２が構成され
る。尚、このトランジスタ１８はそのコレクタ・
ベース間が直結されてダイオードとされる。即
ち、トランジスタ１８及び１９の各ベースが互い
に接続され、その接続点が定電流源１７を介して
正電源＋Ｂ接続されると共に、トランジスタ１８
及び１９の各エミツタが共通に接続されて、負電
源−Ｂに接続される。２１は電流折返回路（カレ
ントミラー回路）であつて、PNP形のトランジ
スタ１５及び１６で構成されているが、一方のト
ランジスタ１５はそのコレクタベース間が直結さ
れてダイオードとされている。他方のトランジス
タ１６は定電流源を構成することになる。トラン
ジスタ１３のコレクタがトランジスタ１５のコレ
クタに接続され、トランジスタ１４のコレクタが
トランジスタ１６のコレクタに接続される。そし
て、トランジスタ１５及び１６の各ベースが共通
に接続されると共に、その各エミツタが共通に接
続されて正電源＋Ｂに接続される。

この第３図のボルテージフオロアの作用効果を
説明しよう。定電流源１７の定電流を₀とする。
カレントミラー回路２２のトランジスタ１８及び
１９は、同じ特性であるので、トランジスタ１９
のコレクタにも同じ定電流₀が流れる。そして、
電流折返回路２１によつてトランジスタ１３及び
１４のコレクタ電流は互いに等しい値の₀／２
になされる。尚、定電流₀としては１〜2mA程
度である。

トランジスタ１６及び１９は上述したように
夫々定電流源として作用する。又、トランジスタ
１４のベース・エミツタ（エミツタ・コレクタ）
間は直流電源として作用する。更に、トランジス
タ１３には、次のような負帰還ループが形成され
る。即ち、トランジスタ１３のコレクタ電流が電
流折返回路２１によつて折返された後、トランジ
スタ１４のエミツタに出力され、これによつて、
トランジスタ１３のエミツタに負帰還が掛けられ
る。かくすると、第３図の回路はトランジスタ１
３のベースより入力端子１１が導出され、エミツ
タがトランジスタ１９からなる負荷抵抗器（定電
流源）を通じて負電源−Ｂに接続され、コレクタ
が正電源＋Ｂに接続され、エミツタよりトランジ
スタ１４からなる電源を介して出力端子１２が導
出されて成るボルテージフオロアを構成すること
になる。

しかして、第３図の回路において、トランジス
タ１５，１６のベースバイアスは互いに等しいの
で、これらのコレクタ電流も上述した様に互いに
等しく、従つてトランジスタ１３，１４のエミツ
タ電流も互いに等しい。又、トランジスタ１３の
ベース・エミツタ間電圧と、トランジスタ１４の
ベース・エミツタ間電圧とは互いに等しい。従つ
て入力端子１１の直流電位と出力端子１２の直流
電位とが等しくなりこれら入出力端子１１，１２
間に直流電位差を生じることがない。

更に、トランジスタ１３のベース・エミツタ間
電圧が温度によつて変化しても、トランジスタ１
４のベース・エミツタ間電圧も同時に変化するの
で温度変化によつて入出力端子１１，１２間に直
流電位差が生じることがない。

更に、第１図の回路と比較すると、歪率の最小
値は第４図に示す如く0.01％程度となつて、歪率
が改善されると共に、ダイナミツクレンジも拡大
される。

尚、トランジスタ１５，１６の各エミツタに抵
抗値の等しい抵抗器（数百Ω〜1kΩ）を接続す
ることができるが、その場合には直線性が良好と
なり、且つノイズを減少させることができる。

ところで斯る第３図のボルテージフオロアにお
いて、負荷抵抗器２０を小さくするに従つて、第
４図に示すごとく歪率特性曲線THDの右側の部
分が矢印ａ方向に悪化し、ダイナミツクレンジが
狭くなるという欠点がある。そこで定電流源を構
成するトランジスタ１９の定電流₀を無理に増
大させると、歪率は良好となるが、その代わりに
消費電力が大となると共に、ノイズが増大して好
ましくない。

発明の目的 斯る点に鑑み本発明は第３図に示したごときボ
ルテージフオロアの改良に係わり、構成が左程複
雑にならずして、負荷抵抗器の抵抗値が小さくて
も歪率が悪化せず、又、ダイナミツクレンジが狭
くならず、しかもノイズの増加の虞のないボルテ
ージフオロアを提案せんとするものである。

発明の概要 本発明によるボルテージフオロアはベースに入
力信号が供給される第１のトランジスタと、この
第１のトランジスタのエミツタに接続された定電
流源と、第１のトランジスタのコレクタに接続さ
れて直流的にそのコレクタ電流と等しい電流を折
り返す電流折返回路と、その電流折返回路及び定
電流源間に接続され、折返電流が流された時、順
方向降下電圧が第１のトランジスタのベース・エ
ミツタ間電圧と等しくなる様構成された第１のダ
イオードとを有し、電流折返し回路を構成する第
２のダイオード及び第２のトランジスタの各電源
側に抵抗値の等しい抵抗器を接続すると共に、そ
の抵抗値の１／ｎ（ｎ＞１）倍の抵抗値の第３の
抵抗器を直流阻止コンデンサを介して第１又は第
２の抵抗器のうちの第１のダイオード側の抵抗器
に並列接続して成り、第１のトランジスタのコレ
クタ、電流折返回路、第１のダイオード及び第１
のトランジスタのエミツタにより負帰還回路を形
成すると共に、電流折返し回路及び第１のダイオ
ードの接続中点より出力信号を得るようにしたも
のである。

斯る本発明によれば、構成が左程複雑にならず
して、負荷抵抗器の抵抗値が小さくても歪率が悪
化せず、ダイナミツクレンジが狭くならず、しか
もノイズの増加の虞のないボルテージフオロアを
得ることができる。

実施例 以下に第５図を参照して本発明のIC化に好適
な一実施例を説明するも、第５図において、第３
図と対応する部分には同一符号を付して重複説明
を省略する。電流折返回路２１は、特性の等しい
PNP形のトランジスタ１５，１６及びその各エ
ミツタと正電源＋Ｂとの間に接続された抵抗値の
等しい抵抗器２３，２４から構成されている。但
し、トランジスタ１５はそのコレクタ・ベース間
が直結されてダイオードとされている。そして、
トランジスタ１５，１６の各ベースは共通に接続
される。

又、ダイオード１４はトランジスタ１３と同特
性のNPN形のトランジスタ１４から構成され、
そのコレクタ及びベースが直結されてダイオード
とされ、そのコレクタが電流折返回路２１のトラ
ンジスタ１６の各コレクタに接続され、エミツタ
がトランジスタ１３のエミツタ及びトランジスタ
１９のコレクタに接続される。更にトランジスタ
１４のコレクタが出力端子１２に接続される。

そして、抵抗器２３，２４の抵抗値の１／ｎ
（ｎ＞１）倍の抵抗値の抵抗器２５を直流阻止コ
ンデンサ２６を介して抵抗器２４に並列接続す
る。このコンデンサ２６は、取扱う信号に対して
十分低インピーダンスを呈するように選定する。

しかして、直流的に考えると、定電流源１７の
定電流を₀とすると、トランジスタ１３のコレ
クタには₀／２の電流が流れ、電流折返回路２
１からはダイオード１４に対し₀／２の折返電
流が流れる。従つて、定電流源を構成するトラン
ジスタ１９のコレクタには₀の定電流が流れる
ことになる。又カレントミラー回路２２にあつて
は、トランジスタ１８及び１９のコレクタ電流が
１：１となる様に、トランジスタ１８及び１９の
エミツタ面積及び抵抗器２７及び２８を夫々等し
くする。

斯る第５図のボルテージフオロアによれば、構
成が左程複雑にならずして、負荷抵抗器２０の抵
抗値の小ささに応じて抵抗器２５を小さくするこ
とにより、信号電流は抵抗器２５を主として流れ
るので、負帰還ループの利得が増大し、負荷抵抗
器２０の抵抗値が小さくなつても歪率が悪化した
り、ダイナミツクレンジが狭くなることはない。
尚、歪率の最小値は0.001％程度となる。又、定
電流源を構成するトランジスタ１９に過大な電流
を流す必要がないので、これによつて消費電力が
増大したり、ノイズが増加したりする虞もない。

尚、第５図のダブルジヤンクシヨン形ダイオー
ド１４，１８は、デイスクリート回路の場合に
は、第６図に示すようにシングルジヤンクシヨン
形ダイオードにしても良い。

又、本発明は２電源方式に限らず、１電源方式
も可能である。

次に第７図を参照して本発明によるボルテージ
フオロアの応用回路を説明する。第７図は本発明
によるボルテージフオロアをハイパスフイルタ
（アクテイブフイルタ）に適用した場合である。
３１及び３２は夫々ハイパスフイルタの入力端子
及び出力端子である。３３は上述した、本発明に
よるボルテージフオロアを示す。入力端子３１が
コンデンサ３４−３５を通じてボルテージフオロ
ア３３の入力端子１１に接続される。入力端子１
１が抵抗器３６を通じて接地される。出力端子３
２、即ちボルテージフオロア３３の出力端子１２
が帰還抵抗器３７を通じてコンデンサ３４，３５
の接続中点に接続される。斯るハイパスフイルタ
の特性の傾斜部の傾きは、−12dB／octとなる。

次に本発明によるボルテージフオロアをローパ
スフイルタに適用した場合の実施例について説明
するも、第８図において第７図と対応する部分に
同一符号を付して説明する。入力端子３１を抵抗
器３８−３９を通じて入力端子１１に接続する。
入力端子１１をコンデンサ４０を通じて接地す
る。出力端子３２即ちボルテージフオロア３３の
出力端子１２を帰還コンデンサ４１を通じて抵抗
器３８及び３９の接続中点に接続する。斯るロー
パスフイルタの傾斜部の傾きは−12dB／octとな
る。

又、第７図のハイパスフイルタの後段又は前段
に第８図のローパスフイルタを縦続接続すること
により、両傾斜部の傾きが夫々−12dB／octのバ
ンドパスフイルタを得ることができる。これらア
クテイブフイルタはボルテージフオロア３３の入
力インピーダンスが高いので、良好なアクテイブ
フイルタとなる。

発明の効果 上述せる本発明によれば、第３図に述べたボル
テージフオロアに比較して、構成が左程複雑にな
らずして、負荷抵抗器の抵抗値を小さくしても歪
率が悪化せず、ダイナミツクレンジが狭くなら
ず、又、定電流源の電流を過大に増大させる必要
がないので、ノイズが増加したり消費電力増大す
る虞もない。

【図面の簡単な説明】

第１図は従来のボルテージフオロアを示す回路
図、第２図はその歪率及びノイズレベル率の特性
を示す特性曲線図、第３図は他の従来のボルテー
ジフオロアを示す回路図、第４図はその説明に供
する歪率及びノイズレベル率の特性を示す特性曲
線図、第５図及び第６図は夫々本発明の各実施例
を示す回路図、第７図及び第８図は本発明による
ボルテージフオロアを応用したハイパスフイルタ
及びローパスフイルタを示す回路図である。 １３は第１のトランジスタ、１４は第１のダイ
オード、１９は電流源を構成するトランジスタ、
１５は第２のダイオード、１６は第２のトランジ
スタ、２１は電流折返回路、２３，２４及び２５
は夫々第１、第２及び第３の抵抗器、２６は直流
阻止コンデンサである。

Claims (1)

【特許請求の範囲】
1. １ ベースに入力信号が供給される第１のトラン
   ジスタと、該第１のトランジスタのエミツタに接
   続された定電流源と、上記第１のトランジスタの
   コレクタに接続されて直流的にそのコレクタ電流
   と等しい電流を折り返す電流折返回路と、上記電
   流折返回路及び上記定電流源間に接続され、上記
   折り返し電流が流された時、順方向降下電圧が上
   記第１のトランジスタのベース・エミツタ間電圧
   と等しくなるように構成された第１のダイオード
   を有し、上記電流折返回路を構成する第２のダイ
   オード及び第２のトランジスタの各電源側に抵抗
   値の等しい第１及び第２の抵抗器を接続すると共
   に、その抵抗値の１／ｎ（ｎ＞１）倍の抵抗値の
   第３の抵抗器をバイアスコンデンサを介して上記
   第１又は第２の抵抗器のうちの上記第１のダイオ
   ード側の抵抗器に並列接続して成り、上記第１の
   トランジスタのコレクタ、上記電流折返回路、上
   記第１のダイオード及び上記第１のトランジスタ
   のエミツタにより負帰還回路を形成すると共に、
   上記電流折返回路及び上記第１のダイオードの接
   続中点より出力信号を得るようにしたことを特徴
   とするボルテージフオロア。