JPH0452891A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0452891A JPH0452891A JP2156902A JP15690290A JPH0452891A JP H0452891 A JPH0452891 A JP H0452891A JP 2156902 A JP2156902 A JP 2156902A JP 15690290 A JP15690290 A JP 15690290A JP H0452891 A JPH0452891 A JP H0452891A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- signal
- register
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000006870 function Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明はクレジットカードサイズで厚さ２〜４ ＋ｓｍ
程度のカード内に、主に半導体メモリ、及び同メモリを
リード／ライトするための制御回路等を搭載したＩＣメ
モリカードに関する。
程度のカード内に、主に半導体メモリ、及び同メモリを
リード／ライトするための制御回路等を搭載したＩＣメ
モリカードに関する。
（従来の技術）
従来技術を説明するに際し、ＩＣメモリカートの特徴に
ついて述べる。
ついて述べる。
現在普及しているカードサイズの記憶媒体には、ＩＣカ
ードと、ＩＣメモリカードの２種類か存在する。
ードと、ＩＣメモリカードの２種類か存在する。
このうち、ＩＣカードは、０．７６ｍｍ厚で、現状のク
レジットカート（磁気ストライプカード）を代替する目
的で開発された。このＩＣカードは種々の機能を提供す
るためにスマートカードとも呼ばれている。ＩＣカード
の中には１チツプＣＰＵと比較的小容量（８〜６４ＫＢ
）の半導体メモリが搭載されている。
レジットカート（磁気ストライプカード）を代替する目
的で開発された。このＩＣカードは種々の機能を提供す
るためにスマートカードとも呼ばれている。ＩＣカード
の中には１チツプＣＰＵと比較的小容量（８〜６４ＫＢ
）の半導体メモリが搭載されている。
これに対して、ＩＣメモリカードは、ＩＳＯによって国
際的な標準が制定されている。このＩＣメモリカードは
、その形状がクレジットカード大（８５，６８５４，０
關）で、厚さが２〜４ＩＩＩ１１程度であり、その中に
、比較的大容量 （１６Ｋ Ｂ〜数ＭＢ）の半導体メモ
リと、同メモリをリード／ライトするための比較的簡単
な制御回路力・搭載されている。この種ＩＣメモリカー
ドは、これからの記憶媒体として注目され、その用途は
無限に広かっている。本発明は、記憶媒体として使用す
るＩＣメモリカードを対象としている。このＩＣメモリ
カードの外観構成を第３図に示す。
際的な標準が制定されている。このＩＣメモリカードは
、その形状がクレジットカード大（８５，６８５４，０
關）で、厚さが２〜４ＩＩＩ１１程度であり、その中に
、比較的大容量 （１６Ｋ Ｂ〜数ＭＢ）の半導体メモ
リと、同メモリをリード／ライトするための比較的簡単
な制御回路力・搭載されている。この種ＩＣメモリカー
ドは、これからの記憶媒体として注目され、その用途は
無限に広かっている。本発明は、記憶媒体として使用す
るＩＣメモリカードを対象としている。このＩＣメモリ
カードの外観構成を第３図に示す。
上記ＩＣメモリカードをアクセスするには次に示す２つ
のアクセス方式があり、それぞれカード毎にそのカード
に特有のアクセス方式をもつ一つの外部インターフェイ
スか用意されている。第１の方式はダイレクトアクセス
方式（直接アクセス方式）であり、メモリアドレスを外
部インターフェイスから直接与えてアクセスする方式で
ある。
のアクセス方式があり、それぞれカード毎にそのカード
に特有のアクセス方式をもつ一つの外部インターフェイ
スか用意されている。第１の方式はダイレクトアクセス
方式（直接アクセス方式）であり、メモリアドレスを外
部インターフェイスから直接与えてアクセスする方式で
ある。
パーソナルコンピュータ等のＣＰＵか主メモリをアクセ
スする際に用いられている方式で、高速にメモリアクセ
スができる。第２の方式はインダイレクトアクセス方式
（間接アクセス方式）であり、アクセスすべきメモリア
ドレスを一旦ＩＣメモリカードの中にあるアドレスレジ
スタにセットし、間接的にアクセスする方式である。ダ
イレクトアクセス方式は、アクセスに要する時間が短く
て済むが、アドレス信号線の数か多くなり、また、パー
ソナルコンピュータ等の本体装置のＣＰＵのメモリアド
レス空間をＩＣメモリカードのために空けておく必要が
ある。一方、インダイレクトアクセス方式は、アドレス
信号線の数が少なくて済むので本体装置のインターフェ
イス回路量が少なく、又、本体装置のＣＰＵのメモリア
ドレス空間を必要としないが、ＩＣメモリカードにアド
レスレジスタを搭載する必要があり、間接的にアクセス
するためにアクセスに要する時間が多少長くなる。
スする際に用いられている方式で、高速にメモリアクセ
スができる。第２の方式はインダイレクトアクセス方式
（間接アクセス方式）であり、アクセスすべきメモリア
ドレスを一旦ＩＣメモリカードの中にあるアドレスレジ
スタにセットし、間接的にアクセスする方式である。ダ
イレクトアクセス方式は、アクセスに要する時間が短く
て済むが、アドレス信号線の数か多くなり、また、パー
ソナルコンピュータ等の本体装置のＣＰＵのメモリアド
レス空間をＩＣメモリカードのために空けておく必要が
ある。一方、インダイレクトアクセス方式は、アドレス
信号線の数が少なくて済むので本体装置のインターフェ
イス回路量が少なく、又、本体装置のＣＰＵのメモリア
ドレス空間を必要としないが、ＩＣメモリカードにアド
レスレジスタを搭載する必要があり、間接的にアクセス
するためにアクセスに要する時間が多少長くなる。
このようにダイレクトアクセス方式とインダイレクトア
クセス方式はそれぞれに異なる特徴をもち、各々の特徴
を活かして使用される。その代表的な用途として、ダイ
レクトアクセス方式は、高速にＩＣメモリカードをアク
セスできることから、ＩＣメモリカード上で直接プログ
ラムを実行する場合等に用いられ、又、インダイレクト
アクセス方式は本体装置のインターフェイスが簡素であ
ることから、フロッピィディスクのようにＩＣメモリカ
ードからプログラムやデータを一旦、装置本体の主メモ
リにロードする場合に用いられる。
クセス方式はそれぞれに異なる特徴をもち、各々の特徴
を活かして使用される。その代表的な用途として、ダイ
レクトアクセス方式は、高速にＩＣメモリカードをアク
セスできることから、ＩＣメモリカード上で直接プログ
ラムを実行する場合等に用いられ、又、インダイレクト
アクセス方式は本体装置のインターフェイスが簡素であ
ることから、フロッピィディスクのようにＩＣメモリカ
ードからプログラムやデータを一旦、装置本体の主メモ
リにロードする場合に用いられる。
上記したように、ダイレクトアクセス方式とインダイレ
クトアクセス方式は各々機能を異にし、それぞれ独自の
インターフェイスにより上記各アクセス方式によるＩＣ
メモリカードを実現している。一般にダイレクトアクセ
ス方式の信号線の本数（端子数）は３４〜６８本で実現
され、インダイレクトアクセス方式は２０〜４０本で実
現される。
クトアクセス方式は各々機能を異にし、それぞれ独自の
インターフェイスにより上記各アクセス方式によるＩＣ
メモリカードを実現している。一般にダイレクトアクセ
ス方式の信号線の本数（端子数）は３４〜６８本で実現
され、インダイレクトアクセス方式は２０〜４０本で実
現される。
（発明が解決しようとする課題）
上述したように従来では、ＩＣメモリカードに於いて、
ダイレクトアクセス方式とインダイレクトアクセス方式
をそれぞれ異なるインターフェイスで実現しており、従
って従来てはダイレクトアクセス方式のＩＣメモリカー
ドとインダイレクトアクセス方式のＩＣメモリカードと
の間で互換性がないという問題かあった。
ダイレクトアクセス方式とインダイレクトアクセス方式
をそれぞれ異なるインターフェイスで実現しており、従
って従来てはダイレクトアクセス方式のＩＣメモリカー
ドとインダイレクトアクセス方式のＩＣメモリカードと
の間で互換性がないという問題かあった。
上記したようなＩＣメモリカードは半導体メモリの進歩
により今後の情報記憶媒体として大いに期待され、様々
な応用が考えられている。フロッピィディスクのような
互換性のある媒体として使うためには、１枚のＩＣメモ
リカードで互換性をとりながら様々な機能を提供できる
ことか望ましい。
により今後の情報記憶媒体として大いに期待され、様々
な応用が考えられている。フロッピィディスクのような
互換性のある媒体として使うためには、１枚のＩＣメモ
リカードで互換性をとりながら様々な機能を提供できる
ことか望ましい。
しかしなから従来ては上記したようにダイレクトアクセ
ス方式とインダイレクトアクセス方式との間でインター
フェイス信号線の本数が異なる、つまりコネクタが異な
ることから物理的に接続不可能であり、両者の間に互換
性が全くなかった。
ス方式とインダイレクトアクセス方式との間でインター
フェイス信号線の本数が異なる、つまりコネクタが異な
ることから物理的に接続不可能であり、両者の間に互換
性が全くなかった。
本発明は上記実情に鑑みなされたもので、ダイレクトア
クセス方式とインダイレクトアクセス方式のカードイン
ターフェイス機能を併せ持ち、上記各アクセス方式を１
枚のカード上で実現したＩＣメモリカードを提供するこ
とを目的とする。
クセス方式とインダイレクトアクセス方式のカードイン
ターフェイス機能を併せ持ち、上記各アクセス方式を１
枚のカード上で実現したＩＣメモリカードを提供するこ
とを目的とする。
［発明の構成］
（課題を解決するための手段及び作用）−枚のＩＣメモ
リカード上でダイレクトアクセス方式とインダイレクト
アクセス方式の二つの機能を実現するために、それぞれ
に共通のインターフェイス信号として、アドレス信号線
とデータ信号線を定義し、又、ダイレクトアクセスのた
めのリート／ライト信号線、及びインダイレクトアクセ
スのためのり一ト／ライト信号線を定義する。
リカード上でダイレクトアクセス方式とインダイレクト
アクセス方式の二つの機能を実現するために、それぞれ
に共通のインターフェイス信号として、アドレス信号線
とデータ信号線を定義し、又、ダイレクトアクセスのた
めのリート／ライト信号線、及びインダイレクトアクセ
スのためのり一ト／ライト信号線を定義する。
又、インダイレクトアクセスを実現するために、ＩＣメ
モリカード内に、アドレスレジスタ、メモリへのり一ド
／ライトをするためのＩ１０ポートと、ダイレクトアド
レスとインダイレクトアドレスを切り換えるための制御
信号を設ける。
モリカード内に、アドレスレジスタ、メモリへのり一ド
／ライトをするためのＩ１０ポートと、ダイレクトアド
レスとインダイレクトアドレスを切り換えるための制御
信号を設ける。
このように、外部とのインターフェイス信号線に、アド
レス信号、データ信号、及び直接アクセス用と間接アク
セス用の２種類のリード及びライト信号の各信号線を有
し、上記ＩＣメモリカード内に上記半導体メモリを間接
アクセスするためのアドレスレジスタを有して、上記ア
ドレス信号で示されるアドレスを上記直接アクセス用の
り一ト及びライト信号を用いてアクセスするメモリアク
セス手段と、上記アドレスレジスタで示されるメモリア
ドレスを上記間接アクセス用のリード及びライト信号を
用いてアクセスするメモリアクセス手段とを合せ持つこ
とにより、ＩＣメモリカードの応用をさらに拡大し、同
カードの普及に貢献できる。例えば高速アクセスを期待
する装置ではダイレクトアクセス方式でアクセスし、小
型、低価格を主眼とする装置では本体インターフェイス
か簡単なインダイレクトアクセス方式でアクセスするこ
とかできる。又、例えばＩＣメモリカードを用いた電子
スチルカメラをパーソナルコンピュータで編集する場合
等に於いて上記カードを応用することかできる。特に電
子スチルカメラは小型化か要求されるため、より簡素な
インターフェイスで実現できるインダイレクトアクセス
方式で画像をＩＣメモリカード内に格納し、パーソナル
コンピュータ等で複雑な編集をする際は、高速なダイレ
クトアクセス方式を用いる等、目的に応じたアクセス手
段の使い分けが可能となる。
レス信号、データ信号、及び直接アクセス用と間接アク
セス用の２種類のリード及びライト信号の各信号線を有
し、上記ＩＣメモリカード内に上記半導体メモリを間接
アクセスするためのアドレスレジスタを有して、上記ア
ドレス信号で示されるアドレスを上記直接アクセス用の
り一ト及びライト信号を用いてアクセスするメモリアク
セス手段と、上記アドレスレジスタで示されるメモリア
ドレスを上記間接アクセス用のリード及びライト信号を
用いてアクセスするメモリアクセス手段とを合せ持つこ
とにより、ＩＣメモリカードの応用をさらに拡大し、同
カードの普及に貢献できる。例えば高速アクセスを期待
する装置ではダイレクトアクセス方式でアクセスし、小
型、低価格を主眼とする装置では本体インターフェイス
か簡単なインダイレクトアクセス方式でアクセスするこ
とかできる。又、例えばＩＣメモリカードを用いた電子
スチルカメラをパーソナルコンピュータで編集する場合
等に於いて上記カードを応用することかできる。特に電
子スチルカメラは小型化か要求されるため、より簡素な
インターフェイスで実現できるインダイレクトアクセス
方式で画像をＩＣメモリカード内に格納し、パーソナル
コンピュータ等で複雑な編集をする際は、高速なダイレ
クトアクセス方式を用いる等、目的に応じたアクセス手
段の使い分けが可能となる。
（実施例）
以下図面を参照して本発明の一実施例を説明する。
第１図は本発明の一実施例に於けるＩＣメモリカードの
内部構成を示すブロック図である。
内部構成を示すブロック図である。
第１図に於いて、２０１は外部装置に端子接続されるイ
ンターフェイスコネクタであり、パーソナルコンピュー
タ等の本体装置との接続部をなす。
ンターフェイスコネクタであり、パーソナルコンピュー
タ等の本体装置との接続部をなす。
２０２は制御回路であり、メモリチップへのり一ド／ラ
イト、ＩＣメモリカード内のＩ１０ポートへのリード／
ライト等を制御する。
イト、ＩＣメモリカード内のＩ１０ポートへのリード／
ライト等を制御する。
２０３はプログラム、データ等を記憶するメモリチップ
であり、ここでは−例として、６４にビット（８Ｋｘ８
ビツト）のメモリチップを８個搭載して構成されるもの
とする。
であり、ここでは−例として、６４にビット（８Ｋｘ８
ビツト）のメモリチップを８個搭載して構成されるもの
とする。
２０４ （２０４Ｌ、 ２０４０）はメモリチップ２
０３をインダイレクトアクセスする際に、アクセスすべ
きメモリアドレスを一部貯えるアドレスレジスタであり
、ここでは１６ビツトで構成され、データバス２１３を
介して外部より与えられたアドレスをセットする。
０３をインダイレクトアクセスする際に、アクセスすべ
きメモリアドレスを一部貯えるアドレスレジスタであり
、ここでは１６ビツトで構成され、データバス２１３を
介して外部より与えられたアドレスをセットする。
２０５はメモリチップ２０３に与えるアドレスを選択す
るためのアドレスセレクタであり、制御レジスタ２２０
から与えられるアドレスセレクト信号（Ｓ Ｅ Ｌ）に
従いダイレクトアドレス（Ａ１５−０）とインダイレク
トアドレス（ＲＡ１５−０）を切り換える。
るためのアドレスセレクタであり、制御レジスタ２２０
から与えられるアドレスセレクト信号（Ｓ Ｅ Ｌ）に
従いダイレクトアドレス（Ａ１５−０）とインダイレク
トアドレス（ＲＡ１５−０）を切り換える。
２０６はチップセレクト回路であり、ここではアドレス
セレクタ２０５から出力されたメモリアドレスの上位３
ビツト（ＭＡ１５−１３）をデコートし、８本のチップ
セレクト信号（Ｃ３７−０）を各メモリチップに出力す
る。
セレクタ２０５から出力されたメモリアドレスの上位３
ビツト（ＭＡ１５−１３）をデコートし、８本のチップ
セレクト信号（Ｃ３７−０）を各メモリチップに出力す
る。
２０７乃至２１１はそれぞれインターフェイスコネクタ
２０１から制御回路２０２に与えられる制御信号である
。このうち、２０７はダイレクトアクセスによるメモリ
リード時に出力されるアクティブローのメモリリード信
号（−ＭＥＭＲ）であり、２０８はダイレクトアクセス
によるメモリライト時に出力されるアクティブローのメ
モリライト信号（−Ｍ Ｅ ＭＷ）である。２０９はイ
ンダイレクトアクセスによるメモリリード時に出力され
るアクティブローのＩ１０リード信号（−１ＯＲ）であ
り、２１０はインダイレクトアクセスによるメモリリド
時に出力されるアクティブローのＩ１０ライト信号（−
Ｉ ＯＷ）である。２１１はＩＣメモリカドをアクセス
する際に出力されるアクティブローのカードイネーブル
信号（−ＣＥ）である。
２０１から制御回路２０２に与えられる制御信号である
。このうち、２０７はダイレクトアクセスによるメモリ
リード時に出力されるアクティブローのメモリリード信
号（−ＭＥＭＲ）であり、２０８はダイレクトアクセス
によるメモリライト時に出力されるアクティブローのメ
モリライト信号（−Ｍ Ｅ ＭＷ）である。２０９はイ
ンダイレクトアクセスによるメモリリード時に出力され
るアクティブローのＩ１０リード信号（−１ＯＲ）であ
り、２１０はインダイレクトアクセスによるメモリリド
時に出力されるアクティブローのＩ１０ライト信号（−
Ｉ ＯＷ）である。２１１はＩＣメモリカドをアクセス
する際に出力されるアクティブローのカードイネーブル
信号（−ＣＥ）である。
２１２は１６ビツトのアドレス信号（Ａ１５−０）を転
送するアドレスバスてあり、ダイレクトアクセスの際は
インターフェイスコネクタ２（］Ｉて受けた１６ビツト
のアドレス（Ａ１５−０）かアドレスセレクタ２０５を
介してメモリチップ２０３に供給され、インダイレクト
アクセスの際は最下位ビット（−ＡＯ）がアドレスレジ
スタ（２０４Ｌ／ ２０４１Ｊ）指定の信号ラインとし
て用いられる。２１３は８ビツトのデータ信号（Ｄ７−
０ ）を転送する双方向のデータバスである。２１４は
インダイレクトアクセスするための１６ビツトのアドレ
ス信号（ＲＡ１５＝Ｏ）てあり、アドレスレジスタ２０
４（２０４Ｌ、 ２０４Ｕ）から出力されるロア（Ｌ）
側及びアッパ（Ｕ）側の各８ビツトのアドレスをアドレ
スセレクタ２０５、バッファ２１７等に送出する。
送するアドレスバスてあり、ダイレクトアクセスの際は
インターフェイスコネクタ２（］Ｉて受けた１６ビツト
のアドレス（Ａ１５−０）かアドレスセレクタ２０５を
介してメモリチップ２０３に供給され、インダイレクト
アクセスの際は最下位ビット（−ＡＯ）がアドレスレジ
スタ（２０４Ｌ／ ２０４１Ｊ）指定の信号ラインとし
て用いられる。２１３は８ビツトのデータ信号（Ｄ７−
０ ）を転送する双方向のデータバスである。２１４は
インダイレクトアクセスするための１６ビツトのアドレ
ス信号（ＲＡ１５＝Ｏ）てあり、アドレスレジスタ２０
４（２０４Ｌ、 ２０４Ｕ）から出力されるロア（Ｌ）
側及びアッパ（Ｕ）側の各８ビツトのアドレスをアドレ
スセレクタ２０５、バッファ２１７等に送出する。
２１５はアドレスセレクタ２０５から出力されるメモリ
アドレス（ＭＡ１５−０ ）である。２１６は制御レジ
スタ２２０から出力されるアドレスセレクト信号（Ｓ
Ｅ Ｌ）であり、ダイレクトアクセスかインダイレクト
アクセスかによってアドレスセレクタ２０５の選択アド
レスを切り換え、メモリチップ２０３へのアドレスを生
成する。ここではアドレスセレクト信号（ＳＥＬ）２１
６がθ″のときダイレクトアドレス（Ａ１５−０）か選
択され、“１″のときインダイレクトアドレス（ＲＡ１
５−０）が選択される。２１７はアドレスレジスタ２０
４ （２０４Ｌ２０４Ｕ） 、又は制御レジスタ２２
０の内容を本体装置からリードする際に用いられるバッ
ファである。
アドレス（ＭＡ１５−０ ）である。２１６は制御レジ
スタ２２０から出力されるアドレスセレクト信号（Ｓ
Ｅ Ｌ）であり、ダイレクトアクセスかインダイレクト
アクセスかによってアドレスセレクタ２０５の選択アド
レスを切り換え、メモリチップ２０３へのアドレスを生
成する。ここではアドレスセレクト信号（ＳＥＬ）２１
６がθ″のときダイレクトアドレス（Ａ１５−０）か選
択され、“１″のときインダイレクトアドレス（ＲＡ１
５−０）が選択される。２１７はアドレスレジスタ２０
４ （２０４Ｌ２０４Ｕ） 、又は制御レジスタ２２
０の内容を本体装置からリードする際に用いられるバッ
ファである。
２１８はメモリチップ２０３に対するアクティブローの
リード信号（−ＲＤ）である。２１９はメモリチップ２
０３に対するアクティブローのライト信号（−ＷＲ）で
ある。
リード信号（−ＲＤ）である。２１９はメモリチップ２
０３に対するアクティブローのライト信号（−ＷＲ）で
ある。
２２０はアドレスセレクタ２０５を制御するアドレスセ
レクト信号（Ｓ Ｅ Ｌ）を出力する制御レジスタであ
り、データバス２１３を介して、ダイレクトアドレス（
Ａ１５−０ ）とインダイレクトアドレス（ＲＡＬ５−
０）を切り換えるアドレスセレクト信号（Ｓ Ｅ Ｌ）
をセットする。ここではアドレスセレクト信号（ＳＥＬ
）が“Ｏ”のときダイレクトアドレス（Ａ１５−０）が
選択され、“１”のときインダイレクトアドレス（ＲＡ
Ｌ５−０）か選択されるもので、電源投入時は“０“に
リセットされる。
レクト信号（Ｓ Ｅ Ｌ）を出力する制御レジスタであ
り、データバス２１３を介して、ダイレクトアドレス（
Ａ１５−０ ）とインダイレクトアドレス（ＲＡＬ５−
０）を切り換えるアドレスセレクト信号（Ｓ Ｅ Ｌ）
をセットする。ここではアドレスセレクト信号（ＳＥＬ
）が“Ｏ”のときダイレクトアドレス（Ａ１５−０）が
選択され、“１”のときインダイレクトアドレス（ＲＡ
Ｌ５−０）か選択されるもので、電源投入時は“０“に
リセットされる。
２２１は電源供給ライン（Ｖｃｃライン）であり、通常
の実装時は＋５ｖの電源か供給されている。
の実装時は＋５ｖの電源か供給されている。
２２２はグランドライン（ＧＮＤライン）である。
第２図は上記実施例に於けるインダイレクトアクセス方
式を実現するレジスタの論理構造を示す図である。
式を実現するレジスタの論理構造を示す図である。
第２図に於いて、３０１は後述するデータレジスタ３０
２ （３０３〜３０６）に選択的にデータをセットす
るためのセレクトレジスタであり、データレジスタ３０
２をアクセスする際、そのレジスタ番号（０，１，・・
・、２５５）をセレクトレジスタ３０１にセットした後
、データレジスタ３０２のいずれかをアクセスする。セ
レクトレジスタ３０１はアドレス信号２１２の最下位ビ
ット（八〇）か“０”のときアクセスすることができる
。つまり、セレクトレジスタ２０１をリード又はライト
するときは、アドレス信号２１２の最下位ビット（ＡＯ
）を“０”にし、Ｉ１０リード信号（−ＩＯＲ） 又
は■１０ライト信号（−１０Ｗ）を出力することによっ
てリード又はライトか可能となる。セレクトレジスタ３
０１は、ここでは８ビツトで構成され、データレジスタ
３０２を構成する最大２５６個のレジスタ（３０３、３
０４、・・・）を選択できる。データレジスタ３０２を
リード、又はライトするときはアドレス信号２１２の最
下位ビット（ＡＯ）を“１“にし、Ｉ１０リード信号（
−ＩＯＲ）、又はＩ１０ライト信号（−１０Ｗ）を出力
することによって可能となる。ここでは最大２５６個の
レジスタを選択できるが、本発明の実施例ではそのうち
レジスタ番号０〜３の４個のレジスタ（３０３、３０４
、３０５。
２ （３０３〜３０６）に選択的にデータをセットす
るためのセレクトレジスタであり、データレジスタ３０
２をアクセスする際、そのレジスタ番号（０，１，・・
・、２５５）をセレクトレジスタ３０１にセットした後
、データレジスタ３０２のいずれかをアクセスする。セ
レクトレジスタ３０１はアドレス信号２１２の最下位ビ
ット（八〇）か“０”のときアクセスすることができる
。つまり、セレクトレジスタ２０１をリード又はライト
するときは、アドレス信号２１２の最下位ビット（ＡＯ
）を“０”にし、Ｉ１０リード信号（−ＩＯＲ） 又
は■１０ライト信号（−１０Ｗ）を出力することによっ
てリード又はライトか可能となる。セレクトレジスタ３
０１は、ここでは８ビツトで構成され、データレジスタ
３０２を構成する最大２５６個のレジスタ（３０３、３
０４、・・・）を選択できる。データレジスタ３０２を
リード、又はライトするときはアドレス信号２１２の最
下位ビット（ＡＯ）を“１“にし、Ｉ１０リード信号（
−ＩＯＲ）、又はＩ１０ライト信号（−１０Ｗ）を出力
することによって可能となる。ここでは最大２５６個の
レジスタを選択できるが、本発明の実施例ではそのうち
レジスタ番号０〜３の４個のレジスタ（３０３、３０４
、３０５。
３０６）のみを使用し、残りのレジスタはＲＦＵ（Ｒｅ
ｓｅｒｖｅｄ Ｆｏｒ Ｕｓｅ）としている。
ｓｅｒｖｅｄ Ｆｏｒ Ｕｓｅ）としている。
３０３はアドレスの下位８ビツト（ＲＡ７−０ ）を格
納するアドレスレジスタであり、物理的には第１図に示
すアドレスレジスタ２０４Ｌに相当する。
納するアドレスレジスタであり、物理的には第１図に示
すアドレスレジスタ２０４Ｌに相当する。
３０４はアドレスの上位８ビツト（ＲＡ１５−８）を格
納するアドレスレジスタであり、物理的には第１図に示
すアドレスレジスタ２０４Ｕに相当する。
納するアドレスレジスタであり、物理的には第１図に示
すアドレスレジスタ２０４Ｕに相当する。
３０５はビット０にアドレスセレクト信号（Ｓ Ｅ Ｌ
）をセットする制御レジスタであり、物理的には第１図
に示す制御レジスタ２２０に相当するもので、ダイレク
トアクセスをする場合はビット０に“０”をセットし、
インダイレクトアクセスをする場合はビット０に“１″
をセットする。
）をセットする制御レジスタであり、物理的には第１図
に示す制御レジスタ２２０に相当するもので、ダイレク
トアクセスをする場合はビット０に“０”をセットし、
インダイレクトアクセスをする場合はビット０に“１″
をセットする。
又、自メモリカートに電源か投入されたときはアドレス
セレクト信号（Ｓ Ｅ Ｌ）か“０″にリセットされる
。
セレクト信号（Ｓ Ｅ Ｌ）か“０″にリセットされる
。
３０６はメモリデータをリード／ライトするためのポー
トである。アドレスセレクト信号（Ｓ Ｅ Ｌ）を“１
”にセットして、予め設定されたインダイレクトアドレ
ス（ＲＡ１５−０）のメモリの内容をリード／ライトす
ることかできる。
トである。アドレスセレクト信号（Ｓ Ｅ Ｌ）を“１
”にセットして、予め設定されたインダイレクトアドレ
ス（ＲＡ１５−０）のメモリの内容をリード／ライトす
ることかできる。
第３図は本発明の一実施例に於けるＩＣメモリカードの
外観を示す図である。
外観を示す図である。
第３図に於いて、１はカードの基体部であり、この中に
メモリチップ２０３、制御回路２０２等を含む第１図に
示すような各機能電子回路が設けられる。２はコネクタ
であり、パーソナルコンピュータ等の本体装置との回路
接続部となるもので、通常は６８ピン（３４ピン×２）
の差込み端子に対応するコネクタリセプタクル側（受は
側）の端子構造をなす。
メモリチップ２０３、制御回路２０２等を含む第１図に
示すような各機能電子回路が設けられる。２はコネクタ
であり、パーソナルコンピュータ等の本体装置との回路
接続部となるもので、通常は６８ピン（３４ピン×２）
の差込み端子に対応するコネクタリセプタクル側（受は
側）の端子構造をなす。
第４図は上記実施例に於けるダイレクトアクセスの動作
タイミングを示すタイムチャートであり、同図（ａ）は
ダイレクトアクセスリード動作タイミング、同図（ｂ）
はダイレクトアクセスライト動作タイミングを示してい
る。第４図（ａ）に示すダイレクトアクセスリード動作
では、本体装置から、インターフェイスコネクタ２０１
を介して、アクセスすべきメモリアドレスがダイレクト
アドレス（Ａ１５−０）としてアドレスバス２１２上に
送出され、アクティブローのカードイネーブル信号（−
ＣＥ）、及びメモリリード信号（−ＭＥＭＲ）が制御回
路２０２に送出されて、メモリチップ２０３より読出さ
れたメモリリードデータがデータ信号（Ｄ７−０ ）と
してデータバス２１３上に出力される。第４図（ｂ）に
示すダイレクトアクセスライト動作では、本体装置から
、インターフェイスコネクタ２０１を介して、アクセス
すべきメモリアドレスがダイレクトアドレス（Ａ１５−
０）としてアドレスバス２１２上に送出され、メモリラ
イトデータ（Ｄ７−０ ）かデータバス２１３上に送出
され、アクティブローのカードイネーブル信号（−ＣＥ
）、及びメモリライト信号（−ＭＥＭＷ）か制御回路２
０２に送出されることにって、データバス２１３上のメ
モリライトデータ（Ｄ７−０ ）がメモリチップ２０３
のアドレスバス２１２て指定されたアドレス領域に書き
込まれる。
タイミングを示すタイムチャートであり、同図（ａ）は
ダイレクトアクセスリード動作タイミング、同図（ｂ）
はダイレクトアクセスライト動作タイミングを示してい
る。第４図（ａ）に示すダイレクトアクセスリード動作
では、本体装置から、インターフェイスコネクタ２０１
を介して、アクセスすべきメモリアドレスがダイレクト
アドレス（Ａ１５−０）としてアドレスバス２１２上に
送出され、アクティブローのカードイネーブル信号（−
ＣＥ）、及びメモリリード信号（−ＭＥＭＲ）が制御回
路２０２に送出されて、メモリチップ２０３より読出さ
れたメモリリードデータがデータ信号（Ｄ７−０ ）と
してデータバス２１３上に出力される。第４図（ｂ）に
示すダイレクトアクセスライト動作では、本体装置から
、インターフェイスコネクタ２０１を介して、アクセス
すべきメモリアドレスがダイレクトアドレス（Ａ１５−
０）としてアドレスバス２１２上に送出され、メモリラ
イトデータ（Ｄ７−０ ）かデータバス２１３上に送出
され、アクティブローのカードイネーブル信号（−ＣＥ
）、及びメモリライト信号（−ＭＥＭＷ）か制御回路２
０２に送出されることにって、データバス２１３上のメ
モリライトデータ（Ｄ７−０ ）がメモリチップ２０３
のアドレスバス２１２て指定されたアドレス領域に書き
込まれる。
第５図は上記実施例に於けるインダイレクトアクセスの
動作タイミングを示すタイムチャートであり、同図（ａ
）はインダイレクトアクセスリード動作タイミング、同
図（ｂ）はインダイレクトアクセスライト動作タイミン
グを示している。第５図（ａ）に示すインダイレクトア
クセスリード動作では、タイミング（１）で、セレクト
レジスタ３０１に「０」を書き込み、タイミング（２）
で、アドレスレジスタ２０４Ｌに相当するレジスタ３０
３に下位メモリアドレスを書き込み、タイミンク（３）
で、セレクトレジスタ３０１に「］」を書き込み、タイ
ミンク（４）で、アドレスレジスタ２０４Ｕに相当する
レジスタ３０４に上位メモリアドレスを書き込み、タイ
ミング（５）で、セレクトレジスタ３０１に「２」を書
き込み、タイミング（６）で、制御レジスタ２２０に相
当するレジスタ３０５の最下位ビットにアドレスセレク
ト信号（ＳＥＬ）として“］“を書き込み、タイミング
（７）で、セレクトレジスタ３０１に「３」を書き込み
、タイミング（８）で、メモリチップ２０３からデータ
をリードしてレジスタ３０６に書き込む。これにより、
アドレスレジスタ２０４ Ｌにアドレスの下位８ビツト
（ＲＡ７−０ ）かセットされ、アドレスレジスタ２０
４Ｕにアドレスの上位８ビツト（ＲＡ１５−８）かセッ
トされ、制御レジスタ２２０に“１“ （ＳＥＬ＝“１
“）かセットされる。
動作タイミングを示すタイムチャートであり、同図（ａ
）はインダイレクトアクセスリード動作タイミング、同
図（ｂ）はインダイレクトアクセスライト動作タイミン
グを示している。第５図（ａ）に示すインダイレクトア
クセスリード動作では、タイミング（１）で、セレクト
レジスタ３０１に「０」を書き込み、タイミング（２）
で、アドレスレジスタ２０４Ｌに相当するレジスタ３０
３に下位メモリアドレスを書き込み、タイミンク（３）
で、セレクトレジスタ３０１に「］」を書き込み、タイ
ミンク（４）で、アドレスレジスタ２０４Ｕに相当する
レジスタ３０４に上位メモリアドレスを書き込み、タイ
ミング（５）で、セレクトレジスタ３０１に「２」を書
き込み、タイミング（６）で、制御レジスタ２２０に相
当するレジスタ３０５の最下位ビットにアドレスセレク
ト信号（ＳＥＬ）として“］“を書き込み、タイミング
（７）で、セレクトレジスタ３０１に「３」を書き込み
、タイミング（８）で、メモリチップ２０３からデータ
をリードしてレジスタ３０６に書き込む。これにより、
アドレスレジスタ２０４ Ｌにアドレスの下位８ビツト
（ＲＡ７−０ ）かセットされ、アドレスレジスタ２０
４Ｕにアドレスの上位８ビツト（ＲＡ１５−８）かセッ
トされ、制御レジスタ２２０に“１“ （ＳＥＬ＝“１
“）かセットされる。
又、第５図（ｂ）に示すインダイレクトアクセスライト
動作では、タイミング（１）で、セレクトレジスタ３０
１にｒＯＪを書き込み、タイミング（２）で、アドレス
レジスタ２０４Ｌに相当するレジスタ３０３に下位メモ
リアドレスを書き込み、タイミング（３）で、セレクト
レジスタ３０１に「１」を書き込み、タイミング（４）
で、アドレスレジスタ２０４Ｕに相当するレジスタ３０
４に上位メモリアドレスを書き込み、タイミング（５）
で、セレクトレジスタ３０１に「２」を書き込み、タイ
ミング（６）で、制御レジスタ２２０に相当するレジス
タ３０５の最下位ビットにアドレスセレクト信号（Ｓ
Ｅ Ｌ）として“１′を書き込み、タイミング（７）で
、セレクトレジスタ３０１に「３」を書き込み、タイミ
ング（８）で、メモリチップ２０３にデータをライトす
る。
動作では、タイミング（１）で、セレクトレジスタ３０
１にｒＯＪを書き込み、タイミング（２）で、アドレス
レジスタ２０４Ｌに相当するレジスタ３０３に下位メモ
リアドレスを書き込み、タイミング（３）で、セレクト
レジスタ３０１に「１」を書き込み、タイミング（４）
で、アドレスレジスタ２０４Ｕに相当するレジスタ３０
４に上位メモリアドレスを書き込み、タイミング（５）
で、セレクトレジスタ３０１に「２」を書き込み、タイ
ミング（６）で、制御レジスタ２２０に相当するレジス
タ３０５の最下位ビットにアドレスセレクト信号（Ｓ
Ｅ Ｌ）として“１′を書き込み、タイミング（７）で
、セレクトレジスタ３０１に「３」を書き込み、タイミ
ング（８）で、メモリチップ２０３にデータをライトす
る。
ここで上記第１図乃至第５図を参照して本発明の一実施
例に於ける動作を説明する。
例に於ける動作を説明する。
本発明の目的は、同一のＩＣメモリカードに対して、通
常のメモリアクセスのようなダイレクトアクセスと、Ｉ
Ｃメモリカード内のアドレスレジスタにアクセスすべき
メモリアドレスを設定した後、メモリをアクセスするイ
ンダイレクトアクセス方式の２つのアクセス方式で任意
にカート内メモリをアクセスできる手段を提供すること
である。
常のメモリアクセスのようなダイレクトアクセスと、Ｉ
Ｃメモリカード内のアドレスレジスタにアクセスすべき
メモリアドレスを設定した後、メモリをアクセスするイ
ンダイレクトアクセス方式の２つのアクセス方式で任意
にカート内メモリをアクセスできる手段を提供すること
である。
これにより、パーソナルコンピュータ等の本体装置はＩ
Ｃメモリカードの使い方、求められる性能なとにより、
上記いずれかのアクセス方式を任意に選択できる。
Ｃメモリカードの使い方、求められる性能なとにより、
上記いずれかのアクセス方式を任意に選択できる。
先ず、ダイレクトアクセス方式の動作を第１図及び第４
図を参照して説明する。
図を参照して説明する。
ダイレクトアクセス方式で用いるインターフェイス信号
は、アドレス信号（Ａ１５−０）データ信号（Ｄ７−０
） 、メモリリード信号（ＭＥＭＲ） 、メモリライ
ト信号（−Ｍ Ｅ ＭＷ）、及びカードイネーブル信号
（−ＣＥ）である。
は、アドレス信号（Ａ１５−０）データ信号（Ｄ７−０
） 、メモリリード信号（ＭＥＭＲ） 、メモリライ
ト信号（−Ｍ Ｅ ＭＷ）、及びカードイネーブル信号
（−ＣＥ）である。
ここて、カードイネーブル信号（−ＣＥ）は、ＩＣメモ
リカートをアクセスする全てのタイミングで出力しなけ
ればならない。
リカートをアクセスする全てのタイミングで出力しなけ
ればならない。
ＩＣメモリカードのメモリをリードするときは、アドレ
ス信号（Ａｌ１−０）とメモリリート信号（−ＭＥＭＲ
）を出力すると、アドレス信号（Ａ１５−０）でホされ
るメモリアドレスの内容かメモリチップ２０３より読み
出され、その読み出されたデータがデータ信号（Ｄ７−
０ ）としてデータバス２１３上に出力され、本体装置
に取り込まれる。
ス信号（Ａｌ１−０）とメモリリート信号（−ＭＥＭＲ
）を出力すると、アドレス信号（Ａ１５−０）でホされ
るメモリアドレスの内容かメモリチップ２０３より読み
出され、その読み出されたデータがデータ信号（Ｄ７−
０ ）としてデータバス２１３上に出力され、本体装置
に取り込まれる。
この際のメモリアクセスタイミングを第４図（ａ）に示
している。
している。
ＩＣメモリカートのメモリにライトするときは、本体装
置より、アドレス信号（Ａ１５−０）、データ信号（Ｄ
７−０ ） 、及びメモリライト信号（−Ｍ Ｅ ＭＷ
）を出力すると、アドレス信号（Ａ１５−０）で示され
るメモリチップ２０３上のメモリアドレスにデータ信号
（Ｄ７−０ ）の内容が書き込まれる。この際のメモリ
アクセスタイミン、グを第４図（ｂ）に示している。
置より、アドレス信号（Ａ１５−０）、データ信号（Ｄ
７−０ ） 、及びメモリライト信号（−Ｍ Ｅ ＭＷ
）を出力すると、アドレス信号（Ａ１５−０）で示され
るメモリチップ２０３上のメモリアドレスにデータ信号
（Ｄ７−０ ）の内容が書き込まれる。この際のメモリ
アクセスタイミン、グを第４図（ｂ）に示している。
上記したダイレクトアクセスの際は、アドレスセレクト
信号（Ｓ Ｅ Ｌ）か“Ｏ“である必要かあるか、ＩＣ
メモリカードの電源を投入したとき、上述したようにア
ドレスセレクト信号（ＳＥＬ）が自動的に“０”にリセ
ットされるため、インダイレクトアクセス方式でアクセ
スしない場合はアドレスセレクト信号（Ｓ Ｅ Ｌ）の
状態を意識する必要かない。つまり、インダイレクトア
クセス方式は、オプションとしてＩＣメモリカードに搭
載される可能性かあり、この場合、インダイレクトアク
セス方式の存在を意識せずにダイレクトアクセスできる
ことか必要である。
信号（Ｓ Ｅ Ｌ）か“Ｏ“である必要かあるか、ＩＣ
メモリカードの電源を投入したとき、上述したようにア
ドレスセレクト信号（ＳＥＬ）が自動的に“０”にリセ
ットされるため、インダイレクトアクセス方式でアクセ
スしない場合はアドレスセレクト信号（Ｓ Ｅ Ｌ）の
状態を意識する必要かない。つまり、インダイレクトア
クセス方式は、オプションとしてＩＣメモリカードに搭
載される可能性かあり、この場合、インダイレクトアク
セス方式の存在を意識せずにダイレクトアクセスできる
ことか必要である。
次に、インダイレクトアクセス方式の動作を第１図、第
２図、及び第５図を参照して説明する。
２図、及び第５図を参照して説明する。
インダイレクトアクセス方式で用いるインクフェイス信
号は、アドレス信号（ＡＤ ） 、データ信号（Ｄ７−
０）、ＩＯリード信号（−ＩＯＲ）、Ｉ１０ライト信号
（−■ＯＷ）、及びカードイネーブル信号（−ＣＥ）で
ある。
号は、アドレス信号（ＡＤ ） 、データ信号（Ｄ７−
０）、ＩＯリード信号（−ＩＯＲ）、Ｉ１０ライト信号
（−■ＯＷ）、及びカードイネーブル信号（−ＣＥ）で
ある。
カードイネーブル信号（−ＣＥ）は上記したようにＩＣ
メモリカードをアクセスする全てのタイミングで出力し
なければならない。
メモリカードをアクセスする全てのタイミングで出力し
なければならない。
インダイレクトアクセスするときは、先ずアドレスレジ
スタ２０４ （２０４Ｌ、 ２０４Ｕ）にアクセスす
べきアドレスを設定しなければならない。下位アドレス
（ＲＡ７−０ ）を設定するには、先ず、セレクトレジ
スタ３０１に「０」を書き込む。これはアドレス信号（
ＡＯ）をＯ“ データ信号（Ｄ７−０ ）を「０」にし
て、Ｉ１０ライト信号（−Ｉ ＯＷ）を出力する。次に
、アドレスレジスタ２０４Ｌに相当するレジスタ３０３
にアクセスすべき下位アドレス（ＲＡ７−０ ）を書き
込む。これは、アドレス信号ＣＡＤ ）を“１°とし、
データ信号（Ｄ７−０ ）に下位アドレスを出力して、
Ｉ１０ライト信号（−Ｉ ＯＷ）を出力することにより
、レジスタ３０３（アドレスレジスタ２０４Ｌ）に下位
アドレスがセットされる。上位アドレス（ＲＡ１５−８
）も上記同様の手段でアドレスレジスタ２０４Ｕに書き
込む。この場合は、セレクトレジスタに「１」を書き込
むことで、上位アドレスを貯えるレジスタ３０４（アド
レスレジスタ２０４Ｕ）を選択することかできる。上記
の如くしてアドレスレジスタの設定が終了した後、イン
ダイレクトアドレスを選択するように、アドレスセレク
ト信号（ＳＥＬ）として“１°をセットする。これは上
記アドレスレジスタの設定と同様に、セレクトレジスタ
３０１に「２」を書き込み、アドレス信号（ＡＯ）を“
１′にして、アドレスセレクト信号（ＳＥＬ）を“１”
にセットするためにデータ信号（Ｄ７−０ ＞のビゾト
Ｏに“１″をセットし、Ｉ１０ライト信号（−１０Ｗ）
を出力する。メモリをリート／ライトするときは、セレ
クトレジスタ３０１に「３」をセットし、メモリリード
／ライトポート（レジスタ３０６）を選択する。この状
態でＩ１０リード信号（−ＩＯＲ）を出力すると、メモ
リチップ２０３からデータが読み出される。又、メモリ
チップ２０３に書き込むデータをデータバス２１３に出
力し、Ｉ１０ライト信号（−１０Ｗ）を出力するとメモ
リチップ２０３へのデータの書き込みが行なわれる。
スタ２０４ （２０４Ｌ、 ２０４Ｕ）にアクセスす
べきアドレスを設定しなければならない。下位アドレス
（ＲＡ７−０ ）を設定するには、先ず、セレクトレジ
スタ３０１に「０」を書き込む。これはアドレス信号（
ＡＯ）をＯ“ データ信号（Ｄ７−０ ）を「０」にし
て、Ｉ１０ライト信号（−Ｉ ＯＷ）を出力する。次に
、アドレスレジスタ２０４Ｌに相当するレジスタ３０３
にアクセスすべき下位アドレス（ＲＡ７−０ ）を書き
込む。これは、アドレス信号ＣＡＤ ）を“１°とし、
データ信号（Ｄ７−０ ）に下位アドレスを出力して、
Ｉ１０ライト信号（−Ｉ ＯＷ）を出力することにより
、レジスタ３０３（アドレスレジスタ２０４Ｌ）に下位
アドレスがセットされる。上位アドレス（ＲＡ１５−８
）も上記同様の手段でアドレスレジスタ２０４Ｕに書き
込む。この場合は、セレクトレジスタに「１」を書き込
むことで、上位アドレスを貯えるレジスタ３０４（アド
レスレジスタ２０４Ｕ）を選択することかできる。上記
の如くしてアドレスレジスタの設定が終了した後、イン
ダイレクトアドレスを選択するように、アドレスセレク
ト信号（ＳＥＬ）として“１°をセットする。これは上
記アドレスレジスタの設定と同様に、セレクトレジスタ
３０１に「２」を書き込み、アドレス信号（ＡＯ）を“
１′にして、アドレスセレクト信号（ＳＥＬ）を“１”
にセットするためにデータ信号（Ｄ７−０ ＞のビゾト
Ｏに“１″をセットし、Ｉ１０ライト信号（−１０Ｗ）
を出力する。メモリをリート／ライトするときは、セレ
クトレジスタ３０１に「３」をセットし、メモリリード
／ライトポート（レジスタ３０６）を選択する。この状
態でＩ１０リード信号（−ＩＯＲ）を出力すると、メモ
リチップ２０３からデータが読み出される。又、メモリ
チップ２０３に書き込むデータをデータバス２１３に出
力し、Ｉ１０ライト信号（−１０Ｗ）を出力するとメモ
リチップ２０３へのデータの書き込みが行なわれる。
この際のメモリリードアクセスタイミングを第５図（ａ
）に示し、メモリライトアクセスタイミングを同図（ｂ
）に示している。
）に示し、メモリライトアクセスタイミングを同図（ｂ
）に示している。
このように−枚のＩＣメモリカードに、ダイレクトアク
セス方式とインダイレクトアクセス方式のカートインタ
ーフェイス機能を併せ持つ構成としたことにより、同一
のＩＣメモリカードをその使用目的に応したアクセス方
式で使用できる。例えば電子スチルカメラに於いて、よ
り簡素なインターフェイスで実現できるインダイレクト
アクセス方式で撮影画像をＩＣメモリカート内に格納し
、パーソナルコンピュータ等で複雑な編集をする際は、
高速なダイレクトアクセス方式を用いる等、目的に応じ
たアクセス手段の使い分けか可能となる。
セス方式とインダイレクトアクセス方式のカートインタ
ーフェイス機能を併せ持つ構成としたことにより、同一
のＩＣメモリカードをその使用目的に応したアクセス方
式で使用できる。例えば電子スチルカメラに於いて、よ
り簡素なインターフェイスで実現できるインダイレクト
アクセス方式で撮影画像をＩＣメモリカート内に格納し
、パーソナルコンピュータ等で複雑な編集をする際は、
高速なダイレクトアクセス方式を用いる等、目的に応じ
たアクセス手段の使い分けか可能となる。
［発明の効果］
以上詳記したように本発明のＩＣメモリカードによれば
、ダイレクトアクセス方式とインダイレクトアクセス方
式のカードインターフェイス機能を併せ持つ構成とした
ことにより、−枚のＩＣメモリカードに対してそのアク
セス方式か特定されず、本体装置側に合わせた任意のア
クセス方式でデータをリード／ライトできることから、
ＩＣメモリカードのより広い用途への適用が可能となる
。
、ダイレクトアクセス方式とインダイレクトアクセス方
式のカードインターフェイス機能を併せ持つ構成とした
ことにより、−枚のＩＣメモリカードに対してそのアク
セス方式か特定されず、本体装置側に合わせた任意のア
クセス方式でデータをリード／ライトできることから、
ＩＣメモリカードのより広い用途への適用が可能となる
。
第１図は本発明の一実施例に於けるＩＣメモリカードの
構成を示すブロック図、第２図は上記実施例に於けるレ
ジスタの論理構造を示すブロック図、第３図は上記実施
例に於けるＩＣメモリカドの外観斜視図、第４図は上記
実施例に於けるダイレクトアクセスの動作タイミングを
示すタイムチャート、第５図は上記実施例に於けるイン
ダイレクトアクセスの動作タイミングを示すタイムチャ
ートである。 １・・・カード基体部、２・・・コネクタ、２０１・・
・インターフェイスコネクタ、２０２・・・制御回路、
２０３・・・メモリチップ、２０４ （２０４Ｌ、
２０４０）・・・アドレスレジスタ、２０５・・・アド
レスセレクタ、２０６・・・チップセレクト回路、２０
７・・・メモリリード信号（−ＭＥＭＲ） ２０ｇ・
・・メモリライト信号（−ＭＥＭＷ） 、２０９・・・
Ｉ１０リート信号（Ｉ ＯＲ） 、２１０・・・Ｉ１０
ライト信号（−１０Ｗ）、２１１・・・カードイネーブ
ル信号（−ＣＥ）２１２・・・アドレスバス、２１３・
・・データバス、２１４・・・アドレス信号（ＲＡ１５
−０ ） 、２１５・・・メモリアドレス（ＭＡ１５−
０ ） 、２１Ｂ・・・アドレスセレクト信号（Ｓ Ｅ
Ｌ） 、２１７・・・バッファ、２１８・・・リード
信号（−ＲＤ ） ２１９・・・ライト信号（−ＷＲ
） 、２２０・・・制御レジスタ、２２１・・・電源供
給ライン（Ｖ ｃｃライン） 、３０１・・・セレクト
レジスタ、３０２ （３０３〜３０６）・・・データ
レジスタ。 出願人代理人 弁理士 鈴江武彦 ＡＯ−０ ＡＯ−１ 第 図 第 図 第 図（ａ）ダイレクトアクセスリ ド動作 第
構成を示すブロック図、第２図は上記実施例に於けるレ
ジスタの論理構造を示すブロック図、第３図は上記実施
例に於けるＩＣメモリカドの外観斜視図、第４図は上記
実施例に於けるダイレクトアクセスの動作タイミングを
示すタイムチャート、第５図は上記実施例に於けるイン
ダイレクトアクセスの動作タイミングを示すタイムチャ
ートである。 １・・・カード基体部、２・・・コネクタ、２０１・・
・インターフェイスコネクタ、２０２・・・制御回路、
２０３・・・メモリチップ、２０４ （２０４Ｌ、
２０４０）・・・アドレスレジスタ、２０５・・・アド
レスセレクタ、２０６・・・チップセレクト回路、２０
７・・・メモリリード信号（−ＭＥＭＲ） ２０ｇ・
・・メモリライト信号（−ＭＥＭＷ） 、２０９・・・
Ｉ１０リート信号（Ｉ ＯＲ） 、２１０・・・Ｉ１０
ライト信号（−１０Ｗ）、２１１・・・カードイネーブ
ル信号（−ＣＥ）２１２・・・アドレスバス、２１３・
・・データバス、２１４・・・アドレス信号（ＲＡ１５
−０ ） 、２１５・・・メモリアドレス（ＭＡ１５−
０ ） 、２１Ｂ・・・アドレスセレクト信号（Ｓ Ｅ
Ｌ） 、２１７・・・バッファ、２１８・・・リード
信号（−ＲＤ ） ２１９・・・ライト信号（−ＷＲ
） 、２２０・・・制御レジスタ、２２１・・・電源供
給ライン（Ｖ ｃｃライン） 、３０１・・・セレクト
レジスタ、３０２ （３０３〜３０６）・・・データ
レジスタ。 出願人代理人 弁理士 鈴江武彦 ＡＯ−０ ＡＯ−１ 第 図 第 図 第 図（ａ）ダイレクトアクセスリ ド動作 第
Claims (4)
- （１）．直接アクセス方式と間接アクセス方式に共通の
外部接続インターフェイスをもつＩＣメモリカード。 - （２）．半導体メモリを内蔵するＩＣメモリカードに於
いて、外部とのインターフェイス信号線に、アドレス信
号、データ信号、及び直接アクセス用と間接アクセス用
の２種類のリード及びライト信号の各信号線を有し、上
記ＩＣメモリカード内に上記半導体メモリを間接アクセ
スするためのアドレスレジスタを有して、上記アドレス
信号で示されるアドレスを上記直接アクセス用のリード
及びライト信号を用いてアクセスするメモリアクセス手
段と、上記アドレスレジスタで示されるメモリアドレス
を上記間接アクセス用のリード及びライト信号を用いて
アクセスするメモリアクセス手段とを合せ持つことを特
徴とするＩＣメモリカード。 - （３）．外部から与えられる直接アクセスのためのアド
レス信号、又は内部のアドレスレジスタに貯えられた間
接アクセスのためのアドレス信号のいずれか一方を選択
し上記メモリに供給するアドレス切り替え手段を有して
なる請求項（２）記載のＩＣメモリカード。 - （４）．カードに電源が供給されたとき、アドレス切り
替え手段を直接アクセスのためのアドレス信号を出力す
る初期状態に設定する請求項（３）記載のＩＣメモリカ
ード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156902A JP2854680B2 (ja) | 1990-06-15 | 1990-06-15 | Ｉｃメモリカード |
| EP91109602A EP0461623A1 (en) | 1990-06-15 | 1991-06-12 | IC memory card having direct and indirect access card interface functions |
| US07/715,773 US5260555A (en) | 1990-06-15 | 1991-06-14 | IC memory card having direct and indirect access card interface functions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2156902A JP2854680B2 (ja) | 1990-06-15 | 1990-06-15 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452891A true JPH0452891A (ja) | 1992-02-20 |
| JP2854680B2 JP2854680B2 (ja) | 1999-02-03 |
Family
ID=15637898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2156902A Expired - Lifetime JP2854680B2 (ja) | 1990-06-15 | 1990-06-15 | Ｉｃメモリカード |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5260555A (ja) |
| EP (1) | EP0461623A1 (ja) |
| JP (1) | JP2854680B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577873B2 (en) | 2006-07-11 | 2009-08-18 | Fujitsu Limited | Transmission apparatus |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2837970B2 (ja) * | 1991-04-12 | 1998-12-16 | 三菱電機株式会社 | Ｉｃカード |
| US5369700A (en) * | 1991-07-16 | 1994-11-29 | Japan Business Systems, Inc. | Multi-function telephone apparatus and control method |
| US5539787A (en) * | 1992-07-06 | 1996-07-23 | Sharp Kabushiki Kaisha | Converter for connecting modem equipment of dissimilar interface protocol |
| FR2693575B1 (fr) * | 1992-07-09 | 1994-08-19 | Gemplus Card Int | Carte à mémoire de masse avec fonction entrée/sortie. |
| GB2269247A (en) * | 1992-07-28 | 1994-02-02 | Rhythm Watch Co | Interfacing an IC memory card to a central processing unit of a computer |
| JPH0778766B2 (ja) * | 1992-09-25 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置 |
| US5519843A (en) * | 1993-03-15 | 1996-05-21 | M-Systems | Flash memory system providing both BIOS and user storage capability |
| JP2849301B2 (ja) * | 1993-03-25 | 1999-01-20 | 株式会社日立製作所 | 撮像装置 |
| US6677989B1 (en) * | 1993-03-25 | 2004-01-13 | Hitachi, Ltd. | Imaging and recording apparatus |
| US5836775A (en) * | 1993-05-13 | 1998-11-17 | Berg Tehnology, Inc. | Connector apparatus |
| GB9315753D0 (en) * | 1993-07-30 | 1993-09-15 | Communicate Ltd | Digital communication unit monitoring |
| KR0168896B1 (ko) * | 1993-09-20 | 1999-02-01 | 세키자와 다다시 | 패리티에 의해 에러를 수정할 수 있는 반도체 메모리장치 |
| US5491774A (en) * | 1994-04-19 | 1996-02-13 | Comp General Corporation | Handheld record and playback device with flash memory |
| US5925109A (en) * | 1996-04-10 | 1999-07-20 | National Instruments Corporation | System for I/O management where I/O operations are determined to be direct or indirect based on hardware coupling manners and/or program privilege modes |
| US5761732A (en) * | 1996-06-28 | 1998-06-02 | Intel Corporation | Interleaving for memory cards |
| DE19632197A1 (de) * | 1996-08-09 | 1998-02-12 | Bosch Gmbh Robert | Verfahren zur Programmierung eines elektrischen Gerätes, Chipkarte und Gerät |
| JPH1055435A (ja) * | 1996-08-13 | 1998-02-24 | Nikon Corp | 情報処理装置 |
| JP3104646B2 (ja) * | 1997-06-04 | 2000-10-30 | ソニー株式会社 | 外部記憶装置 |
| FR2774196B1 (fr) * | 1998-01-27 | 2000-03-17 | Gemplus Card Int | Carte a memoire asynchrone |
| US6293465B1 (en) * | 1998-02-27 | 2001-09-25 | Intel Corporation | CMOS imaging device with integrated identification circuitry |
| US6381190B1 (en) * | 1999-05-13 | 2002-04-30 | Nec Corporation | Semiconductor memory device in which use of cache can be selected |
| JP4054941B2 (ja) * | 2000-08-10 | 2008-03-05 | セイコーエプソン株式会社 | 印刷イメージ表示装置、印刷イメージ表示方法および印刷イメージ表示処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US7427027B2 (en) * | 2004-07-28 | 2008-09-23 | Sandisk Corporation | Optimized non-volatile storage systems |
| US7380075B2 (en) * | 2005-11-22 | 2008-05-27 | Seiko Epson Corporation | System and method for supporting variable-width memory accesses |
| US8184110B2 (en) | 2007-11-05 | 2012-05-22 | Seiko Epson Corporation | Method and apparatus for indirect interface with enhanced programmable direct port |
| US20130151755A1 (en) | 2011-12-12 | 2013-06-13 | Reuven Elhamias | Non-Volatile Storage Systems with Go To Sleep Adaption |
| US9411721B2 (en) | 2013-11-15 | 2016-08-09 | Sandisk Technologies Llc | Detecting access sequences for data compression on non-volatile memory devices |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383845A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | メモリカ−ド |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4650975A (en) * | 1984-08-30 | 1987-03-17 | Casio Computer Co., Ltd. | IC card and an identification system thereof |
| JPS61217879A (ja) * | 1985-03-25 | 1986-09-27 | Matsushita Electric Works Ltd | 画像照合システム |
| DE3682476D1 (de) * | 1985-10-07 | 1991-12-19 | Toshiba Kawasaki Kk | Tragbares elektronisches geraet. |
| JPS62177695A (ja) * | 1986-01-31 | 1987-08-04 | Toshiba Corp | メモリカ−ド |
| US4754487A (en) * | 1986-05-27 | 1988-06-28 | Image Recall Systems, Inc. | Picture storage and retrieval system for various limited storage mediums |
| JPS63253493A (ja) * | 1987-04-09 | 1988-10-20 | Mitsubishi Electric Corp | 情報記録システム |
| DE68915186T2 (de) * | 1988-03-09 | 1994-08-25 | Toshiba Kawasaki Kk | Tragbarer elektronischer Apparat. |
-
1990
- 1990-06-15 JP JP2156902A patent/JP2854680B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-12 EP EP91109602A patent/EP0461623A1/en not_active Withdrawn
- 1991-06-14 US US07/715,773 patent/US5260555A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6383845A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | メモリカ−ド |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7577873B2 (en) | 2006-07-11 | 2009-08-18 | Fujitsu Limited | Transmission apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5260555A (en) | 1993-11-09 |
| EP0461623A1 (en) | 1991-12-18 |
| JP2854680B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452891A (ja) | Ｉｃメモリカード | |
| US7730268B2 (en) | Multiprocessor system having an input/output (I/O) bridge circuit for transferring data between volatile and non-volatile memory | |
| KR100353348B1 (ko) | 마이크로프로세서 | |
| US6795327B2 (en) | Semiconductor storage method and device supporting multi-interface | |
| US5761732A (en) | Interleaving for memory cards | |
| KR100847968B1 (ko) | 컴퓨팅 시스템, 전자 통신 디바이스, 컴퓨팅 시스템 운영 방법 및 정보 처리 방법 | |
| US20070083689A1 (en) | USB system having card-type USB interface connector | |
| EP1649378A2 (en) | Sdram memory device with an embedded nand flash controller | |
| WO1998048356A1 (en) | A single chip microcontroller having down-loadable memory organization supporting 'shadow' personality, optimized for bi-directional data transfers over a communication channel | |
| CA2505165A1 (en) | Reconfiguration of the programmable logic of an integrated circuit | |
| US7243254B1 (en) | Low power memory controller that is adaptable to either double data rate DRAM or single data rate synchronous DRAM circuits | |
| JPH0845265A (ja) | メモリ装置用インターフェース及び方法 | |
| JP2635547B2 (ja) | メモリカード及びメモリカードの書込保護及び書込保護状態送出方法 | |
| US20080065789A1 (en) | Multi-purpose IO system | |
| JP2618864B2 (ja) | メモリカード | |
| JP2004192051A (ja) | 共用端子制御装置 | |
| JPH0525154B2 (ja) | ||
| CN111625744B (zh) | 多媒体串流及网络装置 | |
| JPH05258122A (ja) | Ｉｃメモリカード | |
| KR0150140B1 (ko) | 72핀 심 소켓에 30핀 심도 사용 가능한 연결장치 | |
| JPH04319595A (ja) | メモリ・カートリッジ | |
| JPH02252188A (ja) | メモリカードのデータ入出力方法 | |
| JP2002197052A (ja) | バスモード切替え可能な通信装置 | |
| JPH11149333A (ja) | データバス切り替え回路を備えた活線接続可能な電子機器 | |
| JPH06231318A (ja) | メモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071120 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091120 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101120 Year of fee payment: 12 |