JPH0451594A - 印刷配線基板の表面処理方法 - Google Patents
印刷配線基板の表面処理方法Info
- Publication number
- JPH0451594A JPH0451594A JP16032790A JP16032790A JPH0451594A JP H0451594 A JPH0451594 A JP H0451594A JP 16032790 A JP16032790 A JP 16032790A JP 16032790 A JP16032790 A JP 16032790A JP H0451594 A JPH0451594 A JP H0451594A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- printed wiring
- wiring board
- surface treatment
- pattern area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004381 surface treatment Methods 0.000 title claims abstract description 19
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 239000003973 paint Substances 0.000 claims abstract description 6
- 238000007650 screen-printing Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
印刷配線基板の表面処理方法に関し、
低コストの印刷配線基板の表面処理方法を提供すること
を目的とし、 パッド及びスルホールを除(印刷配線基板の全表面に、
ソルダレジストをスクリーン印刷した後に、着色塗料を
混入したソルダレジストをスクリーン印刷することで、
該印刷配線基板の一般パターンエリアに部品位置標示及
び部品記号をマーキングするとともに、スルホールを除
く電源パターンエリアの表面に、第2層のソルダレジス
ト膜を形成する構成とする。
を目的とし、 パッド及びスルホールを除(印刷配線基板の全表面に、
ソルダレジストをスクリーン印刷した後に、着色塗料を
混入したソルダレジストをスクリーン印刷することで、
該印刷配線基板の一般パターンエリアに部品位置標示及
び部品記号をマーキングするとともに、スルホールを除
く電源パターンエリアの表面に、第2層のソルダレジス
ト膜を形成する構成とする。
本発明は、印刷配線基板の表面処理方法に関する。
第3図に図示したように印刷配線基板1は、その表面を
一般パターンエリアFと電源パターンエリアEに区画し
、一般パターンエリアFには主として、回路部品を表面
実装するためのパッド5と、回路部品のリードを挿着す
るためのスルホール6、導体層間を接続する他のスルホ
ール7、これらのパッドとスルホールを接続する信号パ
ターン2、及びアースパターンを印刷形成し、電源パタ
ーンエリア已に主として、電源パターン3とスルホール
7とを印刷形成することが広〈実施されている。
一般パターンエリアFと電源パターンエリアEに区画し
、一般パターンエリアFには主として、回路部品を表面
実装するためのパッド5と、回路部品のリードを挿着す
るためのスルホール6、導体層間を接続する他のスルホ
ール7、これらのパッドとスルホールを接続する信号パ
ターン2、及びアースパターンを印刷形成し、電源パタ
ーンエリア已に主として、電源パターン3とスルホール
7とを印刷形成することが広〈実施されている。
そして、回路部品を半田付は実装する前に、表面にソル
ダレジストを塗布するという表面処理と、実装する部品
位置標示1部品記号等をマーキングするという表面処理
とを実施している。
ダレジストを塗布するという表面処理と、実装する部品
位置標示1部品記号等をマーキングするという表面処理
とを実施している。
ソルダレジストを塗布してソルダレジスト膜で印刷配線
基板の表面を覆うことにより、信号パターン、アースパ
ターン、電源パターン等の導体パターン間の絶縁抵抗の
低下が阻止され、また電蝕による導体パターンの断線が
阻止される。
基板の表面を覆うことにより、信号パターン、アースパ
ターン、電源パターン等の導体パターン間の絶縁抵抗の
低下が阻止され、また電蝕による導体パターンの断線が
阻止される。
また、ソルダレジストを塗布すると、部品を半田付は実
装する際に、溶融半田が導体パターンの表面に付着しな
いようになる。よって、隣接した導体パターン間が半田
を介して橋絡するのが防止される。
装する際に、溶融半田が導体パターンの表面に付着しな
いようになる。よって、隣接した導体パターン間が半田
を介して橋絡するのが防止される。
一方、部品位置標示2部品記号等をマーキングすること
で、所定の回路部品を所定の位置に誤りなく実装するこ
とができるようになる。
で、所定の回路部品を所定の位置に誤りなく実装するこ
とができるようになる。
〔従来の技術]
従来の印刷配線基板の表面処理は、シルクスクリーンを
使用して、パッド及びスルホールを除く印刷配線基板の
全表面に、ソルダレジストをスクリーン印刷して塗布し
乾燥して、第1層のソルダレジスト膜を形成している。
使用して、パッド及びスルホールを除く印刷配線基板の
全表面に、ソルダレジストをスクリーン印刷して塗布し
乾燥して、第1層のソルダレジスト膜を形成している。
そしてさらに、同じシルクスクリーンを使用して、ソル
ダレジストをスクリーン印刷して塗布し乾燥して、第1
層のソルダレジスト膜の上に第2層のソルダレジスト膜
を形成している。
ダレジストをスクリーン印刷して塗布し乾燥して、第1
層のソルダレジスト膜の上に第2層のソルダレジスト膜
を形成している。
その後、他のシルクスクリーンを使用して、第4図に図
示したように、一般パターンエリア内に設けたパッド部
分(或いはスルホール部分)に、着色塗料(例えば白色
塗料)をスクリーン印刷して、部品位置標示10と部品
記号11とをマーキングしている。
示したように、一般パターンエリア内に設けたパッド部
分(或いはスルホール部分)に、着色塗料(例えば白色
塗料)をスクリーン印刷して、部品位置標示10と部品
記号11とをマーキングしている。
従来は上述のように、ソルダレジスト膜を2層とするこ
とで、高電圧(例えば48V)が付与される電源パター
ン間の絶縁の信顧度を特に高めている。
とで、高電圧(例えば48V)が付与される電源パター
ン間の絶縁の信顧度を特に高めている。
ところで上記従来の印刷配線基板の表面処理方法は、ソ
ルダレジストを二度塗りし、その後マーキング作業を実
施している。
ルダレジストを二度塗りし、その後マーキング作業を実
施している。
したがって表面処理工程数が増加してコスト高になると
いう問題点があった。
いう問題点があった。
本発明はこのような点に鑑みて創作されたもので、低コ
ストの印刷配線基板の表面処理方法を提供することを目
的としている。
ストの印刷配線基板の表面処理方法を提供することを目
的としている。
上記の目的を達成するために本発明は、第1図に図示し
たように、パッド5及びスルホール6゜7を除く印刷配
線基板1の全表面に、ソルダレジストをスクリーン印刷
した後に、着色塗料を混入したソルダレジストをスクリ
ーン印刷することで、印刷配線基板1の一般パターンエ
リアFに部品位置標示10及び部品記号11をマーキン
グするとともに、スルホール7(丸点線で示すスルーホ
ール部分7A)を除く電源パターンエリアEの表面に、
第2層のソルダレジスト膜を形成するという構成とする
。
たように、パッド5及びスルホール6゜7を除く印刷配
線基板1の全表面に、ソルダレジストをスクリーン印刷
した後に、着色塗料を混入したソルダレジストをスクリ
ーン印刷することで、印刷配線基板1の一般パターンエ
リアFに部品位置標示10及び部品記号11をマーキン
グするとともに、スルホール7(丸点線で示すスルーホ
ール部分7A)を除く電源パターンエリアEの表面に、
第2層のソルダレジスト膜を形成するという構成とする
。
本発明方法は、マーキング作業と第2層のソルダレジス
ト膜形成とを同一工程で実施する方法であるので、表面
処理工程数が2工程で済み、表面処理費用が安い。
ト膜形成とを同一工程で実施する方法であるので、表面
処理工程数が2工程で済み、表面処理費用が安い。
また、電源パターンエリアは、2fiのソルダレジスト
膜で覆われているので、電源パターン間の絶縁の信顧度
が高い。
膜で覆われているので、電源パターン間の絶縁の信顧度
が高い。
さらにまた、部品位置標示及び部品記号が、殆ど無色に
近い第1層のソルダレジスト膜上に着色印刷されている
ので、部品位置標示及び部品記号が鮮明である。
近い第1層のソルダレジスト膜上に着色印刷されている
ので、部品位置標示及び部品記号が鮮明である。
以下図を参照しながら、本発明を具体的に説明する。な
お、企図を通じて同一符号は同一対象物を示す。
お、企図を通じて同一符号は同一対象物を示す。
第2図は本発明の実施例の図で、(a)は第1層のソル
ダレジスト膜を形成した印刷配線基板の平面図、(b)
は、表面処理後の印刷配線基板の平面図である。
ダレジスト膜を形成した印刷配線基板の平面図、(b)
は、表面処理後の印刷配線基板の平面図である。
第2図(a)に示したように、印刷配線基板1は、その
表面を一般パターンエリアFと斜線で表示した電源パタ
ーンエリアEに区画し、一般パターンエリアFには主と
して、回路部品を表面実装するためのパッド5と、回路
部品のリードを挿着するためのスルホール6、導体層間
を接続する他のスルホール7、これらのパッド、スルホ
ール間を接続する信号パターン2、及びアースパターン
を印刷形成し、電源パターンエリアEに主として、電源
パターン3と導体層間を接続するスルホール7とを印刷
形成しである。
表面を一般パターンエリアFと斜線で表示した電源パタ
ーンエリアEに区画し、一般パターンエリアFには主と
して、回路部品を表面実装するためのパッド5と、回路
部品のリードを挿着するためのスルホール6、導体層間
を接続する他のスルホール7、これらのパッド、スルホ
ール間を接続する信号パターン2、及びアースパターン
を印刷形成し、電源パターンエリアEに主として、電源
パターン3と導体層間を接続するスルホール7とを印刷
形成しである。
そして、パッド5及びスルホール6.7を1<印刷配線
基板1の全表面に殆ど無色(淡い緑色)のソルダレジス
トをスクリーン印刷しである。
基板1の全表面に殆ど無色(淡い緑色)のソルダレジス
トをスクリーン印刷しである。
そして、第2図(ハ)に図示したように、白色塗料を混
入したソルダレジストをスクリーン印刷することで、印
刷配線基板1の一般パターンエリアFに部品位置標示1
0及び部品記号11をマーキングするとともに、スルホ
ール7を除く電源パターンエリアEの表面に、第2層の
ソルダレジスト膜を形成している。
入したソルダレジストをスクリーン印刷することで、印
刷配線基板1の一般パターンエリアFに部品位置標示1
0及び部品記号11をマーキングするとともに、スルホ
ール7を除く電源パターンエリアEの表面に、第2層の
ソルダレジスト膜を形成している。
なお、第2図ら)では、部品位置標示1o2部品記号1
1及び第2層のソルダレジスト膜15は黒く示し、電源
パターンエリアEのスルホール部分7Aは白く示しであ
る。
1及び第2層のソルダレジスト膜15は黒く示し、電源
パターンエリアEのスルホール部分7Aは白く示しであ
る。
本発明方法によれば、印刷配線基板の表面処理工程が上
述のように第1層のソルダレジスト膜形成工程と、マー
キング・第2層のソルダレジスト膜形成工程との2工程
であるので、表面処理費用が低コストである。
述のように第1層のソルダレジスト膜形成工程と、マー
キング・第2層のソルダレジスト膜形成工程との2工程
であるので、表面処理費用が低コストである。
そして、電源パターンエリアが2層のソルダレジスト膜
で覆われているので、電源パターン間の絶縁性が高い。
で覆われているので、電源パターン間の絶縁性が高い。
また、部品位置標示及び部品記号が、殆ど無色に近い淡
い緑色の第1層のソルダレジスト膜上に白色で印刷され
ているので、部品位置標示及び部品記号が鮮明である。
い緑色の第1層のソルダレジスト膜上に白色で印刷され
ているので、部品位置標示及び部品記号が鮮明である。
したがって、所定の回路部品を間違えることなく所定の
位置に実装することができる。
位置に実装することができる。
以上説明したように本発明方法は、マーキング作業と第
2層のソルダレジスト膜形成とを同一工程で実施すると
いう印刷配線基板の表面処理方法であって、表面処理工
程数が少なくて、表面処理費用が安い。
2層のソルダレジスト膜形成とを同一工程で実施すると
いう印刷配線基板の表面処理方法であって、表面処理工
程数が少なくて、表面処理費用が安い。
また、電源パターンエリアを2層のソルダレジスト膜で
覆っているので、電源パターン間の絶縁の信較度が高い
。
覆っているので、電源パターン間の絶縁の信較度が高い
。
さらにまた、部品位置標示及び部品記号が、殆ど無色に
近い第1層のソルダレジスト膜上に着色印刷されている
ので、部品位置標示及び部品記号が鮮明であなる等とい
う実用上で優れた効果を奏する。
近い第1層のソルダレジスト膜上に着色印刷されている
ので、部品位置標示及び部品記号が鮮明であなる等とい
う実用上で優れた効果を奏する。
【図面の簡単な説明】
第1図は本発明の原理を示す図、
第2図は本発明の実施例の図で、
(a)は第1層のソルダレジスト膜を形成した印刷配線
基板の平面図、 (b)は表面処理後の印刷配線基板の平面図、第3図は
印刷配線基板の平面図、 第4図は要所の詳細図である。 図において、 1は印刷配線基板、 2は信号パターン、3は電源パタ
ーン、 5はパッド、 6.7はスルーホール、 7Aはスルーホール部分、 10は部品位置標示、 11は部品記号、 15は第2層のソルダレジスト膜、 Eは電源パターンエリア、 Fは一般パターンエリアをそれぞれ示す。 木光明の涼埋Σ示す図 第 1 図 1E賜11!3厖1坂 6スルーホー形 7スフレーホー〕し 7Aスルーホール F一般ノマターンエリア E電源パターンエリア 本余明の笑施例の図
基板の平面図、 (b)は表面処理後の印刷配線基板の平面図、第3図は
印刷配線基板の平面図、 第4図は要所の詳細図である。 図において、 1は印刷配線基板、 2は信号パターン、3は電源パタ
ーン、 5はパッド、 6.7はスルーホール、 7Aはスルーホール部分、 10は部品位置標示、 11は部品記号、 15は第2層のソルダレジスト膜、 Eは電源パターンエリア、 Fは一般パターンエリアをそれぞれ示す。 木光明の涼埋Σ示す図 第 1 図 1E賜11!3厖1坂 6スルーホー形 7スフレーホー〕し 7Aスルーホール F一般ノマターンエリア E電源パターンエリア 本余明の笑施例の図
Claims (1)
- 【特許請求の範囲】 パッド(5)及びスルホール(6,7)を除く印刷配線
基板(1)の全表面に、ソルダレジストをスクリーン印
刷した後に、 着色塗料を混入したソルダレジストをスクリーン印刷す
ることで、該印刷配線基板(1)の一般パターンエリア
(F)に部品位置標示(10)及び部品記号(11)を
マーキングするとともに、スルホール(7)を除く電源
パターンエリア(E)の表面に、第2層のソルダレジス
ト膜を形成することを特徴とする印刷配線基板の表面処
理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16032790A JP2781062B2 (ja) | 1990-06-19 | 1990-06-19 | 印刷配線基板の表面処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16032790A JP2781062B2 (ja) | 1990-06-19 | 1990-06-19 | 印刷配線基板の表面処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0451594A true JPH0451594A (ja) | 1992-02-20 |
JP2781062B2 JP2781062B2 (ja) | 1998-07-30 |
Family
ID=15712569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16032790A Expired - Fee Related JP2781062B2 (ja) | 1990-06-19 | 1990-06-19 | 印刷配線基板の表面処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2781062B2 (ja) |
-
1990
- 1990-06-19 JP JP16032790A patent/JP2781062B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2781062B2 (ja) | 1998-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0423485A (ja) | プリント配線板とその製造法 | |
JPH0451594A (ja) | 印刷配線基板の表面処理方法 | |
JPH03196691A (ja) | プリント配線板の絶縁層の形成方法 | |
JPH0745980Y2 (ja) | 回路基板 | |
JPH02262390A (ja) | プリント配線板 | |
JPH0434549A (ja) | スクリーン印刷マスク | |
JP3905355B2 (ja) | チップ部品の実装方法 | |
JPH0514541Y2 (ja) | ||
KR900004079Y1 (ko) | 프린트 배선 기판 | |
JPH0621270Y2 (ja) | プリント配線板 | |
JPH04336489A (ja) | プリント基板 | |
JPH04152692A (ja) | プリント配線板の製造方法 | |
JP3708571B2 (ja) | 印刷抵抗回路基板及びその製造方法 | |
JPH0758427A (ja) | 印刷配線基板 | |
JPH0456190A (ja) | 表面実装プリント配線板の製造方法 | |
JPH04125475U (ja) | プリント基板 | |
JPS5849657Y2 (ja) | 印刷配線板 | |
JPH02276289A (ja) | 厚膜回路の製造方法 | |
JPH0389589A (ja) | プリント配線板 | |
JPH07122843A (ja) | プリント配線基板 | |
JPH03256301A (ja) | 角形チップ抵抗器 | |
JPH02137292A (ja) | プリント配線板の製造方法 | |
JPH07307534A (ja) | プリント配線板 | |
JP2002043735A (ja) | 印刷回路基板 | |
JPH0325966A (ja) | 圧膜回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |