JPH0451530A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0451530A JPH0451530A JP15970190A JP15970190A JPH0451530A JP H0451530 A JPH0451530 A JP H0451530A JP 15970190 A JP15970190 A JP 15970190A JP 15970190 A JP15970190 A JP 15970190A JP H0451530 A JPH0451530 A JP H0451530A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- point metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000002844 melting Methods 0.000 claims abstract description 37
- 230000008018 melting Effects 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000992 sputter etching Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 150000002736 metal compounds Chemical class 0.000 claims description 13
- 239000002131 composite material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 Tiw and Tin Chemical class 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- QXYJCZRRLLQGCR-UHFFFAOYSA-N molybdenum(IV) oxide Inorganic materials O=[Mo]=O QXYJCZRRLLQGCR-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造技術に関し、例え
ばＧａＡｓ （ガリウム・ヒ素）ＩＣの如きＡｕ配線を
有する半導体集積回路装置の配線加工に適用して有効な
技術に関するものである。
ばＧａＡｓ （ガリウム・ヒ素）ＩＣの如きＡｕ配線を
有する半導体集積回路装置の配線加工に適用して有効な
技術に関するものである。
ＧａＡｓ１Ｃは、配線の材料にＡｕを用いている。Ａｕ
配線を形成するには、まず半導体基板の絶縁膜上にＭＯ
ｌＷあるいはＴｉなどの高融点金属膜を堆積し、続いて
Ａｕ膜および高融点金属膜を順次堆積して三層の複合金
属膜を形成した後、上記複合金属膜をホトレジストマス
クを用いたスパッタエツチングにより加工する。Ａｕ配
線をＡＵの上下に高融点金属を積層した複合金属膜構造
とするのは、Ａｕと゛酸化珪素との密着性が乏しいため
、配線の上層および下層の絶縁膜を構成する酸化珪素と
の界面を酸化珪素との密着性が良好な材料で構成する必
要があるからである。
配線を形成するには、まず半導体基板の絶縁膜上にＭＯ
ｌＷあるいはＴｉなどの高融点金属膜を堆積し、続いて
Ａｕ膜および高融点金属膜を順次堆積して三層の複合金
属膜を形成した後、上記複合金属膜をホトレジストマス
クを用いたスパッタエツチングにより加工する。Ａｕ配
線をＡＵの上下に高融点金属を積層した複合金属膜構造
とするのは、Ａｕと゛酸化珪素との密着性が乏しいため
、配線の上層および下層の絶縁膜を構成する酸化珪素と
の界面を酸化珪素との密着性が良好な材料で構成する必
要があるからである。
ところが、上記高融点金属、Ａｕ右よび高融点金属の三
層で構成された複合金属膜をホトレジストマスクを用い
たスパッタエツチングにより加工すると、スパッタエツ
チングされたＡｕの一部がホトレジストマスクの側壁に
再付着する。そしてこれがホトレジストマスクを除去し
た後も配線上に突起物として残り、配線間の短絡を引き
起こす原因になることが本発明者によって見出された。
層で構成された複合金属膜をホトレジストマスクを用い
たスパッタエツチングにより加工すると、スパッタエツ
チングされたＡｕの一部がホトレジストマスクの側壁に
再付着する。そしてこれがホトレジストマスクを除去し
た後も配線上に突起物として残り、配線間の短絡を引き
起こす原因になることが本発明者によって見出された。
本発明は、上記した問題点に着目してなされたものであ
り、その目的はＡｕ配線の加工歩留りを向上させること
のできる技術を提供することにある。
り、その目的はＡｕ配線の加工歩留りを向上させること
のできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本発明は、高融点金属膜、Ａｕ膜および高融点金属膜（
または高融点金属化合物膜）の三層からなる複合金属膜
を半導体基板の絶縁膜上に堆積し、その上層にホトレジ
ストマスクを形成した後、まず上層の高融点金属膜（ま
たは高融点金属化合物膜）を等方性エツチングにより加
工し、続いてＡｕ膜および下層の高融点金属膜（または
高融点金属化合物膜）をスパッタエツチングにより加工
することによって、Ａｕ配線を形成する方法である。
または高融点金属化合物膜）の三層からなる複合金属膜
を半導体基板の絶縁膜上に堆積し、その上層にホトレジ
ストマスクを形成した後、まず上層の高融点金属膜（ま
たは高融点金属化合物膜）を等方性エツチングにより加
工し、続いてＡｕ膜および下層の高融点金属膜（または
高融点金属化合物膜）をスパッタエツチングにより加工
することによって、Ａｕ配線を形成する方法である。
上記した手段によれば、上層の高融点金属膜（または高
融点金属化合物膜）を等方性エツチングで加工すること
により、その後Ａｕ膜をスパッタエツチングした際にホ
トレジストマスクの側Ｗに付着したＡｕと上層の高融点
金属（または高融点金属化合物）とが非接触となる。従
って、配線形成後にホトレジストマスクを除去する際、
その側壁に付着したＡｕは配線上に残ることなく除去さ
れる。
融点金属化合物膜）を等方性エツチングで加工すること
により、その後Ａｕ膜をスパッタエツチングした際にホ
トレジストマスクの側Ｗに付着したＡｕと上層の高融点
金属（または高融点金属化合物）とが非接触となる。従
って、配線形成後にホトレジストマスクを除去する際、
その側壁に付着したＡｕは配線上に残ることなく除去さ
れる。
以下、実施例により本発明の配線加工方法を具体的に説
明する。
明する。
第１図は、配線形成工程前の半絶縁性ＧａＡｓ基板１の
断面図を示しており、その主面には、絶縁膜２が形成さ
れている。上記絶縁膜２は、ＣＶＤ法により堆積した酸
化珪素膜からなる。
断面図を示しており、その主面には、絶縁膜２が形成さ
れている。上記絶縁膜２は、ＣＶＤ法により堆積した酸
化珪素膜からなる。
まず、第２図に示すように、上記絶縁膜２上にＭＯＯ２
０Ａｕ膜４およびＭｏ膜５をスパッタリング法を用いて
順次堆積し、続いてＭＯ膜５上に被着したホトレジスト
膜をバターニングして配線形成用のホトレジストマスク
６を形成する。
０Ａｕ膜４およびＭｏ膜５をスパッタリング法を用いて
順次堆積し、続いてＭＯ膜５上に被着したホトレジスト
膜をバターニングして配線形成用のホトレジストマスク
６を形成する。
次に、上記ＭＯ膜３、Ａｕ膜４およびＭＯ膜５からなる
複合金属膜のうち、まず上層のＭｏ膜５をＣＦ ａ と
Ｏ３との混合ガスのプラズマでエツチングする。上記混
合ガスを用いたプラズマエツチングは反応が等方向に進
行するため、ホトレジストマスク６の下方に残ったＭｏ
膜５は、第３図に示すように、その側壁が逆テーパ状に
サイドエツチングされる。なお、ＭＯ膜５の下層のＡｕ
膜４は、上記混合ガスのプラズマではエツチングされな
い。
複合金属膜のうち、まず上層のＭｏ膜５をＣＦ ａ と
Ｏ３との混合ガスのプラズマでエツチングする。上記混
合ガスを用いたプラズマエツチングは反応が等方向に進
行するため、ホトレジストマスク６の下方に残ったＭｏ
膜５は、第３図に示すように、その側壁が逆テーパ状に
サイドエツチングされる。なお、ＭＯ膜５の下層のＡｕ
膜４は、上記混合ガスのプラズマではエツチングされな
い。
次に、第４図に示すように、基板１０表面に露出したＡ
ｕ膜４およびその下層のＭＯＯ２０スパッタエツチング
で連続的に加工し、ＭＯＯ２０ＡＵ膜４およびＭｏ膜５
の複合金属膜で構成された配線７を形成する。このとき
、ホトレジストマスク６の側壁には、同図に示すように
、Ａｕを主成分とする導電性のエツチング残渣８が付着
するが、ホトレジストマスク６の下層のＭＯ膜５は、前
述したように、その側壁がテーバ状にサイドエツチング
されているため、上記エツチング残渣８と配線７とが接
触することはない。
ｕ膜４およびその下層のＭＯＯ２０スパッタエツチング
で連続的に加工し、ＭＯＯ２０ＡＵ膜４およびＭｏ膜５
の複合金属膜で構成された配線７を形成する。このとき
、ホトレジストマスク６の側壁には、同図に示すように
、Ａｕを主成分とする導電性のエツチング残渣８が付着
するが、ホトレジストマスク６の下層のＭＯ膜５は、前
述したように、その側壁がテーバ状にサイドエツチング
されているため、上記エツチング残渣８と配線７とが接
触することはない。
従って、配線７を形成した後に上記ホトレジストマスク
６を除去すると、その側壁に付着したエツチング残渣８
も同時に除去されるので、第５図に示すように、配線７
上に上記エツチング残渣８が突起物として残ることはな
い。
６を除去すると、その側壁に付着したエツチング残渣８
も同時に除去されるので、第５図に示すように、配線７
上に上記エツチング残渣８が突起物として残ることはな
い。
このように、本実施例によれば、配線７上にエツチング
残渣８が突起物として残らないので、隣接する配線７同
士が上記突起物を介して短絡する不良が確実に防止され
、Ｇ ａ Ａ ｓ 、Ｉ Ｃの製造歩留りが向上する。
残渣８が突起物として残らないので、隣接する配線７同
士が上記突起物を介して短絡する不良が確実に防止され
、Ｇ ａ Ａ ｓ 、Ｉ Ｃの製造歩留りが向上する。
また、本実施例によれば、隣接す、る配線７同士のピッ
チを縮小することができるので、ＧａＡｓＩＣの集積度
を向上させることができる。
チを縮小することができるので、ＧａＡｓＩＣの集積度
を向上させることができる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
前記実施例では、Ｍｏ５ＡｕおよびＭＯからなる複合金
属膜で配線を構成したが、ＭＯに代えてＷやＴｉのよう
な他の高融点金属を使用してもよい。また、これらの高
融点金属の化合物、例えば、Ｔｉｗ、Ｔｉｎなどでもよ
い。
属膜で配線を構成したが、ＭＯに代えてＷやＴｉのよう
な他の高融点金属を使用してもよい。また、これらの高
融点金属の化合物、例えば、Ｔｉｗ、Ｔｉｎなどでもよ
い。
以上の説明では本発明者によってなされた発明をＧａＡ
ｓに適用した場合について説明したが、これに限定され
るものではなく、高融点金属膜、Ａｕ１ｌ［右よび高融
点金属膜の三層からなる複合金属膜で配線を形成する半
導体集積回路装置全般に適用することができる。
ｓに適用した場合について説明したが、これに限定され
るものではなく、高融点金属膜、Ａｕ１ｌ［右よび高融
点金属膜の三層からなる複合金属膜で配線を形成する半
導体集積回路装置全般に適用することができる。
本願におし）で開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
高融点金属膜（または高融点金属化合物膜）、Ａｕ膜お
よび高融点金属膜（または高融点金属化合物膜）の三層
からなる複合金属膜を半導体基板の絶縁腹下に堆積し、
その上層にホトレジストマスクを形成した後、まず上層
の高融点金属膜（または高融点金属化合物膜）を等方性
エツチングにより加工し、続いてＡｕ膜および下層の高
融点金属膜（または高融点金属化合物膜）をスパッタエ
ツチングにより加工することによって配線を形成する本
発明の半導体集積回路装置の製造方法によれば、配線上
にＡｕの突起物が形成されるのを防止することができる
。これにより、隣接する配線が上記突起物を介して短絡
する不良が確実に防止されるので、半導体集積回路装置
の製造歩留りが向上する。また、隣接する配線同士のピ
ッチを縮小することができるので、半導体集積回路装置
の集積度を向上させることができる。
よび高融点金属膜（または高融点金属化合物膜）の三層
からなる複合金属膜を半導体基板の絶縁腹下に堆積し、
その上層にホトレジストマスクを形成した後、まず上層
の高融点金属膜（または高融点金属化合物膜）を等方性
エツチングにより加工し、続いてＡｕ膜および下層の高
融点金属膜（または高融点金属化合物膜）をスパッタエ
ツチングにより加工することによって配線を形成する本
発明の半導体集積回路装置の製造方法によれば、配線上
にＡｕの突起物が形成されるのを防止することができる
。これにより、隣接する配線が上記突起物を介して短絡
する不良が確実に防止されるので、半導体集積回路装置
の製造歩留りが向上する。また、隣接する配線同士のピ
ッチを縮小することができるので、半導体集積回路装置
の集積度を向上させることができる。
第１図乃至第５図は、本発明の一実施例である半導体集
積回路装置の製造方法を工程順に示す基板の断面図であ
る。 １・・・半絶縁性ＧａＡｓ基板、２・・・絶縁膜、３．
５・・・Ｍｏ膜、４・・・Ａｕ膜、６・・・ホトレジス
トマスク、７・・・配線、８・・・エツチング残渣。
積回路装置の製造方法を工程順に示す基板の断面図であ
る。 １・・・半絶縁性ＧａＡｓ基板、２・・・絶縁膜、３．
５・・・Ｍｏ膜、４・・・Ａｕ膜、６・・・ホトレジス
トマスク、７・・・配線、８・・・エツチング残渣。
Claims (1)
- 【特許請求の範囲】 １、半導体基板の絶縁膜上に堆積した高融点金属膜もし
くは高融点金属化合物膜、Ａｕ膜および高融点金属膜も
しくは高融点金属化合物膜の三層からなる複合金属膜を
ホトレジストマスクを用いたエッチングにより加工して
配線を形成する際、上層の高融点金属膜もしくは高融点
金属化合物膜を等方性エッチングにより加工した後、Ａ
ｕ膜および下層の高融点金属膜もしくは高融点金属化合
物膜をスパッタエッチングにより加工することを特徴と
する半導体集積回路装置の製造方法。 ２、フッ化炭素と酸素との混合ガスをプラズマ化するこ
とによって、前記上層の高融点金属膜もしくは高融点金
属化合物膜をエッチングすることを特徴とする請求項１
記載の半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15970190A JPH0451530A (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15970190A JPH0451530A (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451530A true JPH0451530A (ja) | 1992-02-20 |
Family
ID=15699426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15970190A Pending JPH0451530A (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451530A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605647B2 (en) | 2000-07-04 | 2003-08-12 | President Of Tohoku University | Hydrogenation of carbon monoxide using sulfide catalysts |
-
1990
- 1990-06-20 JP JP15970190A patent/JPH0451530A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605647B2 (en) | 2000-07-04 | 2003-08-12 | President Of Tohoku University | Hydrogenation of carbon monoxide using sulfide catalysts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US4962061A (en) | Method for manufacturing a multilayer wiring structure employing metal fillets at step portions | |
| JPH0451530A (ja) | 半導体集積回路装置の製造方法 | |
| US6103633A (en) | Method for cleaning metal precipitates in semiconductor processes | |
| JPH10189590A (ja) | 半導体装置及びその製造方法 | |
| JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
| JPH0330428A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH05326507A (ja) | 電極または配線形成方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS63293859A (ja) | 半導体装置 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH01143236A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPH07111265A (ja) | 配線の形成方法 | |
| JPS60245149A (ja) | 半導体装置の製造方法 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPS59152643A (ja) | 配線形成方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH04245638A (ja) | 半導体装置の配線形成方法 | |
| JPS58201330A (ja) | 導電膜パタ−ンの形成方法 | |
| JPS61214451A (ja) | 半導体装置の配線形成法 |