JPH0449118B2 - - Google Patents
Info
- Publication number
- JPH0449118B2 JPH0449118B2 JP57234084A JP23408482A JPH0449118B2 JP H0449118 B2 JPH0449118 B2 JP H0449118B2 JP 57234084 A JP57234084 A JP 57234084A JP 23408482 A JP23408482 A JP 23408482A JP H0449118 B2 JPH0449118 B2 JP H0449118B2
- Authority
- JP
- Japan
- Prior art keywords
- point
- area
- write
- address
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013598 vector Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Storage Device Security (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、行アドレスおよび列アドレスによつ
てアドレス指定可能なイメージ・メモリにおい
て、ベクトルを描画する場合のライト（書込）禁
止領域のプロテクト方法に関するものである。
てアドレス指定可能なイメージ・メモリにおい
て、ベクトルを描画する場合のライト（書込）禁
止領域のプロテクト方法に関するものである。
第１図は従来方式を説明するものであつて、
IMはイメージ・メモリ、iNは行方向のライト禁
止領域との境界、jNは列方向のライト禁止領域
との境界をそれぞれ示している。イメージ・メモ
リIMには、イメージを格納するイメージ格納領
域ばかりでなく、文字発生器や制御記憶、バツフ
アなどが設けられている。第１図において、ライ
ト（Write）可能領域とはイメージを格納する領
域を意味しており、ライト禁止領域とは文字発生
器や制御記憶のための領域を意味している。イメ
ージ・メモリIMに対しては、任意の点から縦方
向または横方向に、ビツト単位のアクセスを行い
得るばかりでなく、バイト単位又はワード単位の
アクセスを行うことが出来る。この種のメモリ
は、例えば特公昭54−39098号公報、特開昭51−
85346号公報に記載されているように周知である。
図示の例では、最大書込単位は８ビツトとする。
IMはイメージ・メモリ、iNは行方向のライト禁
止領域との境界、jNは列方向のライト禁止領域
との境界をそれぞれ示している。イメージ・メモ
リIMには、イメージを格納するイメージ格納領
域ばかりでなく、文字発生器や制御記憶、バツフ
アなどが設けられている。第１図において、ライ
ト（Write）可能領域とはイメージを格納する領
域を意味しており、ライト禁止領域とは文字発生
器や制御記憶のための領域を意味している。イメ
ージ・メモリIMに対しては、任意の点から縦方
向または横方向に、ビツト単位のアクセスを行い
得るばかりでなく、バイト単位又はワード単位の
アクセスを行うことが出来る。この種のメモリ
は、例えば特公昭54−39098号公報、特開昭51−
85346号公報に記載されているように周知である。
図示の例では、最大書込単位は８ビツトとする。
第１図ロは第１図イのCIR1部分の拡大図であ
る。ａ、ｂはベクトルＡの途中の書込先頭アドレ
スを示し、ｃはｂから最大書込単位で書込んだ場
合の終点アドレスを示している。先頭アドレスｂ
から終点アドレスｃまで最大書込単位でベクト
ル・データを書込む場合、先頭アドレスｂはライ
ト禁止領域に存在するため、ｂ点からｃ点までの
書込みは禁止される。この場合、境界線からｃ点
までのデータが抜ける。
る。ａ、ｂはベクトルＡの途中の書込先頭アドレ
スを示し、ｃはｂから最大書込単位で書込んだ場
合の終点アドレスを示している。先頭アドレスｂ
から終点アドレスｃまで最大書込単位でベクト
ル・データを書込む場合、先頭アドレスｂはライ
ト禁止領域に存在するため、ｂ点からｃ点までの
書込みは禁止される。この場合、境界線からｃ点
までのデータが抜ける。
また、第１図ハは第１図イのCIR2部分の拡大
図である。ｄ点からｅ点までの書込の際にライト
禁止領域に及んで書込まれる。
図である。ｄ点からｅ点までの書込の際にライト
禁止領域に及んで書込まれる。
このデータ抜けと書込み過ぎは、本来ビツト・
アドレスにてアクセス可能であるイメージ・メモ
リIMの書込むべきビツト・アドレスを無視し、
先頭アドレスのみによりメモリ・プロテクト行う
場合に必ず生じる問題である。これを防止するた
めには、ベクトルＡの場合には、ｂ点から境界線
に至るビツト長と書込みビツト長とを比較し、ｂ
点のデータの書込みのみを禁止し、境界線からｃ
点までのデータは書込み可能とする処理を、ハー
ドウエアか又はフアームウエア等により下書込持
時に毎回行わなければならない。しかし、この方
法は、ハードウエアの増加又はフアームウエアの
処理速度の低下を招く。
アドレスにてアクセス可能であるイメージ・メモ
リIMの書込むべきビツト・アドレスを無視し、
先頭アドレスのみによりメモリ・プロテクト行う
場合に必ず生じる問題である。これを防止するた
めには、ベクトルＡの場合には、ｂ点から境界線
に至るビツト長と書込みビツト長とを比較し、ｂ
点のデータの書込みのみを禁止し、境界線からｃ
点までのデータは書込み可能とする処理を、ハー
ドウエアか又はフアームウエア等により下書込持
時に毎回行わなければならない。しかし、この方
法は、ハードウエアの増加又はフアームウエアの
処理速度の低下を招く。
本発明は、上記の欠点を除去するものであつ
て、ハードウエアの増加やフアームウエアの処理
速度の低下を招くことなく、メモリ・プロテクト
を簡単に行い得るようになつたメモリ・プロテク
ト方法を提供することを目的とするものである。
て、ハードウエアの増加やフアームウエアの処理
速度の低下を招くことなく、メモリ・プロテクト
を簡単に行い得るようになつたメモリ・プロテク
ト方法を提供することを目的とするものである。
そしてそのため、本発明のメモリ・プロテクト
方法は、 行アドレス、列アドレスでアドレス指定可能で
あると共に、最大書込単位ｄｍを持つイメージ・
メモリ上にベクトルを描画する場合における書込
禁止領域のプロテクトを行うメモリ・プロテクト
方法において、 行アドレスが所定値iNを越える領域および列
アドレスが所定値jNを越える領域を禁止領域と
するとき、 点（０、jN−ｄｍ）と点（iN−ｄｍ、jN−ｄ
ｍ）とを結ぶ直線、点（iN−ｄｍ、０）と点
（iN−dm、jN−ｄｍ）とを結ぶ直線、点（iN、
０）と点（iN、jN）とを結ぶ直線、および点
（０、jN）と点（iN、jN）とを結ぶ直線で定め
られる領域を不使用・ライト禁止領域とし、 点（０、０）と点（０、jN−ｄｍ）とを結ぶ
直線、点（０、０）と点（iN−dm、０）とを結
ぶ直線、点（ｄｍ、ｄｍ）と点（ｄｍ、jN−ｄ
ｍ）とを結ぶ直線および点（ｄｍ、ｄｍ）と点
（iN−ｄｍ、ｄｍ）とを結ぶ直線で定められる領
域を不使用領域とし、 上記不使用・ライト禁止領域内に格納されてい
るデータを出力装置に出力しないようにすると共
に、ベクトルの先頭アドレスが上記不使用・ライ
ト禁止領域にある場合には当該ベクトルの書込み
を禁止し、 上記不使用領域内に格納されているデータを出
力装置に出力しないようにすると共に、ベクトル
の先頭アドレスが不使用領域にある場合には当該
ベクトルの書込みを許可するようにした ことを特徴とするものである。
方法は、 行アドレス、列アドレスでアドレス指定可能で
あると共に、最大書込単位ｄｍを持つイメージ・
メモリ上にベクトルを描画する場合における書込
禁止領域のプロテクトを行うメモリ・プロテクト
方法において、 行アドレスが所定値iNを越える領域および列
アドレスが所定値jNを越える領域を禁止領域と
するとき、 点（０、jN−ｄｍ）と点（iN−ｄｍ、jN−ｄ
ｍ）とを結ぶ直線、点（iN−ｄｍ、０）と点
（iN−dm、jN−ｄｍ）とを結ぶ直線、点（iN、
０）と点（iN、jN）とを結ぶ直線、および点
（０、jN）と点（iN、jN）とを結ぶ直線で定め
られる領域を不使用・ライト禁止領域とし、 点（０、０）と点（０、jN−ｄｍ）とを結ぶ
直線、点（０、０）と点（iN−dm、０）とを結
ぶ直線、点（ｄｍ、ｄｍ）と点（ｄｍ、jN−ｄ
ｍ）とを結ぶ直線および点（ｄｍ、ｄｍ）と点
（iN−ｄｍ、ｄｍ）とを結ぶ直線で定められる領
域を不使用領域とし、 上記不使用・ライト禁止領域内に格納されてい
るデータを出力装置に出力しないようにすると共
に、ベクトルの先頭アドレスが上記不使用・ライ
ト禁止領域にある場合には当該ベクトルの書込み
を禁止し、 上記不使用領域内に格納されているデータを出
力装置に出力しないようにすると共に、ベクトル
の先頭アドレスが不使用領域にある場合には当該
ベクトルの書込みを許可するようにした ことを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
第２図は本発明を説明するための図である。第
２図イにおいて、ｉ＝０からｉ＝iN及びｊ＝０
からｊ＝jNで定められる領域がイメージ・デー
タに割当てられているイメージ格納領域である
が、描画すべき画面の原点を点（ｄｍ、ｄｍ）に
移し、イメージ格納領域に沿つて不使用領域と不
使用・ライト禁止領域を設ける。なお、ｄｍは最
大書込単位を示す。
２図イにおいて、ｉ＝０からｉ＝iN及びｊ＝０
からｊ＝jNで定められる領域がイメージ・デー
タに割当てられているイメージ格納領域である
が、描画すべき画面の原点を点（ｄｍ、ｄｍ）に
移し、イメージ格納領域に沿つて不使用領域と不
使用・ライト禁止領域を設ける。なお、ｄｍは最
大書込単位を示す。
不使用領域とは、ベクトルの先頭アドレスがこ
の中にあつても、ベクトルの書込みは許可される
が、領域内のデータが使用されない領域である。
の中にあつても、ベクトルの書込みは許可される
が、領域内のデータが使用されない領域である。
一方、不使用・ライト禁止領域とは、ベクトル
の先頭アドレスがこの中にあるときにはベクトル
の書込みが禁止されるが、ライト可能領域に先頭
アドレスがあり、これに基づく書込みデータの書
込みは許可され、且つその領域内のデータが使用
されない領域である。
の先頭アドレスがこの中にあるときにはベクトル
の書込みが禁止されるが、ライト可能領域に先頭
アドレスがあり、これに基づく書込みデータの書
込みは許可され、且つその領域内のデータが使用
されない領域である。
第２図ロは第２図イのCIR1の部分の拡大図で
ある。
ある。
ベクトルＡの先頭アドレスｈは書込み禁止領域
に存在しているため、このアドレスｈからアドレ
スｉまでのデータはイメージ・メモリIMには書
き込まれない。
に存在しているため、このアドレスｈからアドレ
スｉまでのデータはイメージ・メモリIMには書
き込まれない。
また、アドレスｊも同様に書込み禁止領域に存
在しているため、アドレスｊからアドレスｋまで
のデータもイメージ・メモリIMに書き込まれな
い。
在しているため、アドレスｊからアドレスｋまで
のデータもイメージ・メモリIMに書き込まれな
い。
ところで、アドレスｌは不使用領域に存在して
おり、アドレスｌからアドレスｍまでのデータは
イメージ・メモリIMに書き込まれる。
おり、アドレスｌからアドレスｍまでのデータは
イメージ・メモリIMに書き込まれる。
第２図ハはCIR2の部分の拡大図である。第２
図ハに示すように、ベクトルＢの先頭アドレスｍ
はライト可能領域に存在しているため、アドレス
ｍからアドレスｎまでのデータはイメージ・メモ
リIMに書き込まれる。
図ハに示すように、ベクトルＢの先頭アドレスｍ
はライト可能領域に存在しているため、アドレス
ｍからアドレスｎまでのデータはイメージ・メモ
リIMに書き込まれる。
また、アドレスｐは不使用・ライト禁止領域に
存在しているため、アドレスｐからｑまでのデー
タはイメージ・メモリIMに書き込まれない。
存在しているため、アドレスｐからｑまでのデー
タはイメージ・メモリIMに書き込まれない。
なお、不使用領域及び不使用・ライト禁止領域
は、それぞれ最大書込単位分だけ設定したので、
例えば、先頭アドレスがライト可能領域内に存在
するアドレスｍであつたとしても、このアドレス
ｍを含む線分データの最終アドレスがライト禁止
領域に位置することはない。
は、それぞれ最大書込単位分だけ設定したので、
例えば、先頭アドレスがライト可能領域内に存在
するアドレスｍであつたとしても、このアドレス
ｍを含む線分データの最終アドレスがライト禁止
領域に位置することはない。
従つて、境界線近傍の画面領域におけるベクト
ルのデータ抜けを防止できると共に、文字発生器
や制御記憶のための領域にデータを誤つて書き込
むことはない。
ルのデータ抜けを防止できると共に、文字発生器
や制御記憶のための領域にデータを誤つて書き込
むことはない。
第３図は本発明が適用されるシステムの１例を
示すものである。第３図において、１はホスト
CPU、２はMPU（マイクロプロセツサ）、３は行
アドレス・レジスタ、４は列アドレス・レジスタ
をそれぞれ示している。アドレス・レジスタ３，
４には、イメージ・メモリIMをアクセスする際
のアドレスがセツトされる。MPU２はホスト
CPUからベクトルを描画すべきことを指令する
オーダ、ベクトルの起点情報及び終点情報、並び
に線の種類を指示する情報を受取ると、イメージ
格納領域にベクトルを描画するための処理を行
う。このベクトルを描画する処理を、まず、第２
図のベクトルＡを例にとつて説明する。MPU２
は、受け取つた情報からベクトルＡを描画するた
めの、アドレスｈからアドレスｉ迄の線分、アド
レスｊからｋ迄の線分、アドレスｌからｍ迄の線
分を作成する。そして、各線分をイメージ・メモ
リIMに書き込む。
示すものである。第３図において、１はホスト
CPU、２はMPU（マイクロプロセツサ）、３は行
アドレス・レジスタ、４は列アドレス・レジスタ
をそれぞれ示している。アドレス・レジスタ３，
４には、イメージ・メモリIMをアクセスする際
のアドレスがセツトされる。MPU２はホスト
CPUからベクトルを描画すべきことを指令する
オーダ、ベクトルの起点情報及び終点情報、並び
に線の種類を指示する情報を受取ると、イメージ
格納領域にベクトルを描画するための処理を行
う。このベクトルを描画する処理を、まず、第２
図のベクトルＡを例にとつて説明する。MPU２
は、受け取つた情報からベクトルＡを描画するた
めの、アドレスｈからアドレスｉ迄の線分、アド
レスｊからｋ迄の線分、アドレスｌからｍ迄の線
分を作成する。そして、各線分をイメージ・メモ
リIMに書き込む。
各線分をイメージ・メモリIMに書き込む場合、
MPU２は先頭アドレス、レングスおよび横方向
が縦方向かの別を指定して書込みをイメージ・メ
モリIMに指示する。例えば、アドレスｈからア
ドレスｉまでの線分を書き込もうとする場合、
MPU２は、先頭アドレスｈ、レングス＝３およ
び横方向を指定して書込みを指示する。この書込
み指示を受け取ると、イメージ・メモリIMは、
先頭アドレスｈから横方向に８ビツトのデータを
読み出す。そして、この読出しデータと書き込む
べきデータ「11100000」との論理和を取り、論理
和の結果を書き込もうとし、先頭アドレスｈがラ
イト禁止領域または不使用・ライト禁止領域にあ
るか否かを調べる。この場合には、先頭アドレス
ｈがライト禁止領域の中にあるので、メモリを書
込み可能にするライト・ゲート信号は生成され
ず、上記の論理和の結果はイメージ・メモリIM
には書き込まれない。
MPU２は先頭アドレス、レングスおよび横方向
が縦方向かの別を指定して書込みをイメージ・メ
モリIMに指示する。例えば、アドレスｈからア
ドレスｉまでの線分を書き込もうとする場合、
MPU２は、先頭アドレスｈ、レングス＝３およ
び横方向を指定して書込みを指示する。この書込
み指示を受け取ると、イメージ・メモリIMは、
先頭アドレスｈから横方向に８ビツトのデータを
読み出す。そして、この読出しデータと書き込む
べきデータ「11100000」との論理和を取り、論理
和の結果を書き込もうとし、先頭アドレスｈがラ
イト禁止領域または不使用・ライト禁止領域にあ
るか否かを調べる。この場合には、先頭アドレス
ｈがライト禁止領域の中にあるので、メモリを書
込み可能にするライト・ゲート信号は生成され
ず、上記の論理和の結果はイメージ・メモリIM
には書き込まれない。
例えば、アドレスｌからアドレスｍまでの線分
を書き込もうとする場合、MPU２は、先頭アド
レスｌ、レングス＝６、横方向を指定してイメー
ジ・メモリIMに書込みを指示する。イメージ・
メモリIMは、先頭アドレスｌから横方向に８ビ
ツトのデータを読み出し、この読出しデータと書
き込むべきデータ「11100000」との論理和を取
る。この例では先頭アドレスｌは不使用領域（ラ
イト可能な領域）に存在するので、書込みを可能
とするライト・ゲート信号が生成され、論理和の
結果が先頭アドレスｌから横方向に８ビツト書き
込まれる。
を書き込もうとする場合、MPU２は、先頭アド
レスｌ、レングス＝６、横方向を指定してイメー
ジ・メモリIMに書込みを指示する。イメージ・
メモリIMは、先頭アドレスｌから横方向に８ビ
ツトのデータを読み出し、この読出しデータと書
き込むべきデータ「11100000」との論理和を取
る。この例では先頭アドレスｌは不使用領域（ラ
イト可能な領域）に存在するので、書込みを可能
とするライト・ゲート信号が生成され、論理和の
結果が先頭アドレスｌから横方向に８ビツト書き
込まれる。
一方、第２図のベクトルＢを描画する際には、
まず、MPU２がホストCPUから受け取つた情報
からアドレスｍからｎ迄の線分、アドレスｐから
ｑ迄の線分を作成し、各線分の書込みをイメー
ジ・メモリに指示する。この場合には、書込みの
方向としては縦方向を指示する。
まず、MPU２がホストCPUから受け取つた情報
からアドレスｍからｎ迄の線分、アドレスｐから
ｑ迄の線分を作成し、各線分の書込みをイメー
ジ・メモリに指示する。この場合には、書込みの
方向としては縦方向を指示する。
なお、イメージ格納領域中の不使用領域および
不使用・ライト禁止領域を除く領域を除く領域
（ライト可能領域）のドツト・パターンはプリン
タやデイスプレイ等の出力装置（図示せず）に送
られ、印字出力又は表示出力される。
不使用・ライト禁止領域を除く領域を除く領域
（ライト可能領域）のドツト・パターンはプリン
タやデイスプレイ等の出力装置（図示せず）に送
られ、印字出力又は表示出力される。
第４図は変位比較法（DDL）と呼ばれる直線
発生の方法の原理を説明する図である。変位比較
法は周知のものであり、加減算のみで実行できる
と言う長所を持つている。なお、近似座標とは実
際の物理位置（即ち、メモリの１ビツト）に相当
する。
発生の方法の原理を説明する図である。変位比較
法は周知のものであり、加減算のみで実行できる
と言う長所を持つている。なお、近似座標とは実
際の物理位置（即ち、メモリの１ビツト）に相当
する。
次に変位比較法について簡単に説明する。始点
（i0、j0）から数えた行／列（ｉ、ｊ）の点での
Ｘ方向の真の座標値Xi（始点−終点を結ぶ直線と
ｉとの交点）と、近似座標Xpとの誤差Ｄを考え
る。
（i0、j0）から数えた行／列（ｉ、ｊ）の点での
Ｘ方向の真の座標値Xi（始点−終点を結ぶ直線と
ｉとの交点）と、近似座標Xpとの誤差Ｄを考え
る。
近似座標Xpは……Xp＝ｊ×Ｓ
真の座標Xiは……Xi＝ｊ×Ｓ×Dx／Dy
誤差Ｄ＝Xi−Xp
＝ｉ×Ｓ×Dx／Dy−ｊ×Ｓ
＝Ｓ×（ｉ×Dx／Dy−ｊ）
ここでＤ≦Ｓ／２であればＹ方向に移動
Ｄ＞Ｓ／２であればＸ方向に移動
これを１ドツトずつ繰り返す。
Ｓ×（ｉ×Dx／Dy−ｊ）＜
＝
＞Ｓ／２
の両辺をＳで割ると、
（ｉ×Dx／Dy−ｊ）＜
＝
＞１／２
両辺に2Dyをかけると、
2Dx×ｉ−2Dy×ｊ＜
＝
＞Dy
移項して
2Dx×ｉ−2Dy×ｊ＜
＝
＞Dy＜
＝
＞０
０＜
＝
＞Dy−Dx×ｉ＋2Dy×ｊ
上式はドツト間隔Ｓに関係なく、また、ｊ、ｊ
の変化が１ずつであれば、加減算のみで近似座標
の算出が可能であることを示している。
の変化が１ずつであれば、加減算のみで近似座標
の算出が可能であることを示している。
第７図は直線発生の処理フローを示す図であ
る。第７図の処理はMPU２で行われる。なお、
ＡはDy−2Dx×ｉ＋2Dy×ｊを表している。
る。第７図の処理はMPU２で行われる。なお、
ＡはDy−2Dx×ｉ＋2Dy×ｊを表している。
DyのＡへの設定、ループ回数の算出、斜め
方向判定、2DxとDyの生成を行う。斜め方向の
判定とは、生成しようとしている直線の角度が
０度以上で45度以下か、45度より大で90度以下
かを判定するものである。
方向判定、2DxとDyの生成を行う。斜め方向の
判定とは、生成しようとしている直線の角度が
０度以上で45度以下か、45度より大で90度以下
かを判定するものである。
ｊ＋１をｉに入れ、Ａ−2DxをＡに入れる。
Ａ≧０か否かを調べる。Yesのときはに進
み、Noのときはに進む。
み、Noのときはに進む。
レングス・レジスタの内容を＋１する。
レングス・レジスタの内容が８を表している
か否かを調べる。Yesのときはに進み、N0
のときはに進む。
か否かを調べる。Yesのときはに進み、N0
のときはに進む。
先頭アドレス、レングス（このときは８）及
び縦方向を指示してイメージ・メモリにデータ
を書き込み、レングス・レジスタの値を０に戻
す。なお、先頭アドレスは、レングス・レジス
タの内容と現アドレスから求めることが出来
る。
び縦方向を指示してイメージ・メモリにデータ
を書き込み、レングス・レジスタの値を０に戻
す。なお、先頭アドレスは、レングス・レジス
タの内容と現アドレスから求めることが出来
る。
ループ回数が設定された値になつたか否を調
べる。Yesのときはに進み、Noのときは
に戻る。
べる。Yesのときはに進み、Noのときは
に戻る。
先頭アドレス、レングス及び縦方向を指示し
てイメージ・メモリにデータを書き込み、レン
グス・レジスタの値を０に戻し、終了とする。
てイメージ・メモリにデータを書き込み、レン
グス・レジスタの値を０に戻し、終了とする。
先頭アドレス、レングス及び縦方向を指示し
てイメージ・メモリにデータを書き込み、レン
グス・レジスタの値を０に戻す。
てイメージ・メモリにデータを書き込み、レン
グス・レジスタの値を０に戻す。
レングス・レジスタの値を＋１する。
Ｊ＋１をＪに入れ、Ａ＋2DyをＡに入れ、
に進む。
に進む。
第５図は直線発生の具体例を示す図、第６図は
その場合のループ回路、Ａの値および書込みアド
レスを示す図である。第６図の備考に示すように
始点座標（３、３）は書き込むものとする。第５
図の場合には、Ａの初期値は11、ループ回数は
11、2Dyは22、2Dxは６となる。
その場合のループ回路、Ａの値および書込みアド
レスを示す図である。第６図の備考に示すように
始点座標（３、３）は書き込むものとする。第５
図の場合には、Ａの初期値は11、ループ回数は
11、2Dyは22、2Dxは６となる。
第５図に示すように、先頭アドレス（３、３）
から２ビツトを縦方向にイメージ・メモリに書き
込む。次に、先頭アドレス（４、５）から４ドツ
トを縦方向にイメージ・メモリに書き込む。次
に、先頭アドレス（５、９）から３ビツトを縦方
向にイメージ・メモリに書き込む。最後に、先頭
アドレス（６、12）から３ドツトを縦方向にイメ
ージ・メモリに書き込む。ドツト列をイメージ・
メモリに書き込む場合、先頭アドレスがライト禁
止領域又は不使用・ライト禁止領域にある場合に
は、この書込みは禁止される。即ち、先頭アドレ
スがライト禁止領域又は不使用・ライト禁止領域
にある場合には、書込みを可能とするライト・ゲ
ート信号は生成されない。この動作はイメージ・
メモリ側で自動的に行われる。
から２ビツトを縦方向にイメージ・メモリに書き
込む。次に、先頭アドレス（４、５）から４ドツ
トを縦方向にイメージ・メモリに書き込む。次
に、先頭アドレス（５、９）から３ビツトを縦方
向にイメージ・メモリに書き込む。最後に、先頭
アドレス（６、12）から３ドツトを縦方向にイメ
ージ・メモリに書き込む。ドツト列をイメージ・
メモリに書き込む場合、先頭アドレスがライト禁
止領域又は不使用・ライト禁止領域にある場合に
は、この書込みは禁止される。即ち、先頭アドレ
スがライト禁止領域又は不使用・ライト禁止領域
にある場合には、書込みを可能とするライト・ゲ
ート信号は生成されない。この動作はイメージ・
メモリ側で自動的に行われる。
〔発明の効果〕
以上の説明から明らかなように、本発明によれ
ば、ハードウエアの増加やフアームウエアの処理
速度の低下を招くことなく、メモリ・プロテクト
を簡単に行うことが出来る。なお、上述の説明で
はベクトルをイメージ・メモリに書き込む際に先
頭アドレスがライトが禁止されている領域にある
か否かの判定をイメージ・メモリ側で行つている
が、この判定をイメージ・メモリ側に行わせる代
わりにMPUに行わせることも可能である。
ば、ハードウエアの増加やフアームウエアの処理
速度の低下を招くことなく、メモリ・プロテクト
を簡単に行うことが出来る。なお、上述の説明で
はベクトルをイメージ・メモリに書き込む際に先
頭アドレスがライトが禁止されている領域にある
か否かの判定をイメージ・メモリ側で行つている
が、この判定をイメージ・メモリ側に行わせる代
わりにMPUに行わせることも可能である。
第１図は従来方式を説明する図、第２図は本発
明を説明するための図、第３図は本発明が適用さ
れるシステムの１例を示す図、第４図は変位比較
法（DDL）と呼ばれる直線発生の方法の原理を
説明する図、第５図は直線発生の具体例を示す
図、第６図はその場合のループ回数、Ａの値およ
び書込みアドレスを示す図、第７図は直線発生の
処理フローを示す図である。 １Ｍ……イメージ・メモリ、１……ホスト
CPU、２……MPU、３……行アドレス・レジス
タ、４……列アドレス・レジスタ。
明を説明するための図、第３図は本発明が適用さ
れるシステムの１例を示す図、第４図は変位比較
法（DDL）と呼ばれる直線発生の方法の原理を
説明する図、第５図は直線発生の具体例を示す
図、第６図はその場合のループ回数、Ａの値およ
び書込みアドレスを示す図、第７図は直線発生の
処理フローを示す図である。 １Ｍ……イメージ・メモリ、１……ホスト
CPU、２……MPU、３……行アドレス・レジス
タ、４……列アドレス・レジスタ。
Claims (1)
- 【特許請求の範囲】 １ 行アドレス、列アドレスでアドレス指定可能
であると共に、最大書込単位ｄｍを持つイメー
ジ・メモリ上にベクトルを描画する場合における
書込禁止領域のプロテクトを行うメモリ・プロテ
クト方法において、 行アドレスが所定値iNを越える領域および列
アドレスが所定値jNを越える領域を禁止領域と
するとき、 点（０、jN−ｄｍ）と点（iN−ｄｍ、jN−ｄ
ｍ）とを結ぶ直線、点（iN−ｄｍ、０）と点
（iN−dm、jN−ｄｍ）とを結ぶ直線、点（iN、
０）と点（iN、jN）とを結ぶ直線、および点
（０、jN）と点（iN、jN）とを結ぶ直線で定め
られる領域を不使用・ライト禁止領域とし、 点（０、０）と点（０、jN−ｄｍ）とを結ぶ
直線、点（０、０）と点（iN−dm、０）とを結
ぶ直線、点（ｄｍ、ｄｍ）と点（ｄｍ、jN−ｄ
ｍ）とを結ぶ直線および点（ｄｍ、ｄｍ）と点
（iN−ｄｍ、ｄｍ）とを結ぶ直線で定められる領
域を不使用領域とし、 上記不使用・ライト禁止領域内に格納されてい
るデータを出力装置に出力しないようにすると共
に、ベクトルの先頭アドレスが上記不使用・ライ
ト禁止領域にある場合には当該ベクトルの書込み
を禁止し、 上記不使用領域内に格納されているデータを出
力装置に出力しないようにすると共に、ベクトル
の先頭アドレスが不使用領域にある場合には当該
ベクトルの書込みを許可するようにした ことを特徴とするメモリ・プロテクト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234084A JPS59124373A (ja) | 1982-12-30 | 1982-12-30 | メモリ・プロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234084A JPS59124373A (ja) | 1982-12-30 | 1982-12-30 | メモリ・プロテクト方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124373A JPS59124373A (ja) | 1984-07-18 |
| JPH0449118B2 true JPH0449118B2 (ja) | 1992-08-10 |
Family
ID=16965353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57234084A Granted JPS59124373A (ja) | 1982-12-30 | 1982-12-30 | メモリ・プロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124373A (ja) |
-
1982
- 1982-12-30 JP JP57234084A patent/JPS59124373A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59124373A (ja) | 1984-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763119A (en) | Image processing system for area filling of graphics | |
| US4984183A (en) | Graphics display controller for transferring figure data to overlapping portions of destination area and drawing-enable area defined by clipping rectangle | |
| JP2892176B2 (ja) | フォントメモリアクセス方式 | |
| EP0392499B1 (en) | Apparatus for generating high-quality character pattern | |
| JPH0449118B2 (ja) | ||
| JPS58211186A (ja) | 分割画面表示制御方式 | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JP2773458B2 (ja) | ベクトル制御装置 | |
| JP2910154B2 (ja) | 文字発生装置 | |
| JP2606176B2 (ja) | 図形処理装置 | |
| JPS59176775A (ja) | ビツトマツプメモリ書込み制御方式 | |
| JPS60179262A (ja) | ベクトル展開方式 | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JP2808105B2 (ja) | フオント描画装置 | |
| JPH011075A (ja) | 画像処理装置 | |
| JPS60132271A (ja) | 塗り潰し処理方式 | |
| JP2521087B2 (ja) | 画像輪郭ビットの生成方法 | |
| JP2006163700A (ja) | 描画処理装置及びプログラム | |
| JPH04137188A (ja) | 多角形内部のアドレス発生回路 | |
| JPS59116782A (ja) | 文字信号等発生装置 | |
| JPH02232784A (ja) | クリッピング方法及びグラフィックシステム並びにワークステーション | |
| JPH03222029A (ja) | 記録制御装置 | |
| JPH0433077A (ja) | 画像塗りつぶし装置 | |
| JPS61273676A (ja) | 閉図形の塗りつぶし方式 | |
| JPH08147461A (ja) | 画像処理装置 |