JPH0448624A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0448624A
JPH0448624A JP15581390A JP15581390A JPH0448624A JP H0448624 A JPH0448624 A JP H0448624A JP 15581390 A JP15581390 A JP 15581390A JP 15581390 A JP15581390 A JP 15581390A JP H0448624 A JPH0448624 A JP H0448624A
Authority
JP
Japan
Prior art keywords
film
etching
polysilicon
insulating film
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15581390A
Other languages
Japanese (ja)
Inventor
Osamu Hideshima
秀島 修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15581390A priority Critical patent/JPH0448624A/en
Publication of JPH0448624A publication Critical patent/JPH0448624A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To suitably control etching of conductive substance and to obtain a semiconductor device having stable transistor characteristics by interposing a thin film becoming an etching stopper at the time of etching and to be removable by heat treating at the time of end of the etching between the substance and a semiconductor substrate. CONSTITUTION:Since a thin film of substance having high etching selectivity to silicon is interposed between a silicon substrate and a polysilicon layer, control of etching of the polysilicon is improved. A field oxide film 2 is formed by normal steps, and an SiO2 film 8 of about several tens-50Angstrom is formed on an active region of the substrate l isolated by the film 2. Then, doped polysilicon 5 is deposited, for example, 3000Angstrom by CVD, and further an SiO2 film 6 is deposited, for example, 5000Angstrom by CVD. The film 6 is removed in an inner base region by etching, and with the remaining film 6 as a mask the polysilicon 5 is removed, for example, by HBr etching gas.

Description

【発明の詳細な説明】 [概要] バイポーラ・トランジスタ、MOSトランジスタなどの
半導体装置の製造方法に関し、シリコンなどの半導体基
板上にエツチング特性が該半導体と類似したポリシリコ
ンなどの導電物質の皮膜を形成し、該導電物質の皮膜を
除去して半導体基板を選択的に開口する工程を有する半
導体装置の製造方法において、導電物質のエツチングを
適正に制御し安定したトランジスタ特性をもつ半導体装
置を提供することを目的とし、選択的に開口された半導
体基板上に絶縁膜を形成する絶縁膜形成工程、該絶縁膜
上に導電膜を形成する導電膜形成工程、前記絶縁膜をエ
ツチングストッパとして該導電膜を選択的に加工するこ
とによって、前記開口内に窓を形成する加工工程、この
加工工程後、前記導電膜下部の前記絶縁膜を熱処理によ
り消失させる熱処理工程より構成する。
[Detailed Description of the Invention] [Summary] A method for manufacturing semiconductor devices such as bipolar transistors and MOS transistors, in which a film of a conductive material such as polysilicon having etching characteristics similar to those of the semiconductor is formed on a semiconductor substrate such as silicon. The present invention also provides a method for manufacturing a semiconductor device which includes a step of selectively opening a semiconductor substrate by removing a film of the conductive material, and provides a semiconductor device having stable transistor characteristics by appropriately controlling etching of the conductive material. An insulating film forming step of forming an insulating film on a semiconductor substrate with selective openings, a conductive film forming step of forming a conductive film on the insulating film, and a conductive film using the insulating film as an etching stopper. The method includes a processing step of forming a window in the opening by selective processing, and a heat treatment step of eliminating the insulating film under the conductive film by heat treatment after this processing step.

C産業上の利用分野コ 本発明は、バイポーラ・トランジスタ、MOSトランジ
スタなどの半導体装置の製造方法に関するものであり、
さらに詳しく述べるならば浅い接合あるいは微細な電極
構造を有する半導体装置の製造方法に関するものである
C. Industrial Application Field The present invention relates to a method for manufacturing semiconductor devices such as bipolar transistors and MOS transistors.
More specifically, the present invention relates to a method of manufacturing a semiconductor device having a shallow junction or a fine electrode structure.

近年のLF、Iに対する高速化および高集積化のに関す
る性能向上要求はますます厳しく、それらの高性能化を
実現するために特に浅い接合および微細電極を形成する
微細加工技術の確立が要求されている。
In recent years, demands for improved performance in terms of higher speed and higher integration for LF and I have become increasingly strict, and in order to achieve these improvements, it is required to establish microfabrication technology that forms shallow junctions and fine electrodes. There is.

[従来の技術] 以下、バイポーラ・トランジスタを例にとって従来技術
を説明する。
[Prior Art] The conventional technology will be explained below by taking a bipolar transistor as an example.

近年バイポーラ・トランジスタではポリシリコンのベー
ス引出電極を有する構造が多用されている。その代表的
なダブルポリシリコン構造を第7図に示す。図中、1は
シリコン基板、2はシリコン基板1を選択的に開口する
アイソレーション絶縁物、3はベース、3aは外部ベー
ス、3bは内部ベース、4はエミッタ、5はポリシリコ
ンからなるベース引出電極、6はシリコン基板1上の絶
縁膜、7は絶縁膜6の窓に堆積されたポリシリコンから
なるエミッタ電極である。
In recent years, structures having polysilicon base lead electrodes have been frequently used in bipolar transistors. A typical double polysilicon structure is shown in FIG. In the figure, 1 is a silicon substrate, 2 is an isolation insulator that selectively opens the silicon substrate 1, 3 is a base, 3a is an external base, 3b is an internal base, 4 is an emitter, and 5 is a base drawer made of polysilicon. The electrodes 6 are an insulating film on the silicon substrate 1, and 7 is an emitter electrode made of polysilicon deposited in the window of the insulating film 6.

第7図の構造を製造するためには、シリコン基板1上に
ポリシリコン5を堆積し、その後エミッタ部のポリシリ
コン5を基板lまで選択的にエツチングする工程が行わ
れる。
In order to manufacture the structure shown in FIG. 7, polysilicon 5 is deposited on silicon substrate 1, and then the polysilicon 5 in the emitter region is selectively etched down to substrate 1.

[発明が解決しようとする課題] しかしこの工程でポリシリコン5と基板1のシングルシ
リコンはエツチング特性は近いために、選択比を高く取
ることが困難である。このために、オーバーエッチにな
ると第8図に示すようにポリシリコン5が除去された段
階でシリコン基板1が溝状に削り取られ、厚みが通常約
2000人の外部ベース3aと内部ベース3bが接続不
良が起こることがあった。また、エミッタ4の拡散がシ
リコン基板1に深く入り、ベースを浅(した場合は第9
図に示すように30の位置でベースを突き抜けてコレク
タ・エミッタ間リークが起こることがあった。逆にアン
ダエッチになると、第10図に示すように電極窓内にポ
リシリコン5′が薄く残り、ベース引出電極5がエミッ
タ4と接続するエミッタ・ベース間リークが起こること
があった。
[Problems to be Solved by the Invention] However, in this step, it is difficult to obtain a high selectivity because the polysilicon 5 and the single silicon of the substrate 1 have similar etching characteristics. For this reason, when over-etching occurs, as shown in FIG. 8, the silicon substrate 1 is scraped in a groove shape at the stage where the polysilicon 5 is removed, and the external base 3a and the internal base 3b, which are usually about 2000 thick, are connected. There were times when defects occurred. In addition, if the diffusion of the emitter 4 goes deep into the silicon substrate 1 and the base becomes shallow (if
As shown in the figure, leakage between the collector and emitter sometimes occurred by penetrating the base at position 30. On the other hand, if underetching occurs, a thin layer of polysilicon 5' remains within the electrode window as shown in FIG. 10, and leakage between the emitter and the base where the base lead electrode 5 is connected to the emitter 4 may occur.

特に、電極構造が微細になりまた接合が浅くなると、オ
ーバエッチかあるいはアンダエッチが起こり易くなり、
トランジスタの特性が安定せず、製造上の問題になって
いた。
In particular, as the electrode structure becomes finer and the junction becomes shallower, overetching or underetching tends to occur.
The characteristics of the transistor were unstable, which caused manufacturing problems.

本発明は以上の点を鑑み、シリコンなどの半導体基板上
にエツチング特性が該半導体と類似したポリシリコンな
どの導電物質の皮膜を形成し、該導電物質の皮膜を除去
して半導体基板を選択的に開口する工程を有する半導体
装置の製造方法において、導電物質のエツチングを適正
に制御し安定したトランジスタ特性をもつ半導体装置を
提供することを目的とする。
In view of the above points, the present invention forms a film of a conductive material such as polysilicon having etching characteristics similar to that of the semiconductor on a semiconductor substrate such as silicon, and selectively etches the semiconductor substrate by removing the film of the conductive material. An object of the present invention is to provide a semiconductor device having stable transistor characteristics by properly controlling etching of a conductive material in a method of manufacturing a semiconductor device including a step of forming an opening.

(課題を解決するための手段) 上記問題点は、導電物質と半導体基板の間に、エツチン
グ時にはエツチングのストッパとなり、エツチング終了
後には熱処理により除去可能な薄膜を挟むことにより解
決される。
(Means for Solving the Problem) The above problem can be solved by sandwiching a thin film between the conductive material and the semiconductor substrate, which acts as an etching stopper during etching and can be removed by heat treatment after etching.

すなわち、本発明の第1は、選択的に開口された半導体
基板上に絶縁膜を形成する絶縁膜形成工程、該絶縁膜上
に導電膜を形成する導電膜形成工程、前記絶縁膜をエツ
チングストッパとして該導電膜を選択的に加工すること
によって、前記開口内に窓を形成する加工工程、この加
工工程後、前記導電膜下部の前記絶縁膜を熱処理により
消失させる熱処理工程を有することを特徴とする。
That is, the first aspect of the present invention is an insulating film forming step of forming an insulating film on a semiconductor substrate with selective openings, a conductive film forming step of forming a conductive film on the insulating film, and an etching stopper for the insulating film. A processing step of selectively processing the conductive film to form a window in the opening, and a heat treatment step of eliminating the insulating film under the conductive film by heat treatment after this processing step. do.

本発明の第2は、窓形成工程全体でエツチングストッパ
を作用させる方法であり、加工工程において導電膜が完
全に除去され窓が形成された時点で絶縁膜が窓内に残存
しており、その後この残存導電膜を除去することを特徴
とする。
The second aspect of the present invention is a method in which an etching stopper is used throughout the window forming process, and when the conductive film is completely removed and the window is formed in the processing process, the insulating film remains within the window. This method is characterized by removing this remaining conductive film.

本発明の第3窓形成工程の最終期ではエツチングストッ
パを作用させない方法であり、加工工程において導電膜
が完全に除去された時点で前記絶縁膜が窓内にて除去さ
れ、さらに半導体基板を窓内において1000Å以下除
去することを特徴とする。
In the final stage of the third window forming step of the present invention, the etching stopper is not used, and when the conductive film is completely removed in the processing step, the insulating film is removed within the window, and the semiconductor substrate is further removed through the window. It is characterized by removing 1000 Å or less within the area.

本発明の第4は、前記絶縁膜を半導体基板の一部では残
存させて素子として使用し、他の一部ではエツチングス
トッパとして使用した後は消失させる方法に関し、その
特徴とするところは、前記絶縁膜を膜厚および膜種の少
なくとも一方が異なる複数の膜として同一の半導体基板
の異なる場所に形成し、該複数の膜の一部のみを前記熱
処理により消失させるところにある。
A fourth aspect of the present invention relates to a method in which the insulating film is left in a part of the semiconductor substrate and used as an element, and is used as an etching stopper in another part, and then disappears. A plurality of insulating films having different thicknesses and/or film types are formed at different locations on the same semiconductor substrate, and only a portion of the plurality of films is eliminated by the heat treatment.

以下、先ず本発明の第1から第3につき説明する。Hereinafter, first to third aspects of the present invention will be explained.

以下、シリコンが半導体基板を構成し、ポリシリコンが
導電膜を構成する具体例につき主としてを説明を行う。
The following will mainly explain a specific example in which silicon constitutes a semiconductor substrate and polysilicon constitutes a conductive film.

第1図は本発明の詳細な説明する図面であり、アイソレ
ーション絶縁物2がシリコン基板1を選択的に開口して
おり、その開口部に絶縁膜8を形成し、その後、ポリシ
リコン5および絶縁膜6をシリコン基板の全面に形成し
、続いて絶縁膜6をパターンニングし、このパターンを
マスクとしてポリシリコン5を選択的に加工しアイソレ
ーション絶縁物2の開口の内側に窓を形成することを示
している。この加工工程において絶縁膜8をエツチング
ストッパとして使用する。絶縁膜8は酸化物、窒化物な
どより構成され、ポリシリコン5に対してエツチングの
選択比が高いために、ポリシリコン5のエツチング制御
性が高められる。すなわち、窓内に露出されている絶縁
膜8aが、シリコン基板1がオーバエッチされることを
阻止する。このようなポリシリコンの選択的加工の後に
熱処理を行って、ポリシリコン5の下部の絶縁膜8bを
消失させる。絶縁膜8bがたとえば数十人のS i 0
2であると1000〜1200℃の温度で短時間の熱処
理を行うことにより絶縁膜8bは消滅する。
FIG. 1 is a drawing explaining the present invention in detail, in which an isolation insulator 2 selectively opens a silicon substrate 1, an insulating film 8 is formed in the opening, and then polysilicon 5 and An insulating film 6 is formed on the entire surface of the silicon substrate, and then the insulating film 6 is patterned, and using this pattern as a mask, the polysilicon 5 is selectively processed to form a window inside the opening of the isolation insulator 2. It is shown that. In this processing step, the insulating film 8 is used as an etching stopper. The insulating film 8 is made of oxide, nitride, etc., and has a high etching selectivity with respect to the polysilicon 5, so that the etching controllability of the polysilicon 5 is improved. That is, the insulating film 8a exposed within the window prevents the silicon substrate 1 from being over-etched. After such selective processing of polysilicon, heat treatment is performed to eliminate insulating film 8b under polysilicon 5. For example, the insulating film 8b has several tens of Si 0
2, the insulating film 8b disappears by performing a short heat treatment at a temperature of 1000 to 1200°C.

ポリシリコン5はCVD、スパッタいずれの製法でも構
わず、更にアモルファスシリコンを使用しても本発明を
実施することはできる。また、高融点メタル、高融点メ
タルシリサイドなどの導電性材料も同様にポリシリコン
5に代えて使用することができる。
The polysilicon 5 may be manufactured by either CVD or sputtering, and the present invention can be practiced even if amorphous silicon is used. Further, a conductive material such as a high melting point metal or a high melting point metal silicide can be similarly used in place of the polysilicon 5.

絶縁膜8はエツチングストッパとして作用する最低膜厚
以上の膜厚を有し、また熱処理により消失させることが
できる最大膜厚以下の膜厚を有しなければならない。こ
の膜厚は膜の形成方法(スパッタ、CVDなと)、エツ
チングの選択比、オーバーエッチの程度などにより定め
られる。
The insulating film 8 must have a thickness that is at least the minimum thickness that acts as an etching stopper, and must have a thickness that is not more than the maximum thickness that can be eliminated by heat treatment. This film thickness is determined by the film formation method (sputtering, CVD, etc.), etching selectivity, degree of overetching, and the like.

エツチングの選択比は1(SiOgのエツチングレート
)+1OOO(ポリシリコンのエツチングレート)以下
であってよいが、現実的にはl:20〜1:100程度
が好ましい。例えば選択比が1:50の場合3000人
のポリシリコン5を完全にエツチングし、更に1000
人のオーバーエッチを行う場合、S i O2のエツチ
ング翫は1゜00X (1150) =20人となる。
The etching selectivity ratio may be less than 1 (etching rate of SiOg) + 1 OOO (etching rate of polysilicon), but in reality it is preferably about 1:20 to 1:100. For example, if the selection ratio is 1:50, 3,000 polysilicon layers 5 are completely etched, and an additional 1,000 polysilicon layers are etched.
When over-etching people, the number of etching holes for S i O2 is 1°00X (1150) = 20 people.

一方酸系の薬品処理で作成したSiO□膜は数十Å以下
であれば1゜OO〜1200℃の短時間熱処理で消失さ
せることができる。したがって、20人のSi0g膜を
エツチングストッパとして使用すると、ポリシリコンに
窓が形成された時点で5iO7が窓内がら除去され、か
つシリコン基板のエツチング量はゼロとすることができ
る。しかし実際にはシリコン基板のエツチング量をゼロ
にすることは難しいがら、本発明の第2を具体化してシ
リコン基板を保護するためにSiO□膜を例えば40〜
5o人とする。そうすると窓形成後残存する数人のSi
O2膜によりシリコン基板を保護することができる。こ
のS i Oz膜を除去することが必要になるが、ポリ
シリコン膜に窓は既に形成されてぃるから、シリコンと
5fOaのエツチング選択比を考慮して5insのエツ
チングを行う、なお、シリコンに対するSiO□のエツ
チング選択比が高いエツチング剤はHFなと多数あるの
で、シリコン基板のオーバーエッチを招かずに残存Si
O□を除去することができる。上記説例において、本発
明の第3を具体化してSingの膜厚を30人とすると
、合計で4000人のポリシリコンエツチング工程の末
期にシリコン基板が1000人程度エフチングされる。
On the other hand, if the SiO□ film formed by acid-based chemical treatment is less than several tens of angstroms, it can be eliminated by short-time heat treatment at 1°OO to 1200°C. Therefore, when a 20-layer Si0g film is used as an etching stopper, 5iO7 is removed from inside the window when the window is formed in polysilicon, and the amount of etching of the silicon substrate can be made zero. However, in reality, it is difficult to reduce the etching amount of the silicon substrate to zero, but in order to embody the second aspect of the present invention and protect the silicon substrate, a SiO
Let's say there are 5 people. Then, some Si remaining after window formation
The silicon substrate can be protected by the O2 film. It is necessary to remove this SiOz film, but since a window has already been formed in the polysilicon film, etching is performed for 5 ins taking into consideration the etching selectivity between silicon and 5fOa. There are many etching agents such as HF that have a high etching selectivity for SiO□, so the remaining Si can be removed without over-etching the silicon substrate.
O□ can be removed. In the above example, if the third aspect of the present invention is embodied and the film thickness of Sing is 30, the silicon substrate will be etched by about 1000 people at the end of the polysilicon etching process, which requires a total of 4000 people.

1000Å以下の浅いオーバエッチであればシリコン基
板表面の欠陥を除去することができ、第9図を参照とし
て説明したオーバエッチの欠点は現れない。
Defects on the surface of the silicon substrate can be removed by shallow overetching of 1000 Å or less, and the drawbacks of overetching described with reference to FIG. 9 do not appear.

熱処理時間は接合を浅くするためにできるだけ短時間熱
処理であることが望ましい。熱処理時間としては10秒
以上1分以下、特に30秒以下が好ましい。また、10
00〜1200℃で5秒以下の極短時間熱処理を行いS
iO□膜を破壊し、その後例えば850℃で30分の拡
散熱処理行って、破壊膜面から酸素の拡散を行ってもよ
い。なおSiOxを消失させるための補助的手段として
水素などを還元性物質を用いることも有効である。
It is desirable that the heat treatment be performed for as short a time as possible in order to form a shallow bond. The heat treatment time is preferably 10 seconds or more and 1 minute or less, particularly 30 seconds or less. Also, 10
S
The iO□ film may be destroyed, and then a diffusion heat treatment may be performed at, for example, 850° C. for 30 minutes to diffuse oxygen from the surface of the destroyed film. Note that it is also effective to use a reducing substance such as hydrogen as an auxiliary means to eliminate SiOx.

続いて本発明の第2を第3図および第4図を参照として
説明する。第3図および第4図で第1図と同じ参照符号
は同じ意味である。したがって、第2図の左半分の88
はエツチングストッパとしてポリシリコン5aの加工中
には機能するS i O2膜を、また8bは加工後(第
3図参照)には熱処理により消失するSiO□膜を意味
する。一方、8cは8a、8bと同一材質の5in2膜
ではあるが、熱処理により消失する以上の厚みとしでい
るので、ポリシリコン5の加工後および熱処理後にも残
存している(第3図参照)。熱処理後にポリシリコン5
の表面を酸化し、Sing膜10a、b、cとした後に
かかる5tOa膜をマスクとして露出部の5in2膜8
d、8eを除去する。このように加工すると、窓12は
エミツタ窓とし、5iO=膜8d、8eの除去部はソー
ス・ドレイン電極窓とすることによりバイポーラ・MO
8混載素子を製造することができる。
Next, the second aspect of the present invention will be explained with reference to FIGS. 3 and 4. The same reference numerals in FIGS. 3 and 4 as in FIG. 1 have the same meaning. Therefore, 88 in the left half of Figure 2
8b means an SiO2 film which functions as an etching stopper during processing of polysilicon 5a, and 8b means an SiO□ film which disappears by heat treatment after processing (see FIG. 3). On the other hand, 8c is a 5in2 film made of the same material as 8a and 8b, but has a thickness greater than that which disappears by heat treatment, so it remains even after processing polysilicon 5 and heat treatment (see FIG. 3). Polysilicon 5 after heat treatment
After oxidizing the surface to form Sing films 10a, b, and c, the exposed 5in2 film 8 is removed using the 5tOa film as a mask.
Remove d and 8e. When processed in this way, the window 12 is made into an emitter window, and the removed portions of the 5iO=films 8d and 8e are made into source/drain electrode windows, resulting in a bipolar MO
8 mixed elements can be manufactured.

[作用] 本請求項1記載の方法においては、シリコン基板とポリ
シリコン層の間にシリコンに対してエツチング選択比が
高い物質の薄膜を挟むので、ポリシリコンのエツチング
の制御性が向上し、またエツチング後の熱処理により上
記の薄膜を除去することができるのでシリコン基板とポ
リシリコンの間のコンタクトにも悪影響を与えない。さ
らに、シリコン基板の開口部全体にエツチングストッパ
となる絶縁膜を作るので該絶縁膜を形成するための位置
合わせが不必要となり、位置合わせのための余裕を取る
ための素子サイズ増大が避けられる。
[Function] In the method according to claim 1, since a thin film of a substance having a high etching selectivity to silicon is sandwiched between the silicon substrate and the polysilicon layer, the controllability of polysilicon etching is improved. Since the above-mentioned thin film can be removed by heat treatment after etching, the contact between the silicon substrate and polysilicon is not adversely affected. Furthermore, since an insulating film serving as an etching stopper is formed over the entire opening of the silicon substrate, alignment for forming the insulating film is not required, and an increase in element size to provide a margin for alignment can be avoided.

請求項2〜4記載の方法は請求項1の上記作用を具体的
プロセスやデバイスに適合するように構成を工夫したも
のであって、請求項2記載の方法はシリコン基板のオー
バエツチングの防止に、請求項3記載の方法はシリコン
基板表面の欠陥除去に、請求項4記載の方法は異種デバ
イスの製造に、それぞれ有効である。同様に請求項5記
載の方法は絶縁膜消失のための熱処理工程において外部
ベースの拡散を済ませるように工夫した方法であり、工
程の短縮を図ることができる。
The method according to claims 2 to 4 is a configuration in which the above-mentioned effect of claim 1 is adapted to a specific process or device, and the method according to claim 2 is adapted to prevent over-etching of a silicon substrate. The method according to claim 3 is effective for removing defects on the surface of a silicon substrate, and the method according to claim 4 is effective for manufacturing heterogeneous devices. Similarly, the method according to claim 5 is a method devised to complete the diffusion of the external base in the heat treatment step for eliminating the insulating film, and can shorten the steps.

以下、ポリシリコンをベース引出電極とする自己整合型
バイポーラトランジスタの製造方法によりさらに詳しく
本発明を説明する。
Hereinafter, the present invention will be explained in more detail with reference to a method for manufacturing a self-aligned bipolar transistor using polysilicon as a base lead electrode.

[実施例] 通常工程によりフィールド酸化膜2(第4図)を作り、
フィールド酸化膜2で分離されたシリコン基板1の活性
領域に数10〜50人程度のエフOa膜8を形成する。
[Example] A field oxide film 2 (Fig. 4) is made by a normal process,
On the active region of the silicon substrate 1 separated by the field oxide film 2, about 10 to 50 F-Oa films 8 are formed.

その後Bドープポリシリコン5を例えば3000人にC
VDにより堆積し、さらにSiO□膜6を例えば500
0人にCVDで堆積する。
After that, the B-doped polysilicon 5 is heated to, for example, 3000 C.
The SiO□ film 6 is deposited by VD, and then the SiO
Deposited by CVD on 0 people.

このSiO□膜6を内部ベース領域でエツチングにより
除去し、残存する5iOa膜6をマスクにしてポリシリ
コン5を例えばHBr系エツチングガスにより除去する
。このエツチングガスの選択比は約1(SiO□):5
0(ポリシリコン)であり、S i O2膜8はポリシ
リコン5の除去中残存してエツチングストッパとして作
用し、エツチング完了時点での残存SiO□膜は、HF
系薬品を用いて除去する。
This SiO□ film 6 is removed by etching in the internal base region, and the remaining 5iOa film 6 is used as a mask to remove the polysilicon 5 using, for example, HBr-based etching gas. The selectivity ratio of this etching gas is approximately 1 (SiO□):5
0 (polysilicon), the SiO2 film 8 remains during the removal of the polysilicon 5 and acts as an etching stopper, and the remaining SiO□ film at the time of completion of etching is
Remove using chemicals.

続いて第5図に示すように、熱酸化により200人程エ
フS i Ox膜9を窓内に形成した。
Subsequently, as shown in FIG. 5, approximately 200 F Si Ox films 9 were formed within the window by thermal oxidation.

その後、Stow膜9を貫いてイオン注入を行い内部ベ
ース4(第6図参照)形成用の不純物を注入した。次に
、1000〜1200℃で1分以下の高温短時間熱処理
を行い、ポリシリコン5から外部ベース3aを拡散させ
ると同時に、ポリシリコン5の下部のS i O2膜8
bをボールアップ(消失)させた。さらに、エミッタ電
極となるポリシリコン層7をCVDにより形成した。
Thereafter, ions were implanted through the Stow film 9 to implant impurities for forming the internal base 4 (see FIG. 6). Next, high-temperature, short-time heat treatment is performed at 1000 to 1200° C. for 1 minute or less to diffuse the external base 3a from the polysilicon 5, and at the same time diffuse the SiO2 film 8 below the polysilicon 5.
B was balled up (disappeared). Furthermore, a polysilicon layer 7, which will become an emitter electrode, was formed by CVD.

[発明の効果] 以上説明したように、本発明によればコンタクト窓形成
部におけるエツチングの制御性が向上し、デバイスの特
性安定化および歩留まり向上に寄与することができる。
[Effects of the Invention] As described above, according to the present invention, the controllability of etching in the contact window forming portion can be improved, contributing to stabilization of device characteristics and improvement in yield.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理説明図、 第2図は膜厚を異にする絶縁膜を使用する本発明方法の
説明図、 第3図はエツチングストッパ除去後の構造を示す図、 第4図は、エツチングストッパとなる Sin、、ポリシリコンおよび眉間絶縁膜となるSin
、を積層した構造を示す図、 第5図は、第4図の構造に窓開きをした構造を示す図、 第6図は、バイポーラトランジスタの要部を示す図、 第7図は、従来のダブルポリシリコンバイポーラトラン
ジスタの要部を示す図、 第8図は、従来のダブルポリシリコンバイポーラトラン
ジスタの製法においてオーバエッチが起こることの説明
図、 第9図は、従来のダブルポリシリコンバイポーラトラン
ジスタの製法においてコレクタ・エミッタ間リークが起
こることの説明図、 第10図は、従来のダブルボリシリコンノくイボーラト
ランジスタの製法においてエミッタ・ベース間リークが
起こることの説明図である。 1−シリコン基板、2−アイソレーション絶縁物、3−
ベース、3a−外部ベース、3b−内部ベース、4−エ
ミッタ、5はポリシリコンからなるベース引出電極、6
−絶縁膜、7−エミッタ電極、8−エツチングストッパ
となる絶縁膜ハ 月9 千才1 第4PA 詰に工程 第5図 /口重°一つ1一つ、、/、/スタカ要暑第6図 ′4疋米の夕゛プルポリS1オ角1菫 第7図 オー昌′□エッ士 第8図 コ1.//7り・エミ、7タ間り 第9図 ク エミ・・7タ ヘパ−人間り 第10図 り
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is an explanatory diagram of the inventive method using insulating films of different thicknesses, Fig. 3 is a diagram showing the structure after the etching stopper is removed, Fig. 4 are the etching stopper, polysilicon, and the eyebrow insulating film.
, FIG. 5 is a diagram showing a structure in which the structure of FIG. 4 is opened, FIG. 6 is a diagram showing the main parts of a bipolar transistor, and FIG. 7 is a diagram showing a conventional Figure 8 shows the main parts of a double polysilicon bipolar transistor. Figure 8 is an illustration of how overetching occurs in the conventional method for manufacturing double polysilicon bipolar transistors. Figure 9 shows the conventional method for manufacturing double polysilicon bipolar transistors. FIG. 10 is an explanatory diagram of the occurrence of leakage between the emitter and the base in the conventional manufacturing method of a double polysilicon Ibora transistor. 1-Silicon substrate, 2-Isolation insulator, 3-
base, 3a - external base, 3b - internal base, 4 - emitter, 5 is a base extraction electrode made of polysilicon, 6
-Insulating film, 7-Emitter electrode, 8-Insulating film to serve as etching stopper Month 9 Chitose 1st 4th PA Final process figure 5 Figure '4 Hirami's sunset Purpuri S1 Okaku 1 Sumire Figure 7 Ohsho'□Eshi Figure 8 Co1. // 7ri Emi, 7ta mater 9th diagram Quemi... 7ta hepa-humanri 10th diagram

Claims (1)

【特許請求の範囲】 1、選択的に開口された半導体基板上に絶縁膜を形成す
る絶縁膜形成工程、該絶縁膜上に導電膜を形成する導電
膜形成工程、前記絶縁膜をエッチングストッパとして該
導電膜を選択的に加工することによって、前記開口内に
窓を形成する加工工程、この加工工程後、前記導電膜下
部の前記絶縁膜を熱処理により消失させる熱処理工程を
有することを特徴とする半導体装置の製造方法。 2、前記加工工程において前記導電膜が完全に除去され
前記窓が形成された時点で前記絶縁膜が前記窓内に残存
しており、その後この残存導電膜を除去することを特徴
とする請求項1記載の半導体装置の製造方法。 3、前記加工工程において前記導電膜が完全に除去され
た時点で前記絶縁膜が前記窓内にて除去され、さらに前
記半導体基板を前記窓内において1000Å以下除去す
るエッチング工程を有することを特徴とする請求項1記
載の半導体装置の製造方法。 4、前記絶縁膜を膜厚および膜種の少なくとも一方が異
なる複数の膜として同一の半導体基板の異なる場所に形
成し、該複数の膜の一部のみを前記熱処理により消失さ
せることを特徴とする請求項1から3までのいずれか1
項記載の半導体装置の製造方法。 5、前記熱処理工程においてバイポーラトランジスタの
外部ベースの拡散を行うことを特徴とする請求項1から
4までのいずれか1項記載の半導体装置の製造方法。
[Claims] 1. An insulating film forming step of forming an insulating film on a semiconductor substrate with selective openings, a conductive film forming step of forming a conductive film on the insulating film, and using the insulating film as an etching stopper. The present invention is characterized by comprising a processing step of forming a window in the opening by selectively processing the conductive film, and a heat treatment step of disappearing the insulating film under the conductive film by heat treatment after this processing step. A method for manufacturing a semiconductor device. 2. In the processing step, when the conductive film is completely removed and the window is formed, the insulating film remains within the window, and the remaining conductive film is then removed. 1. The method for manufacturing a semiconductor device according to 1. 3. In the processing step, when the conductive film is completely removed, the insulating film is removed within the window, and the method further includes an etching step of removing 1000 Å or less of the semiconductor substrate within the window. 2. The method of manufacturing a semiconductor device according to claim 1. 4. The insulating film is formed in different locations on the same semiconductor substrate as a plurality of films having at least one of different film thicknesses and film types, and only a part of the plurality of films is eliminated by the heat treatment. Any one of claims 1 to 3
A method for manufacturing a semiconductor device according to section 1. 5. The method of manufacturing a semiconductor device according to any one of claims 1 to 4, wherein an external base of a bipolar transistor is diffused in the heat treatment step.
JP15581390A 1990-06-14 1990-06-14 Manufacture of semiconductor device Pending JPH0448624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15581390A JPH0448624A (en) 1990-06-14 1990-06-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15581390A JPH0448624A (en) 1990-06-14 1990-06-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0448624A true JPH0448624A (en) 1992-02-18

Family

ID=15614036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15581390A Pending JPH0448624A (en) 1990-06-14 1990-06-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0448624A (en)

Similar Documents

Publication Publication Date Title
JPH1050986A (en) Mos transistor in semiconductor device and fabrication thereof
JP3412277B2 (en) Thin film transistor and method of manufacturing the same
JPH0348459A (en) Semiconductor device and manufacture thereof
US4527325A (en) Process for fabricating semiconductor devices utilizing a protective film during high temperature annealing
JP3746907B2 (en) Manufacturing method of semiconductor device
JPH023244A (en) Manufacture of semiconductor device
JPH0448624A (en) Manufacture of semiconductor device
KR100353525B1 (en) Method for forming gate electrode in semiconductor device
JPS6123363A (en) Semiconductor device and manufacture of the same
JPH0684939A (en) Manufacture of mis field-effect semiconductor device
JPH06232155A (en) Manufacture of semiconductor device
JPS6342173A (en) Manufacture of insulating gate type semiconductor device
JPH0846044A (en) Manufacture of semiconductor device
JPS60258964A (en) Manufacture of semiconductor device
JPH03116968A (en) Manufacture of semiconductor device
TW522470B (en) Method of improving end-of-line shortening of a linear thin film
JPH04162519A (en) Manufacture of mos semiconductor device
JPS62281351A (en) Manufacture of semiconductor device
JPS6156448A (en) Manufacture of complementary semiconductor device
JP3147374B2 (en) Semiconductor device
JPH08316475A (en) Semiconductor device and manufacture thereof
JPH01251658A (en) Manufacture of semiconductor device
JPH05198567A (en) Manufacture of semiconductor device
JPS60133759A (en) Manufacture of semiconductor device
JPH0415617B2 (en)