JPH05198567A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05198567A
JPH05198567A JP793992A JP793992A JPH05198567A JP H05198567 A JPH05198567 A JP H05198567A JP 793992 A JP793992 A JP 793992A JP 793992 A JP793992 A JP 793992A JP H05198567 A JPH05198567 A JP H05198567A
Authority
JP
Japan
Prior art keywords
oxide film
polysilicon layer
nitride film
mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP793992A
Other languages
Japanese (ja)
Inventor
Tsutomu Saito
勉 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP793992A priority Critical patent/JPH05198567A/en
Publication of JPH05198567A publication Critical patent/JPH05198567A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)

Abstract

PURPOSE:To provide a semiconductor device having a precisely formed isolation region having smaller bird's beaks by using local oxidation. CONSTITUTION:A semiconductor device includes a LOCOS structure formed by selective oxidation of the surface of a substrate 1 using a nitride mask 4a formed on an oxide film 2 covering the substrate. Specifically, the nitride mask 4a is formed on a polysilicon layer deposited over the oxide film 2. The nitride mask is used to selectively oxidize the polysilicon layer and the surface of the substrate to an isolation region 5. FETs are formed in the areas separated by the isolation region 5. The oxide film 2 serves as the gate oxide of the FETs 2a. After the isolation region, the polysilicon layer is selectively etched to form the gate electrodes 3a of the FETs.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体の製造方法に関
し,特にバーズピークの小さなシリコン表面の選択的酸
化方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor, and more particularly to a method for selectively oxidizing a silicon surface having a small bird's peak.

【0002】シリコン基板上の活性領域を素子分離する
方法として,窒化膜マスクを用いた選択的酸化によりS
iO2 からなる絶縁分離帯を形成するLOCOSが一般
に広く利用されている。
As a method for isolating active regions on a silicon substrate, S is formed by selective oxidation using a nitride film mask.
LOCOS forming an insulating separation band composed of iO 2 is generally widely used.

【0003】しかし,近年の素子の微細化,高速化に伴
い,微細な素子領域を精密に形成する必要が強くなって
いる。このため,絶縁分離帯の形成時に窒化膜マスクの
内部に絶縁分離帯が侵入して生ずるバーズピークを小さ
くすることができる素子分離方法が要請されている。
However, with the recent miniaturization and speeding up of elements, it is becoming increasingly necessary to form fine element regions precisely. Therefore, there is a demand for an element isolation method that can reduce the bird's peak generated by the insulative isolation band penetrating inside the nitride film mask when the insulative isolation band is formed.

【0004】[0004]

【従来の技術】図3は従来の実施例説明図であり,シリ
コン基板断面によりLOCOSの工程を表している。
2. Description of the Related Art FIG. 3 is an explanatory view of a conventional embodiment, showing a LOCOS process by a cross section of a silicon substrate.

【0005】従来のLOCOSでは,先ず,図3(a)
を参照して,シリコン基板1表面に熱酸化膜2を形成
し,その上にシリコン窒化膜を堆積してエッチングし,
素子分離すべき領域を覆う窒化膜マスク4aを形成す
る。
In the conventional LOCOS, first, as shown in FIG.
Referring to, a thermal oxide film 2 is formed on the surface of the silicon substrate 1, and a silicon nitride film is deposited and etched on the thermal oxide film 2.
A nitride film mask 4a is formed so as to cover the region where elements are to be isolated.

【0006】次いで,図3(b)を参照して,窒化膜マ
スク4aを用いてシリコン基板1表面を熱酸化し,窒化
膜マスク4aで覆われた領域外にSiO2 からなる絶縁
分離帯5を形成して素子分離をなしていた。
Next, referring to FIG. 3B, the surface of the silicon substrate 1 is thermally oxidized by using the nitride film mask 4a, and an insulating separation band 5 made of SiO 2 is formed outside the region covered with the nitride film mask 4a. To form the element isolation.

【0007】かかる方法では,窒化膜マスク4aと基板
1との間に介在する酸化膜2を通して酸素が窒化膜マス
ク4aの内側に拡散するため,窒化膜マスク4aの周辺
内側に絶縁分離帯が形成され,バーズピーク8を生ずる
のである。
In such a method, oxygen diffuses inside the nitride film mask 4a through the oxide film 2 interposed between the nitride film mask 4a and the substrate 1, so that an insulating separation band is formed inside the periphery of the nitride film mask 4a. And a bird's peak 8 is generated.

【0008】このため,素子分離された領域は窒化膜マ
スクよりも小さくなるので,微細な領域にあっては大き
さ及び形状を精密に形成することができない。このよう
な不都合を回避するために,酸化膜2を薄くして窒化膜
マスク4aの周辺からの酸素の拡散を防止することによ
り,バーズピークを小さくする方法が用いられている。
For this reason, the region where the element is isolated is smaller than the nitride film mask, so that the size and shape cannot be precisely formed in a fine region. In order to avoid such inconvenience, a method of reducing the bird's peak by thinning the oxide film 2 to prevent oxygen from diffusing from the periphery of the nitride film mask 4a is used.

【0009】しかし,酸化膜2は,窒化膜マスク4aを
形成するためのエッチングにおいてストッパとしての機
能を有することから,酸化膜4aを薄くすると窒化膜マ
スク4aを基板1表面を損傷することなく形成すること
が困難になる。
However, since the oxide film 2 has a function as a stopper in etching for forming the nitride film mask 4a, when the oxide film 4a is thinned, the nitride film mask 4a is formed without damaging the surface of the substrate 1. Difficult to do.

【0010】また,酸化膜2は窒化膜の応力の緩和層と
なることから,余り薄くすると応力による損傷が発生す
る。このため,酸化膜2を無闇に薄くすることはでき
ず,従って従来の酸化膜を薄くする方法ではバーズピー
クの抑制は限界があった。
Further, since the oxide film 2 serves as a stress relieving layer of the nitride film, if it is made too thin, damage due to stress occurs. For this reason, the oxide film 2 cannot be thinned unnecessarily, and thus the conventional method of thinning the oxide film has a limit in suppressing the bird's peak.

【0011】[0011]

【発明が解決しようとする課題】上述のように従来の絶
縁分離帯を形成する方法では,基板と窒化膜マスクの間
に介在する酸化膜を薄くすることができないため,バー
ズピークを小さくすることができず,このため素子分離
領域を精密に形成することができないという欠点があ
る。
As described above, in the conventional method for forming the insulating separation band, the oxide film interposed between the substrate and the nitride film mask cannot be thinned, so that the bird's peak should be reduced. Therefore, there is a drawback that the element isolation region cannot be formed precisely.

【0012】本発明は,絶縁分離帯を窒化膜マスクと密
接するポリシリコン層を酸化して形成することにより,
バーズピークが小さく精密に形成された絶縁分離帯を有
する半導体装置の製造方法を提供することを目的とす
る。
According to the present invention, by forming an insulating separation band by oxidizing a polysilicon layer in close contact with a nitride film mask,
An object of the present invention is to provide a method of manufacturing a semiconductor device having an insulating separation band with a small bird's peak and being precisely formed.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理説明
図であり,図1(a),(b)は絶縁分離の工程を,図
1(c),(d)はゲート構造の製造工程をそれぞれ断
面により表したものである。
FIG. 1 is a diagram for explaining the principle of the present invention. FIGS. 1 (a) and 1 (b) show a process of insulation separation, and FIGS. 1 (c) and 1 (d) show a gate structure. Each manufacturing process is represented by a cross section.

【0014】上記課題を解決するために,本発明の第一
の構成は,図1(a),(b)を参照して,シリコン基
板1表面に形成された酸化膜2上に設けられた窒化膜マ
スク4aを用いて該シリコン基板1表面を選択的に酸化
するLOCOS(localizedoxidation of silicon)を
含む半導体装置の製造方法において,該窒化膜マスク4
aは該酸化膜2上に堆積されたポリシリコン層3上に密
接して設けられ,該窒化膜マスク4aを用いて該ポリシ
リコン層3及び該シリコン基板1表面を選択的に酸化し
て素子分離をするための絶縁分離帯5を形成する工程を
有することを特徴として構成し,及び,第二の構成は,
図1(c),(d)を参照して,第一の構成を用いて形
成された該絶縁分離帯5により素子分離される電界効果
トランジスタを有する半導体装置の製造方法であって,
該酸化膜2を該電界効果トランジスタのゲート酸化膜2
aとして形成する工程と,該絶縁分離帯5を形成する工
程の後,該ポリシリコン層3の選択的エッチングにより
該ポリシリコン層3の一部を該電界効果トランジスタの
ゲート電極3aとして形成する工程とを有することを特
徴として構成する。
In order to solve the above problems, the first structure of the present invention is provided on the oxide film 2 formed on the surface of the silicon substrate 1 with reference to FIGS. 1 (a) and 1 (b). In a method of manufacturing a semiconductor device including LOCOS (localized oxidation of silicon) for selectively oxidizing the surface of the silicon substrate 1 using the nitride film mask 4a, the nitride film mask 4
a is provided in close contact with the polysilicon layer 3 deposited on the oxide film 2, and the surface of the polysilicon layer 3 and the surface of the silicon substrate 1 are selectively oxidized by using the nitride film mask 4a to form an element. It is characterized by having a step of forming an insulating separation band 5 for separation, and the second configuration is
With reference to FIGS. 1C and 1D, there is shown a method of manufacturing a semiconductor device having a field effect transistor which is element-isolated by the insulating isolation band 5 formed using the first configuration,
The oxide film 2 is replaced with the gate oxide film 2 of the field effect transistor.
after the step of forming a and the step of forming the insulating separation band 5, a step of forming part of the polysilicon layer 3 as the gate electrode 3a of the field effect transistor by selective etching of the polysilicon layer 3. It is characterized by having and.

【0015】[0015]

【作用】本発明の作用を図1を参照して説明する。本発
明の第一の構成では,図1(a)を参照して,シリコン
基板1表面に酸化膜2を形成し,その上にポリシリコン
層3を堆積する。
The operation of the present invention will be described with reference to FIG. In the first configuration of the present invention, referring to FIG. 1A, an oxide film 2 is formed on the surface of a silicon substrate 1, and a polysilicon layer 3 is deposited on the oxide film 2.

【0016】窒化膜マスク4aは,ポリシリコン層3上
に窒化膜を堆積して,この窒化膜をエッチングして形成
される。かかる構成では,窒化膜とポリシリコンとのエ
ッチング速度比が大きいことから,ポリシリコン層3は
窒化膜マスク4aを形成するためのエッチングにおいて
良好なストッバとなり,精密なマスクを製造することが
できる。また,ポリシリコン層のオーバエッチングが生
じないので,オーバエッチングにより露出された側壁面
から酸化が進み,大きなバーズピークを生ずることを防
止することができる。従って,素子分離を精密にするこ
とができる。
The nitride film mask 4a is formed by depositing a nitride film on the polysilicon layer 3 and etching the nitride film. In such a structure, since the etching rate ratio between the nitride film and the polysilicon is large, the polysilicon layer 3 becomes a good stopper in the etching for forming the nitride film mask 4a, and a precise mask can be manufactured. Further, since the polysilicon layer is not over-etched, it is possible to prevent a large bird's peak from being generated due to the progress of oxidation from the side wall surface exposed by the over-etching. Therefore, element isolation can be made precise.

【0017】次に,本構成では,図1(b)を参照し
て,窒化膜マスク3を用いてポリシリコン層3を選択酸
化し,さらに基板1表面層まで酸化を進めて所要の厚さ
の絶縁分離帯5を形成する。
Next, in this structure, referring to FIG. 1B, the polysilicon layer 3 is selectively oxidized using the nitride film mask 3 and further oxidized to the surface layer of the substrate 1 to a desired thickness. To form the insulating separation zone 5.

【0018】かかる構成では,窒化膜マスク4aは酸化
すべきポリシリコン層3上に密着して設けられるため,
従来のLOCOSのごとく窒化膜マスク4aの下の酸化
膜内を通る酸素の拡散は生じないから,ポリシリコン層
3の酸化ではバーズピークが小さいという効果を奏す
る。
In this structure, since the nitride film mask 4a is provided in close contact with the polysilicon layer 3 to be oxidized,
Since oxygen does not diffuse through the oxide film under the nitride film mask 4a unlike the conventional LOCOS, the bird's peak is small in the oxidation of the polysilicon layer 3.

【0019】なお,ポリシリコン層3上に密着して窒化
膜マスク4aを設けても,ポリシリコン層3が在るため
応力は緩和され,シリコン基板1に欠陥が発生すること
はない。
Even if the nitride film mask 4a is provided in close contact with the polysilicon layer 3, the stress is relieved due to the presence of the polysilicon layer 3 and no defect occurs in the silicon substrate 1.

【0020】さらに,本構成では,絶縁分離帯5は,主
にポリシリコン層3と基板1表面との両方の層を酸化し
て形成される。従って,基板1表面が酸化される厚さ
は,絶縁分離帯5の厚さとポリシリコン層3を酸化した
層の厚さの差で足りる。このため,酸化膜2を拡散透過
した酸素により酸化される基板1表面の酸化層は薄くて
よく,バーズピークの成因となる酸化膜2中の酸素の拡
散を短時間に制限することができるから,酸化膜2が存
在してもバーズピークは小さいきである。
Further, in this structure, the insulating separation band 5 is formed mainly by oxidizing both the polysilicon layer 3 and the surface of the substrate 1. Therefore, the thickness of the surface of the substrate 1 that is oxidized is sufficient because of the difference between the thickness of the insulating separation zone 5 and the thickness of the layer obtained by oxidizing the polysilicon layer 3. For this reason, the oxide layer on the surface of the substrate 1 that is oxidized by oxygen diffused and transmitted through the oxide film 2 may be thin, and the diffusion of oxygen in the oxide film 2 that causes the bird's peak can be limited to a short time. However, even if the oxide film 2 exists, the bird's peak is small.

【0021】また,ポリシリコン層3は,バーズピーク
の発生に伴い生ずる窒化膜マスク4aの曲がりを抑制す
ることから,バーズピークの進行を阻害する応力を生
じ,その結果バーズピークの成長を抑えるのである。
Further, since the polysilicon layer 3 suppresses the bending of the nitride film mask 4a caused by the generation of the bird's peak, a stress that inhibits the progress of the bird's peak is generated, and as a result, the growth of the bird's peak is suppressed. is there.

【0022】さらにまた,ポリシリコン層3は窒化膜よ
りも内部応力が小さいから,応力緩和のための酸化膜を
薄くすることができ,この点からもバーズピークの抑制
に寄与する。
Furthermore, since the polysilicon layer 3 has a smaller internal stress than the nitride film, the oxide film for stress relaxation can be thinned, and this also contributes to the suppression of the bird's peak.

【0023】本発明の第二の構成は,第一の構成を利用
して簡便に微細な電界効果トランジスタを製造する方法
に関する。第二の構成では,前提として,図1(b)を
参照して,酸化膜2はゲート酸化膜材料として形成さ
れ,またポリシリコン層3はゲート電極材料として堆積
される。
A second structure of the present invention relates to a method for easily manufacturing a fine field effect transistor using the first structure. In the second configuration, as a premise, referring to FIG. 1B, oxide film 2 is formed as a gate oxide film material, and polysilicon layer 3 is deposited as a gate electrode material.

【0024】次いで,第一の構成の工程を経て絶縁分離
帯5を形成した後,絶縁分離された領域に以下の工程に
より電界効果トランジスタのゲート電極を形成する。先
ず,図1(c)を参照して,ポリシリコン層3上にゲー
ト電極3aパターン形状を有するマスク,例えばレジス
トマスクを形成し,酸化膜2の一部からなるゲート酸化
膜2aをストッバとしてポリシリコン層3をエッチング
し,図1(d)を参照して,ポリシリコン層3の一部を
ゲート電極3aに形成する。
Next, after forming the insulating separation band 5 through the steps of the first constitution, the gate electrode of the field effect transistor is formed in the insulating separated area by the following steps. First, referring to FIG. 1C, a mask having a pattern shape of the gate electrode 3a, for example, a resist mask is formed on the polysilicon layer 3, and the gate oxide film 2a formed of a part of the oxide film 2 is used as a stopper. The silicon layer 3 is etched, and as shown in FIG. 1D, a part of the polysilicon layer 3 is formed on the gate electrode 3a.

【0025】なお,不純物ドープ工程,配線工程は通常
の方法により行うことができる。本構成では,ゲート酸
化膜の形成,ゲート電極材料の堆積の工程を特別に設け
る必要がないから,電界効果トランジスタの製造工程が
単純になるという効果を奏する。
The impurity doping step and the wiring step can be performed by a usual method. With this configuration, there is no need to provide special steps for forming the gate oxide film and depositing the gate electrode material, and therefore the manufacturing process of the field effect transistor is simplified.

【0026】また,ポリシリコン層3のエッチングは従
来方法と同様にすることができ,本発明を従来工程にお
いて適用することが容易である。従って,微細な電界効
果トランジスタを精密に且つ容易に製造することができ
るのである。
Further, the etching of the polysilicon layer 3 can be performed in the same manner as the conventional method, and the present invention can be easily applied in the conventional process. Therefore, a fine field effect transistor can be manufactured precisely and easily.

【0027】[0027]

【実施例】本発明を実施例を参照して詳細に説明する。
図2は本発明の実施例工程図であり,電界効果トランジ
スタの製造工程を断面で表したものである。
EXAMPLES The present invention will be described in detail with reference to examples.
FIG. 2 is a process chart of an embodiment of the present invention, which is a cross-sectional view showing the manufacturing process of a field effect transistor.

【0028】先ず,図2(a)を参照して,シリコン基
板1の一面に例えば厚さ15nmの熱酸化膜をゲート酸化
膜2aとして形成する。次いで,ポリシリコン層3を例
えばCVD法により例えば厚さ100nm堆積する。
First, referring to FIG. 2A, a thermal oxide film having a thickness of, for example, 15 nm is formed as a gate oxide film 2a on one surface of the silicon substrate 1. Then, the polysilicon layer 3 is deposited to a thickness of 100 nm, for example, by the CVD method.

【0029】次いで,窒化膜(Si3 4 )をCVD法
により例えば150nm堆積する。次いで,前記窒化膜を
フォトエッチングして,電界効果トランジスタが形成さ
れるべき領域を素子分離領域として覆う窒化膜マスク4
aを形成する。
Next, a nitride film (Si 3 N 4 ) is deposited to a thickness of 150 nm by the CVD method. Next, the nitride film is photo-etched to cover the region where the field effect transistor is to be formed as an element isolation region.
a is formed.

【0030】かかる窒化膜のエッチングには,例えばC
HFとCFとの混合ガスを用いたRIE(反応性イオン
エッチング)を用いることができる。このときの選択比
は略20以上とすることができ,従来の下地が酸化膜の
場合の選択比,略2と比較して大幅な改善がなされる。
For etching the nitride film, for example, C
RIE (reactive ion etching) using a mixed gas of HF and CF can be used. The selection ratio at this time can be set to about 20 or more, which is a significant improvement over the selection ratio of about 2 when the conventional underlying layer is an oxide film.

【0031】次いで,図2(b)を参照して,窒化膜マ
スクを用いた選択的熱酸化によりポリシリコン層を酸化
し,かつ基板の一部を酸化して,厚さ600nmの酸化膜
からなる絶縁分離帯5を形成する。
Next, referring to FIG. 2B, the polysilicon layer is oxidized by selective thermal oxidation using a nitride film mask, and a part of the substrate is oxidized to remove a 600 nm thick oxide film. Insulating separation band 5 is formed.

【0032】このとき,バーズピークの大きさは0.2
μmであり,従来同じ厚さの窒化膜マスクを用いて同じ
厚さの絶縁分離帯を形成する場合のバーズピークの大き
さ0.35μmと比較して,略60%の大きさに抑制さ
れた。
At this time, the size of the bird's peak is 0.2.
μm, which was suppressed to about 60% of the size of the bird's peak of 0.35 μm in the case of forming an insulating separation band of the same thickness using a nitride film mask of the same thickness. ..

【0033】次いで,図2(c)を参照して,熱燐酸に
浸漬して窒化膜マスク4aを除去する。次いで,図示し
ていないが必要ならば不純物イオンを注入してチャネル
を形成する。なお,ポリシリコン層は堆積時に不純物を
ドープすることもでき,またチャネル形成後にドープす
ることもできる。
Then, referring to FIG. 2C, the nitride film mask 4a is removed by immersing in hot phosphoric acid. Then, although not shown, if necessary, impurity ions are implanted to form a channel. The polysilicon layer may be doped with impurities during deposition, or may be doped after forming the channel.

【0034】次いで,図2(d)を参照して,例えば厚
さ100nmのWSi層7を例えばCVD法により堆積
し,堆積後に例えばPをイオン注入する。次いで,図2
(e)を参照して,WSi層7上にゲート形状のレジス
トマスク6をフォトリソグラフィにより形成し,このレ
ジストマスク6を用いてWSi層7をエッチングしWS
iパターン7aを形成する。WSi層7のエッチング
は,例えば塩素と酸素の混合ガスを用いたECRエッチ
ングによりなされる。
Next, referring to FIG. 2D, a WSi layer 7 having a thickness of 100 nm, for example, is deposited by, for example, the CVD method, and P is ion-implanted after the deposition. Then, FIG.
Referring to (e), a gate-shaped resist mask 6 is formed on the WSi layer 7 by photolithography, and the WSi layer 7 is etched using this resist mask 6 to perform WS.
The i pattern 7a is formed. The WSi layer 7 is etched by ECR etching using a mixed gas of chlorine and oxygen, for example.

【0035】次いで,図2(f)を参照して,上記のレ
ジストマスク6及びWSiパターン7aをマスクとし
て,例えばHBrを含むガスを用いるECRエッチング
によりポリシリコン層3をパターニングし,ポリシリコ
ンのゲート電極3aを形成する。
Next, referring to FIG. 2 (f), the polysilicon layer 3 is patterned by ECR etching using a gas containing HBr, for example, using the resist mask 6 and the WSi pattern 7a as masks, and the gate of polysilicon is formed. The electrode 3a is formed.

【0036】なお,ポリシリコンのエッチングにおい
て,ゲート酸化膜2aは十分ストッパとして機能する。
次いで,図示されていないがソース,ドレインにイオン
注入したのち,図2(g)を参照して,レジストマスク
6を除去して電界効果トランジスタを完成する。
In the etching of polysilicon, the gate oxide film 2a sufficiently functions as a stopper.
Next, although not shown, after ion-implanting into the source and the drain, referring to FIG. 2G, the resist mask 6 is removed to complete the field effect transistor.

【0037】本実施例によれば,素子分離領域として精
密に画定された領域に,少ない工程で電界効果トランジ
スタを形成することができる。
According to this embodiment, a field effect transistor can be formed in a region precisely defined as an element isolation region with a small number of steps.

【0038】[0038]

【発明の効果】本発明によれば,絶縁分離帯の一部を窒
化膜マスクと密着するポリシリコン層を酸化して形成す
ることにより,酸素が窒化膜マスク周辺からマスクの下
に拡散することを抑制することができるから,バーズピ
ークが小さい絶縁分離帯を形成することができ,精密に
形成された絶縁分離帯を有する半導体装置の製造方法を
提供することができる。
According to the present invention, oxygen is diffused from the periphery of the nitride film mask to below the mask by forming a part of the insulating separation zone by oxidizing the polysilicon layer that adheres to the nitride film mask. Therefore, it is possible to form an insulation separation band having a small bird's peak, and it is possible to provide a method for manufacturing a semiconductor device having a precisely formed insulation separation band.

【0039】また,絶縁分離帯を形成するために用いた
酸化膜及びポリシリコン層をゲート酸化膜及びゲート電
極として利用することにより,電界効果トランジスタの
製造工程を短縮することができる。
Further, by using the oxide film and the polysilicon layer used for forming the insulating separation band as the gate oxide film and the gate electrode, the manufacturing process of the field effect transistor can be shortened.

【0040】このため,半導体装置の性能向上に貢献す
るところが大きい。
Therefore, it greatly contributes to the performance improvement of the semiconductor device.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.

【図2】 本発明の実施例工程図FIG. 2 is a process chart of an embodiment of the present invention

【図3】 従来の実施例説明図FIG. 3 is an explanatory diagram of a conventional example

【符号の説明】[Explanation of symbols]

1 基板 2 酸化膜 2a ゲート酸化膜 3 ポリシリコン層 3a ゲート電極 4a 窒化膜マスク 5 絶縁分離帯 6 レジストマスク 7 WSi層 7a WSiパターン 8 バーズピーク 1 substrate 2 oxide film 2a gate oxide film 3 polysilicon layer 3a gate electrode 4a nitride film mask 5 insulating separation band 6 resist mask 7 WSi layer 7a WSi pattern 8 bird's peak

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板表面(1)に形成された酸
化膜(2)上に設けられた窒化膜マスク(4a)を用い
て該シリコン基板(1)表面を選択的に酸化するLOC
OS(localized oxidation of silicon)を含む半導体
装置の製造方法において, 該窒化膜マスク(4a)は該酸化膜(2)上に堆積され
たポリシリコン層(3)上に密接して設けられ, 該窒化膜マスク(4a)を用いて該ポリシリコン層
(3)及び該シリコン基板(1)表面を選択的に酸化し
て素子分離をするための絶縁分離帯(5)を形成する工
程を有することを特徴とする半導体装置の製造方法。
1. A LOC for selectively oxidizing the surface of a silicon substrate (1) by using a nitride film mask (4a) provided on an oxide film (2) formed on the surface (1) of the silicon substrate.
In a method of manufacturing a semiconductor device including OS (localized oxidation of silicon), the nitride film mask (4a) is closely provided on a polysilicon layer (3) deposited on the oxide film (2), A step of forming an insulating isolation band (5) for element isolation by selectively oxidizing the surfaces of the polysilicon layer (3) and the silicon substrate (1) using a nitride film mask (4a). A method for manufacturing a semiconductor device, comprising:
【請求項2】 請求項1記載の方法を用いて形成された
該絶縁分離帯(5)により素子分離される電界効果トラ
ンジスタを有する半導体装置の製造方法であって, 該酸化膜(2)を該電界効果トランジスタのゲート酸化
膜(2a)として形成する工程と, 該絶縁分離帯(5)を形成する工程の後,該ポリシリコ
ン層(3)の選択的エッチングにより該ポリシリコン層
(3)の一部を該電界効果トランジスタのゲート電極
(3a)として形成する工程とを有することを特徴とす
る半導体装置の製造方法。
2. A method for manufacturing a semiconductor device having a field effect transistor, which is formed by using the method according to claim 1 and is element-isolated by the insulating isolation band (5), wherein the oxide film (2) is formed. After the step of forming the gate oxide film (2a) of the field effect transistor and the step of forming the insulating separation band (5), the polysilicon layer (3) is selectively etched by the polysilicon layer (3). A step of forming a part of the above as a gate electrode (3a) of the field effect transistor.
JP793992A 1992-01-20 1992-01-20 Manufacture of semiconductor device Withdrawn JPH05198567A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP793992A JPH05198567A (en) 1992-01-20 1992-01-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP793992A JPH05198567A (en) 1992-01-20 1992-01-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05198567A true JPH05198567A (en) 1993-08-06

Family

ID=11679485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP793992A Withdrawn JPH05198567A (en) 1992-01-20 1992-01-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05198567A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313034B1 (en) * 1995-08-03 2001-11-06 Chartered Semiconductor Manufacturing Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313034B1 (en) * 1995-08-03 2001-11-06 Chartered Semiconductor Manufacturing Method for forming integrated circuit device structures from semiconductor substrate oxidation mask layers

Similar Documents

Publication Publication Date Title
US6087241A (en) Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
JPH03145730A (en) Manufacture of ic semiconductor device
US6635537B2 (en) Method of fabricating gate oxide
JPS61247051A (en) Manufacture of semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH05198567A (en) Manufacture of semiconductor device
JPS5856436A (en) Manufacture of semiconductor device
JP2707901B2 (en) Method for manufacturing semiconductor device
KR100361763B1 (en) Method for manufacturing isolation layer of semiconductor device
KR960014450B1 (en) Method of isolation of a semiconductor device
JP3178444B2 (en) Method for manufacturing semiconductor device
JP3521921B2 (en) Method for manufacturing semiconductor device
KR100287916B1 (en) Method for manufacturing isolation layer of semiconductor device
JPH05259446A (en) Manufacture of semiconductor device
KR20000004532A (en) Method for manufacturing an isolation layer of semiconductor devices
JPS58175843A (en) Manufacture of semiconductor integrated circuit
JPS62248236A (en) Manufacture of semiconductor device
JPH08236608A (en) Fabrication of semiconductor device
JPH1126756A (en) Manufacture of semiconductor device
JP2001156286A (en) Semiconductor device and its manufacturing method
JPH0794734A (en) Method of manufacturing transistor with high withstanding voltage
JPH01256155A (en) Manufacture of semiconductor device
JPS6092665A (en) Manufacture of semiconductor device
JPH10189710A (en) Semiconductor device and manufacture thereof
JPH07122628A (en) Fabrication of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990408