JPH0447973B2 - - Google Patents

Info

Publication number
JPH0447973B2
JPH0447973B2 JP60030389A JP3038985A JPH0447973B2 JP H0447973 B2 JPH0447973 B2 JP H0447973B2 JP 60030389 A JP60030389 A JP 60030389A JP 3038985 A JP3038985 A JP 3038985A JP H0447973 B2 JPH0447973 B2 JP H0447973B2
Authority
JP
Japan
Prior art keywords
bonding
wire
lead
capillary
wire bonder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60030389A
Other languages
English (en)
Other versions
JPS61190953A (ja
Inventor
Hiroshi Munakata
Nobuhiro Takasugi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP60030389A priority Critical patent/JPS61190953A/ja
Publication of JPS61190953A publication Critical patent/JPS61190953A/ja
Publication of JPH0447973B2 publication Critical patent/JPH0447973B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明はワイヤボンダに関し、特にリードへの
ワイヤボンデイングを高信頼度に行うことのでき
るワイヤボンダに関するものである。
〔背景技術〕
半導体装置のリードフレームやパツケージベー
ズ上に固着した半導体ペレツトの電極パツドを、
リードフレームやパツケージベースの外部導出用
のリードに電気的に接続するためにワイヤボンデ
イングが行われるが、近年のこの種のワイヤボン
ダは、電極パツドやリードを自動的に認識した上
でその認識位置にワイヤを接続する自動ワイヤボ
ンダとして構成されることが多い。たとえば、か
かる技術を述べてある例としては、工業調査会発
行電子材料1983年11月号別冊、昭和58年11年15日
発行P.140〜145がある。
そして、通常では電極パツドやリードの認識位
置は夫々の中心位置に設定しており、ここにボン
デイングツールを位置決めしてワイヤボンデイン
グを行うようになつている。
ところで、ワイヤの先端にボールを形成しキヤ
ピラリでこのボールを潰しながら熱圧着を行うい
わゆるネイルヘツドボンデイング法を用いて電極
パツドへの第１ボンデイングを行うワイヤボンダ
では、キヤピラリ中心とボンデイング中心とが常
に一致しているので前述した認識方法をそのまま
利用しても、認識位置とワイヤボンデイグ位置と
が常に一致し、電極パツドに良好なボンデイング
を行うことができる。
しかしながら、このワイヤボンダでも、第４
図、第５図に示すように、キヤピラリ３０の一側
でワイヤ３１を押し潰しながらリード３２への圧
着を行う第２ボンデイング時には、実際のボンデ
イング位置Bxがキヤピラリ３０の中心Cxに対し
てワイヤ３１の張設方向側にずれてしまうため、
リード認識位置（リード中心位置）Cx上に正し
くボンデイングできなくなる。特に、この現象は
リード３２延設方向とワイヤ３１の張設方向（平
面XY方向）のずれが大きい程影響が大になり、
場合によつてはリードの端部にボンデイングが行
われたり或いはボンデイングが不良になることも
あり、ワイヤボンデイングの信頼性を低下させる
原因となつている。
このため、これまでのこの種のワイヤボンダで
は、特に多ピン型の半導体装置のワイヤボンデイ
ングにおいて信頼性が低くなり、これに対処する
には全てのリードに対して予め最適ボンデイング
位置を求めかつこれをプログラム化しなければな
らない等、作業が複雑化されかつ汎用性に乏しい
という問題もある。
〔発明の目的〕
本発明の目的は、常にリードの好ましい位置に
ワイヤのボンデイングを行うことができ、半導体
装置の信頼性の向上を図ることのできるワイヤボ
ンダを提供することにある。
本発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、リードの中心位置を認識する認識部
と、この中心位置に対する最適ボンデイング指示
位置の偏倚量を記憶する記憶部と、これら認識部
と記憶部の各出力に基づいて実際のリードにおけ
る最適ボンデイング指示位置を算出する演算部と
をワイヤボンダの制御系内に備えることにより予
めセルフテーチングによつて求められかつ記憶部
内に記憶された偏倚量によつてリードの中心位置
から偏倚された最適ボンデイング指示位置を容易
に求めることができ、良好なワイヤボンデイング
を可能として半導体装置の信頼性の向上を図るこ
とができる。
〔実施例〕
第１図は本発明を金線を用いたネイルヘツドボ
ンデイングに適用したワイヤボンダの実施例の全
体構成図であり、図において１はワイヤボンダ本
体、２は制御系である。
前記ワイヤボンダ本体１は、XYテーブル１０
上に搭載したボンデイングヘツド１１に上下揺動
可能のボンデイングアーム１２を支持し、その先
端にキヤピラリ１３を固着している。このキヤピ
ラリ１３は公知のように先端部を円錐筒状とし、
前記ボンデイングヘツド１１の上部に支持したプ
ーリ１５に巻回しているボンデイングワイヤとし
ての金線１４の先端をその中空孔内に挿通してい
る。また、前記ボンデイグアーム１２は図外のカ
ム機構により上下揺動され、この揺動に伴なつて
前記キヤピラリ１３を上下動させることは言うま
でもない。
一方、前記キヤプラリ１３の下方位置には、ボ
ンデイングステージ１６を配置しており、ワイヤ
ボンデイングされる半導体構体１７をその上に載
置している。この半導体構体１７は、本例ではリ
ードフレーム１８上に半導体ペレツト１９を固着
し、リードフレーム１８のインナリード１８Ａと
半導体ペレツト１９の電極パツド１９Ａとの間に
前記金線１４を接続する。
また、前記キヤピラリ１３の上方にはTVカメ
ラ２０をボンデイングヘツド１１に支持し、前記
ボンデイグステージ１６上の半導体構体１７の表
面を撮像することができる。
他方、前記制御系２は、前記TVカメラ２０の
信号から半導体構体１７のインナリード１８Ａと
電極パツド１９Ａを公知のパターン認識法によつ
て認識してその中心位置を認識データとして出力
する認識部２１と、予め種々のインナリードや電
極パツドの中心位置に対する最適ボンデイング指
示位置（キヤピラリの中心が位置すべき位置）の
相対的な偏倚量をデータとして記憶しておく記憶
部２２と、前記認識部２１の出力と記憶部２２に
記憶されている偏倚データとで現在の半導体構体
１７におけるインナリード１８Ａ、電極パツド１
９Ａの絶対的な最適ボンデイング指示位置を決定
する演算部２３とを備えている。前記記憶部２２
には、外部の設計データ２４と前記認識部２１の
夫々の出力に基づいて所定の計算を行うセルフテ
ーチング部２５を付設し、ここから前記した偏倚
データを取り込んでこれを記憶するようになつて
いる。また、演算部２３は前記XYテーブル１０
をコントロールするコントローラ２６を接続し、
キヤピラリ１３を最適ボンデイング指示装置に設
定することができる。
なお、前記制御系２の各部は図外のコンピユー
タによつて集中制御されるように構成できること
は言うまでもない。図中、２７はリード等を視覚
認識するためのモニタである。
次に、以上の構成のワイヤボンダを用いたワイ
ヤボンデイグ作用を説明する。
先ず、ボンデイングステージ１６上のワイヤボ
ンデイングすべき半導体構体１７をTVカメラ２
０で撮像して各インナリード１８Ａや電極パツド
１９Ａをモニタ２７に映すと共に、マーカを各イ
ンナリード１８Ａや電極パツド１９Ａの最適ボン
デイング指示位置に合わせる。なお、各電極パツ
ド１９Ａでは最適ボンデイング指示位置は中心位
置に一致するので問題は生ぜずしたがつてここで
はインナリード１８Ａの場合について説明する。
すなわち、インナリード１８Ａの場合には、第
２図および第３図のようにインナリード１８Ａの
延設方向と、金線１４の張設方向によつて、キヤ
ピラリ１３の中心が位置するのに最適な位置、つ
まり最適ボンデイグ指示位置Bnが各々のインナ
リード１８Ａの中心位置Cnに対して偏倚される。
したがつて、この最適ボンデイング指示位置への
マーク合わせを設計デター２４を利用する等し
て、全てのインナリードに対して行う。
一方、認識部２１は各インナリード１８Ａを認
識することにより各リードの中心位置、換言すれ
ば金線１４が実際にボンデイングされるべき位置
を認識する。
すると、セルフテーチング部２５は、認識部２
１のインナリード１８Ａの位置認識データ、つま
り各インナリード１８Ａの中心位置Cnと、マー
カにより位置合わせされた最適ボンデイング指示
位置Bnとで両者のXY方向の偏倚量（Xn、Yn）
を自動的に計算し、偏倚データとして記憶部２２
に記憶させる。この計算は複数本のインナリード
の全てについて行われ、これにより構体の半導体
構体１７におけるインナリード１８Ａの全てに対
し、その中心位置に対する最適ボンデイング指示
位置の相対的な偏倚量が記憶される。すなわち、
セルフテーチングが完了される。
したがつて、ワイヤボンデイグされる一連の複
数個の半導体構体１７が順次ボンデイングテージ
１６上に移動されてくると、各半導体構体１７は
その都度TVカメラ２０に撮像され、認識部２１
によつて各インナリード１８Ａの中心位置が認識
される。この中心位置は認識データとして演算部
２３へ送出される。
すると、演算部２３は、各インナリード１８Ａ
に対応する偏倚データを記憶部２２から取り込み
ここで両データの相対位置と、前記の中心位置に
基づいて、各インナリード１８Ａにおける絶対的
な最適ボンデイグ指示位置を算出する。そして、
コントローラ２６を制御することにより、XYテ
ーブル１０を位置制御してキヤピラリ１３の中心
をこの最適ボンデイング指示装置に設定し、イン
ナリード１８Ａへのワイヤボンデイングを実行す
ることになる。
このようにして、キヤピラリ１３を位置設定し
てワイヤボンデイングを行えば、第３図に示すよ
うに金線１４はキヤピラリ１３の先端における金
線張設方向の一側においてインナリード１８Ａに
熱圧着され、この位置Baはキヤピラリ１３の中
心位置Caからは偏倚されるが、この偏倚量は予
め記憶していた前述の偏倚量（Xn、Yn）に等し
く、したがつて金線１４は最適ボンデイング指示
位置からこの量だけ偏倚されたインナリード１８
Ａの中心位置Caにボンデイングされることにな
る。
これにより、最初にセルフテーチングを行つて
おけば、以後の同一構成の多数の半導体構体１７
の全てのインナリード１８Ａに対して最適なワイ
ヤボンデイングを自動的に行うことができる。
〔効果〕
(1) ワイヤボンダの制御系に、リードの中心位置
を認識する認識部と、この中心位置に対する最
適ボンデイング指示位置の偏倚量を記憶する記
憶部と、前記認識部と記憶部の各出力に基づい
て、実際のリードにおける最適ボンデイング指
示位置を算出する演算部とを備えているので、
リードを認識すれば全てのリードに対して最適
な位置ヘキヤピラリを設定し、リードの中心位
置へのボンデイングを可能にして信頼性の高い
ワイヤボンデイングを実現できる。
(2) 中心位置に対する最適ボンデイング指示位置
の偏倚量を求めてこれを記憶部に記憶させるセ
ルフテーチング部を有しているので、前記偏倚
量をワイヤボンダ自身で設定でき、ワイヤボン
ダの自動化を図ることができる。
以上本発明者によつてなされた発明を実施例に
もとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。
例えば、制御系認識部、記憶部、演算部は夫々
独立した構成とする必要はなく、制御系全体をコ
ンピユータで構成した上で各部と同一の機能をプ
ログラム化する等ソフト技術で実現できるように
してもよい。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である金線
を用いたワイヤボンダに適用した場合について説
明したが、それに限定されるものではなく、金線
以外のアルミニウム線、銅線を用いたネイルヘツ
ドボンデイング方式のワイヤボンダにも適用でき
る。
【図面の簡単な説明】
第１図は本発明のワイヤボンダの全体構成図、
第２図は半導体構体の電極パツド、リードを示す
一部の拡大平面図、第３図はリードの拡大平面
図、第４図および第５図はボンデイング位置ずれ
を説明するための図であつて、第４図は断面図、
第５図は平面図である。 １……ワイヤボンダ本体、２……制御系、１０
……XYテーブル、１１……ボンデイングヘツ
ド、１２……ボンデイングアーム、１３……キヤ
ピラリ、１４……金線、１６……ボンデイングス
テージ、１７……半導体構体、１８……リードフ
レーム、１８Ａ……インナリード、１９……半導
体ペレツト、１９Ａ……電極パツド、２０……
TVカメラ、２１……認識部、２２……記憶部、
２３……演算部、２４……設計データ、２５……
セルフテーチング部、２６……コントローラ。

Claims (1)

  1. 【特許請求の範囲】 １ ボンデイングステージ上に載置された半導体
    構体のリードを認識し、このリード上にワイヤボ
    ンダ本体のキヤピラリを位置設定してワイヤボン
    デイングを行なわせる制御系を備えてなるワイヤ
    ボンダであつて、前記制御系は前記リードの中心
    位置を認識する認識部と、この中心位置に対する
    キヤピラリが位置すべき最適ボンデイング指示位
    置の偏倚量を記憶する記憶部と、これら認識部と
    記憶部の各出力に基づいて現在ワイヤボンデイン
    グされるべき半導体構体のリードへの最適ボンデ
    イング指示位置を算出しかつキヤピラリをこの位
    置に設定し得る演算部とを備えることを特徴とす
    るワイヤボンダ。 ２ 記憶部はセルフテーチング部を有し、最先の
    半導体構体に対して認識したリード中心位置と、
    このリードに対して予め設定された最適ボンデイ
    ング指示位置とから偏倚量を求め得るように構成
    してなる特許請求の範囲第１項記載のワイヤボン
    ダ。
JP60030389A 1985-02-20 1985-02-20 ワイヤボンダ Granted JPS61190953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60030389A JPS61190953A (ja) 1985-02-20 1985-02-20 ワイヤボンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60030389A JPS61190953A (ja) 1985-02-20 1985-02-20 ワイヤボンダ

Publications (2)

Publication Number Publication Date
JPS61190953A JPS61190953A (ja) 1986-08-25
JPH0447973B2 true JPH0447973B2 (ja) 1992-08-05

Family

ID=12302551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60030389A Granted JPS61190953A (ja) 1985-02-20 1985-02-20 ワイヤボンダ

Country Status (1)

Country Link
JP (1) JPS61190953A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362242A (ja) * 1986-09-02 1988-03-18 Toshiba Corp ワイヤボンディング装置
JP2598192B2 (ja) * 1991-12-06 1997-04-09 株式会社東芝 半導体製造装置

Also Published As

Publication number Publication date
JPS61190953A (ja) 1986-08-25

Similar Documents

Publication Publication Date Title
US4437604A (en) Method of making fine wire interconnections
US6789240B2 (en) Method of controlling bond process quality by measuring wire bond features
US6112973A (en) Angled transducer-dual head bonder for optimum ultrasonic power application and flexibility for tight pitch leadframe
US5292050A (en) Wire bonder
JPH0447973B2 (ja)
USRE37396E1 (en) Semiconductor wire bonding method
JP3152764B2 (ja) ワイヤボンダ−
JPH0256942A (ja) 半導体装置
JPS593850B2 (ja) 半導体ワイヤ−ボンディング装置
JPS61159746A (ja) Ｉｃモジユ−ルのワイヤボンデイング方法
JP3753685B2 (ja) ワイヤボンディング方法
KR100348828B1 (ko) 스태거드 와이어본딩방법
JP3026303B2 (ja) 半導体パッケージのワイヤボンディング方法及びそのワイヤボンディング装置
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置
JP3817021B2 (ja) ワイヤボンディング装置のボンディングレベル設定方法
KR100629272B1 (ko) 와이어 본딩 방법
JPH05211193A (ja) ワイヤボンディング方法
JPH0369171B2 (ja)
JP2853314B2 (ja) ネイルヘッドボンディング方法
JPS60242627A (ja) ワイヤボンデイング方法およびその装置
JPH0831459B2 (ja) ボ−ルバンプ形成方法及びその装置
JPH0789559B2 (ja) ワイヤ−ボンデイング装置
JPS62104126A (ja) ワイヤボンデイング方法
JP2000058582A (ja) ワイヤボンディング装置
JPH02297948A (ja) ボンディング装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term