JP3152764B2 - ワイヤボンダ− - Google Patents

ワイヤボンダ−

Info

Publication number
JP3152764B2
JP3152764B2 JP28316392A JP28316392A JP3152764B2 JP 3152764 B2 JP3152764 B2 JP 3152764B2 JP 28316392 A JP28316392 A JP 28316392A JP 28316392 A JP28316392 A JP 28316392A JP 3152764 B2 JP3152764 B2 JP 3152764B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor chip
wire
height
capillary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28316392A
Other languages
English (en)
Other versions
JPH06132347A (ja
Inventor
正彦 櫻井
靖彦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28316392A priority Critical patent/JP3152764B2/ja
Publication of JPH06132347A publication Critical patent/JPH06132347A/ja
Application granted granted Critical
Publication of JP3152764B2 publication Critical patent/JP3152764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体チップとイン
ナ−リ−ドとを接続するボンディングワイヤのル−プ形
状を最適にできるワイヤボンダ−に関する。
【０００２】
【従来の技術】図７は、従来のワイヤボンダ−を用いて
ワイヤボンディングされた半導体装置を示す断面図であ
る。リ−ドフレ−ム１はインナ−リ−ド２、アイランド
４および図示せぬタイバ−から構成されている。前記ア
イランド４の上には接着剤３が塗布され、この接着剤３
の上には半導体チップ５が載置される。この半導体チッ
プ５の表面には図示せぬボンディングパッドが設けられ
ている。このボンディングパッドには図示せぬワイヤボ
ンダ−によりボンディングワイヤ７の一端が電気的に接
続され、このボンディングワイヤ７の他端は前記インナ
−リ−ド２の先端と電気的に接続される。
【０００３】
【発明が解決しようとする課題】ところで、前記半導体
装置を製造する工程において、従来のワイヤボンダ−に
よって半導体チップ５とインナ−リ−ド２とをボンディ
ングワイヤ７により電気的に接続する際の条件、すなわ
ちボンディングパラメ−タを設定する作業には、作業者
の勘に頼る部分が多かった。このため、最適のボンディ
ングパラメ−タを設定できていないことが多かった。こ
の結果、図７に示すように、ボンディングワイヤ７の一
端におけるボ−ルネック部１１に過度のストレスが残る
ことにより、短時間の熱サイクルテストでオ−プン不良
が発生することがある。さらに、半導体チップ５の上面
からのボンディングワイヤ７の高さＨが低すぎることに
より、半導体チップ５の端部とボンディングワイヤ７と
が接触するショ−ト不良が発生することがある。
【０００４】また、一つの半導体チップ５において複数
のワイヤボンディングを行うため、それぞれのボンディ
ングワイヤ７に最適のボンディングパラメ−タを設定す
ることが要求される。したがって、一品種のボンディン
グパラメ−タを設定する際に多くの時間と大変な労力と
が必要とされる。
【０００５】この発明は上記のような事情を考慮してな
されたものであり、その目的は、最適なボンディングパ
ラメ−タを設定することにより、ボンディングワイヤの
オ−プン不良およびショ−ト不良それぞれの発生を防止
するとともに、ボンディングパラメ−タの設定を短い時
間で行うワイヤボンダ−を提供することにある。
【０００６】
【課題を解決するための手段】この発明は、上記課題を
解決するため、第１の認識部により認識された半導体チ
ップのマウント位置および前記マウント位置の設計デー
タから前記マウント位置のずれが算出され、このマウン
ト位置のずれから前記半導体チップにおけるボンディン
グパッドの位置が算出される第１の演算部と、第２の認
識部により認識されたリードフレームの位置および前記
位置の設計データから前記位置のずれが算出され、この
位置のずれから前記リードフレームにおけるインナーリ
ードのボンディング位置が算出される第２の演算部と、
前記ボンディングパッドの位置、前記インナーリードの
ボンディング位置および半導体装置の設計データから、
前記半導体チップの上に位置する部分のボンディングワ
イヤの長さが算出される第３の演算部と、キャピラリー
を前記ボンディングパッドの位置から上方に移動させる
際の高さであるリバース高さ、このリバース高さまで移
動させた前記キャピラリーを前記ボンディング位置の反
対側に移動させる際の長さであるリバース量、このリバ
ース量だけ移動させた前記キャピラリーを最高の位置ま
で移動させる際の前記半導体チップの上面からの高さで
あるＺストローク量および前記最高の位置から前記ボン
ディング位置に前記キャピラリーを移動させる際の前記
キャピラリーの軌跡からなるボンディングパラメータ
が、前記ボンディングパッドの位置および前記ボンディ
ング位置から算出されるボンディングワイヤのループ長
さ、前記半導体チップの上に位置する部分のボンディン
グワイヤの長さ、前記ボンディングパッドの位置の設計
データおよび前記ボンディング位置の設計データから算
出されるボンディング段差、前記ボンディングパッドの
上方に位置する前記ボンディングワイヤの前記半導体チ
ップ上面からの高さである第１の設計データおよび前記
半導体チップにおける周縁部の上方に位置する前記ボン
ディングワイヤの前記半導体チップ上面からの高さであ
る第２の設計データにより自動選択される自動選択部
と、前記自動選択部により選択された前記ボンディング
パラメータを用いて前記キャピラリーの移動が制御さ
れ、前記ボンディングワイヤが前記第１および前記第２
の設計データの高さを有するループ形状とされる制御部
とを具備することを特徴としている。
【０００７】
【作用】この発明は、第１の演算部において、マウント
位置のずれが補正された半導体チップにおけるボンディ
ングパッドの位置を算出する。第２の演算部において、
リ−ドフレ−ムの位置のずれが補正されたインナ−リ−
ドのボンディング位置を算出する。第３の演算部におい
て、前記半導体チップの上に位置する部分のボンディン
グワイヤの長さを算出する。自動選択部において、ボン
ディングワイヤのル−プ長さ、ボンディングワイヤの長
さ、ボンディング段差、第１の設計デ−タおよび第２の
設計デ−タにより、リバ−ス高さ、リバ−ス量、Ｚスト
ロ−ク量および最高の位置から前記ボンディング位置に
前記キャピラリ−を移動させる際の前記キャピラリ−の
軌跡を自動選択している。このため、前記リバ−ス高
さ、リバ−ス量、Ｚストロ−ク量およびキャピラリ−の
軌跡それぞれを選択する際、作業者の勘に頼ることな
く、最適値を自動的に選択することができる。この結
果、ボンディングワイヤのル−プ形状を最適な形状とす
ることができるため、ボンディングワイヤのオ−プン不
良およびショ−ト不良それぞれの発生を防止することが
できる。
【０００８】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。
【０００９】図１は、この発明の実施例によるワイヤボ
ンダ−の要部を示すとともに、このワイヤボンダ−によ
り半導体装置をワイヤボンディングする工程を模式的に
示す断面図である。リ−ドフレ−ム２１はインナ−リ−
ド２２、アイランド２３および図示せぬタイバ−から構
成されている。前記アイランド２３の上には接着剤２４
が塗布され、この接着剤２４の上には半導体チップ２５
が載置される。次に、前記半導体チップ２５上に設けら
れた図示せぬボンディングパッドの上に図示せぬ移動手
段によりキャピラリ−３０が移動される。
【００１０】次に、前記キャピラリ−３０からボンディ
ングワイヤ２６の一端が出され、このボンディングワイ
ヤ２６は前記ボンディングパッドと電気的に接続され
る。この後、前記キャピラリ−３０は第１の移動経路３
１に沿って移動される。すなわち、半導体チップ２５の
表面に対して垂直方向に移動される。これにより、前記
キャピラリ−３０は半導体チップ２５の表面からの高
さ、すなわちリバ−ス高さがＲH である第１の位置３１
ａまで移動される。
【００１１】この後、前記キャピラリ−３０は、距離、
いわゆるリバ−ス量がＲS である第２の移動経路３２に
沿って前記第１の位置３１ａから第２の位置３２ａに移
動される。すなわち、前記第１の移動経路３１および前
記ボンディングパッドとインナ−リ−ド２２のボンディ
ング位置３４ａとを結ぶ直線を含む面において、前記第
１の移動経路３１に対して直角方向である第２の移動経
路３２に沿って移動される。前記キャピラリ−３０は前
記面に沿って移動されるものである。尚、キャピラリ−
３０を第２の移動経路３２に沿って第１の位置３１ａか
ら第２の位置３２ａに移動させているが、キャピラリ−
３０を第２の移動経路３２に対してリバ−ス角度Ｒθを
有する第５の移動経路３２ｂに沿って第１の位置３１ａ
から第５の位置３２ｃに移動させることも可能である。
【００１２】次に、前記キャピラリ−３０は、前記第２
の位置３２ａから第３の位置３３ａに第３の移動経路３
３に沿って移動される。この第３の移動経路３３は前記
第２の移動経路３２に対して直角方向を向いている。Ｚ
ストロ−ク量ＺS は、前記第３の位置３３ａの半導体チ
ップ２５の表面からの高さ、すなわち第１の移動経路３
１の距離と第３の移動経路３３の距離との和である。
尚、キャピラリ−３０が前記第５の移動経路３２ｂに沿
って移動された場合は、前記キャピラリ−３０は第５の
位置３２ｃから第３の位置３３ａに移動される。
【００１３】この後、前記キャピラリ−３０は、矢印３
５の方向で曲線からなる第４の移動経路３４に沿って前
記第３の位置３３ａからインナ−リ−ド２２の先端近傍
のボンディング位置３４ａに移動される。次に、前記ボ
ンディング位置３４ａにおいて、前記ボンディングワイ
ヤ２６の他端はインナ−リ−ド２２と電気的に接続され
る。
【００１４】したがって、上記のワイヤボンダ−におい
てキャピラリ−３０を上述したように移動させることに
より、半導体チップ２５とインナ−リ−ド２２とはボン
ディングワイヤ２６により電気的に接続される。この
際、Ｌは、前記ボンディングワイヤ２６のル−プ長さで
ある。このル−プ長さＬは、ボンディングワイヤ２６自
身の長さではなく、ボンディングワイヤ２６を上から視
たときのワイヤ２６の一端と他端との間の長さである。
ｌは、ボンディングワイヤ２６を上から視たとき、半導
体チップ２５の上に位置しているワイヤ２６の長さであ
る。ｈは、半導体チップ２５の表面に対して垂直方向に
おけるボンディングワイヤ２６の一端と他端との高さの
差、すなわちボンディング段差である。Ｈ1 は、前記ボ
ンディングパッドの上方に位置するボンディングワイヤ
２６の半導体チップ２５表面からの高さ、すなわち第１
のル−プ高さである。Ｈ2 は、半導体チップ２５におけ
る周縁部の上方に位置するボンディングワイヤ２６の半
導体チップ２５表面からの高さ、すなわち第２のル−プ
高さである。
【００１５】図２は、図１に示すワイヤボンダ−により
ワイヤボンディングされた半導体装置を示す平面図であ
り、図１と同一部分には同一符号を付し、異なる部分に
ついてのみ説明する。
【００１６】リ−ドフレ−ム２１はインナ−リ−ド２
２、タイバ−２０およびアイランド２３から構成されて
いる。前記タイバ−２０の一端にはアイランド２３が設
けられており、前記タイバ−２０の一端の近傍にはリ−
ドフレ−ム２１の位置検出用穴２０ａが設けられてい
る。前記アイランド２３の上には半導体チップ２５がマ
ウントされており、この半導体チップ２５には複数のボ
ンディングパッド２７および位置検出用パッド２５ａが
設けられている。このボンディングパッド２７にはボン
ディングワイヤ２６の一端が電気的に接続されており、
このボンディングワイヤ２６の他端は前記インナ−リ−
ド２２の先端と電気的に接続されている。
【００１７】図３は、図２の半導体装置を示す断面図で
ある。リ−ドフレ−ム２１のアイランド２３の上には接
着剤２４が塗布されており、この接着剤２４の上には半
導体チップ２５が載置されている。この半導体チップ２
５の表面には前記ボンディングパッド２７が設けられて
いる。このボンディングパッド２７には前記ワイヤボン
ダ−によりボンディングワイヤ２６の一端が電気的に接
続されており、このボンディングワイヤ２６の他端は前
記インナ−リ−ド２２の先端と電気的に接続されてい
る。
【００１８】図４は、この発明の実施例によるワイヤボ
ンダ−を示す構成図である。第１の設計デ−タ部には、
図２に示す半導体チップ２５における位置検出用パッド
２５ａおよび複数のボンディングパッド２７それぞれの
位置の設計デ−タがあらかじめ記憶されている。
【００１９】第２の設計デ−タ部には、図２に示すリ−
ドフレ−ム２１における位置検出用穴２０ａおよび複数
のインナ−リ−ド２２それぞれの位置の設計デ−タがあ
らかじめ記憶されている。
【００２０】半導体装置のデ−タ部には、半導体チップ
のサイズ等の設計デ−タがあらかじめ記憶されている。
【００２１】ボンディング段差のデ−タ部には、図１に
示すボンディング段差ｈの設計デ−タがあらかじめ記憶
されている。
【００２２】ル−プ高さのデ−タ部には、図１に示す第
１および第２のル−プ高さＨ1 、Ｈ2 の設計デ−タがあ
らかじめ記憶されている。
【００２３】先ず、第１の認識部においては、実際にリ
−ドフレ−ム２１の上にマウントされた半導体チップ２
５における位置検出用パッド２５ａの位置が認識され
る。
【００２４】次に、前記認識された位置検出用パッド２
５ａの位置デ−タおよび前記第１の認識部における位置
検出用パッド２５ａの位置の設計デ−タは、第１の演算
部に送られる。この第１の演算部において、前記認識さ
れた位置デ−タと前記位置の設計デ−タとを比較するこ
とにより、実際の半導体チップ２５のマウント位置と設
計上のマウント位置とのずれが計算される。この後、こ
のマウント位置のずれおよび前記第１の認識部における
ボンディングパッド２７の位置の設計デ−タから、実際
に半導体チップ２５がマウントされた後の全てのボンデ
ィングパッド２７の位置が算出される。すなわち、前記
マウント位置のずれを補正したボンディングパッドの実
際の位置が算出される。
【００２５】この後、第２の認識部においては、実際に
図示せぬボンディング部に送られた図２に示すリ−ドフ
レ−ム２１における位置検出用穴２０ａの位置が認識さ
れる。
【００２６】次に、前記認識された位置検出用穴２０ａ
の位置デ−タおよび前記第２の設計デ−タ部における位
置検出用穴２０ａの位置の設計デ−タは、第２の演算部
に送られる。この第２の演算部において、前記認識され
た位置デ−タと前記位置の設計デ−タとを比較すること
により、実際の位置検出用穴２０ａの位置と設計上の位
置検出用穴２０ａの位置とのずれ、すなわちリ−ドフレ
−ム２１の送りずれが算出される。次に、前記位置検出
用穴２０ａの位置ずれおよび前記第２に設計デ−タ部に
おけるインナ−リ−ド２２の位置の設計デ−タから、実
際にリ−ドフレ−ム２１がボンディング部に送られた後
の全てのインナ−リ−ド２２におけるボンディング位置
が算出される。すなわち、前記位置検出用穴２０ａの位
置ずれを補正したインナ−リ−ド２２における実際のボ
ンディング位置が算出される。
【００２７】この後、第３の演算部においては、前記第
１、第２の演算部において算出されたボンディングパッ
ドの位置、ボンディング位置および前記半導体装置のデ
−タ部における設計デ−タから、図１に示す実際のボン
ディングワイヤ２６のル−プ長さＬおよび半導体チップ
２５の上に位置しているボンディングワイヤ２６の長さ
ｌが算出される。
【００２８】次に、自動選択部においては、前記ボンデ
ィング段差のデ−タ部における設計デ−タ、前記ル−プ
高さのデ−タ部における設計デ−タ、前記第３の演算部
において算出されたボンディングワイヤ２６のル−プ長
さＬおよびボンディングワイヤ２６の長さｌから、最適
なボンディングパラメ−タが自動選択される。
【００２９】この後、前記ボンディングパラメ−タはキ
ャピラリ−に接続されている制御部に送られ、この制御
部により図１に示すようなキャピラリ−３０の動きが制
御される。これにより、半導体装置に最適なル−プ形状
のワイヤボンディングが行われる。
【００３０】前記ボンディングパラメ−タとは、図１に
示すリバ−ス高さＲH 、リバ−ス量ＲS 、リバ−ス角度
Ｒθ、Ｚストロ−ク量ＺS 、第４の移動経路３４の軌跡
関数ｆ（ｔ）およびＺディレイ時間ＺD 等である。前記
Ｚディレイ時間ＺD は、半導体チップ２５表面に対して
垂直方向におけるキャピラリ−３０の移動のタイミング
を遅らせる時間である。これらＲH 、ＲS 、Ｒθ、
ＺS 、ＺD は、Ｌ、ｌ、ｈ、Ｈ1 およびＨ2 等の関数、
即ちＲH （Ｌ，ｌ，ｈ，Ｈ1 ，Ｈ2 ）、ＲS （Ｌ，ｌ，
ｈ，Ｈ1 ，Ｈ2 ）、Ｒθ（Ｌ，ｌ，ｈ，Ｈ1 ，Ｈ2 ）、
ＺS （Ｌ，ｌ，ｈ，Ｈ1 ，Ｈ2 ）、ＺD （Ｌ，ｌ，ｈ，
Ｈ1 ，Ｈ2 ）である。前記ｆ（ｔ）は、Ｌ、ｌ、ｈ、Ｈ
1 、Ｈ2 および時間ｔの関数、即ちｆ（Ｌ，ｌ，ｈ，Ｈ
1 ，Ｈ2 ，ｔ）である。
【００３１】以下、前記ボンディングパラメ−タ、例え
ばＺS の具体的な関数について説明する。
【００３２】図５は、この発明の実施例によるワイヤボ
ンダ−によりワイヤボンディングされた半導体装置の要
部を示す断面図であり、図１と同一部分には同一符号を
付す。
【００３３】ボンディングワイヤ２６の一端から他端ま
での長さをＷｌとし、このＷｌをボンディングワイヤ２
６のル−プ長さＬ、半導体チップ２５の上に位置してい
るボンディングワイヤ２６の長さｌ、第１のル−プ高さ
Ｈ1 、設計上のボンディング段差ｈ、余裕αを用いて示
すと、下記式(1) のようになる。前記余裕αは、アイラ
ンド２３の表面における前記アイランド２３の縁部と半
導体チップ２５の縁部との間の長さである。
【００３４】 Ｗｌ＝Ｈ1 ＋ｌ＋α＋［｛Ｌ−（ｌ＋α）｝2 ＋（Ｈ1 ＋ｈ）2 ］0.5 …(1) 図６は、半導体装置に図５に示すようにワイヤボンディ
ングする工程を示す断面図であり、図１と同一部分には
同一符号を付す。
【００３５】ＺS はＺストロ−ク量であり、ＲH はリバ
−ス高さである。前記ＺS の関数を上記式(1) およびＲ
H を用いて示すと、下記式(2) のようになる。
【００３６】 ＺS ＝Ｒh ＋［｛Ｌ−（ｌ＋α）｝2 ＋（Ｈ1 ＋ｈ）2 ］0.5 …(2) 上記実施例によれば、第１の演算部において、マウント
位置のずれが補正された半導体チップ２５におけるボン
ディングパッド２７の位置を算出する。第２の演算部に
おいて、リ−ドフレ−ム２１の位置のずれが補正された
インナ−リ−ド２２のボンディング位置を算出する。第
３の演算部において、前記半導体チップ２５の上方に位
置する部分のボンディングワイヤ２６の長さｌおよびボ
ンディングワイヤ２６のル−プ長さＬを算出する。自動
選択部において、前記ボンディングワイヤ２６のル−プ
長さＬ、ボンディングワイヤの長さｌ、ボンディング段
差ｈ、第１のル−プ高さＨ1 の設計デ−タおよび第２の
ル−プ高さＨ2 の設計デ−タにより、リバ−ス高さ
ＲH 、リバ−ス量ＲS 、Ｚストロ−ク量Ｚs および第３
の位置３３ａからボンディング位置３４ａにキャピラリ
−３０を移動させる際の前記キャピラリ−３０の軌跡を
自動選択している。このため、前記リバ−ス高さＲH 、
リバ−ス量ＲS 、Ｚストロ−ク量Ｚs およびキャピラリ
−の軌跡関数ｆ（ｔ）それぞれを選択する際、作業者の
勘に頼ることなく、最適な値を自動的に選択することが
できる。この結果、前記自動選択部において選択された
ボンディングパラメ−タの値は、ワイヤボンディングの
前工程における製造ばらつき、例えばマウント位置ずれ
等が補正されている。このため、ボンディングワイヤ２
６のル−プを均一且つ最適な形状とすること、すなわち
前記第１、第２のル−プ高さＨ1 、Ｈ2 を最適な高さと
することができる。したがって、ボンディングワイヤ２
６のオ−プン不良およびショ−ト不良それぞれの発生を
防止することができる。これとともに、ボンディングパ
ラメ−タの設定時間を大幅に短縮することができる。
【００３７】また、この発明のワイヤボンダ−によれ
ば、第１、第２のル−プ高さＨ1 、Ｈ2 を最適な高さと
することができるため、半導体チップ２５を薄型のパッ
ケ−ジに封止する製品に特に有効である。
【００３８】
【発明の効果】以上説明したようにこの発明によれば、
自動選択部において、リバ−ス高さ、リバ−ス量、Ｚス
トロ−ク量およびキャピラリ−を移動させる際の前記キ
ャピラリ−の軌跡を自動選択している。したがって、最
適なボンディングパラメ−タを設定することができ、ボ
ンディングワイヤのオ−プン不良およびショ−ト不良そ
れぞれの発生を防止することができる。これとともに、
ボンディングパラメ−タの設定を短い時間で行うことが
できる。
【図面の簡単な説明】
【図１】この発明の実施例によるワイヤボンダ−の要部
を示すとともに、このワイヤボンダ−により半導体装置
をワイヤボンディングする工程を模式的に示す断面図。
【図２】この発明の図１に示すワイヤボンダ−によりワ
イヤボンディングされた半導体装置を示す平面図。
【図３】図２の半導体装置を示す断面図。
【図４】この発明の実施例によるワイヤボンダ−を示す
構成図。
【図５】この発明の図１に示すワイヤボンダ−によりワ
イヤボンディングされた半導体装置の要部を示す断面
図。
【図６】この発明のワイヤボンダ−を用いて図５に示す
ように半導体装置にワイヤボンディングする工程を示す
断面図。
【図７】従来のワイヤボンダ−を用いてワイヤボンディ
ングされた半導体装置を示す断面図。
【符号の説明】
20…タイバ−、20a …位置検出用穴、21…リ−ドフレ−
ム、22…インナ−リ−ド、23…アイランド、24…接着
剤、25…半導体チップ、25a …位置検出用パッド、26…
ボンディングワイヤ、27…ボンディングパッド、30…キ
ャピラリ−、31…第１の移動経路、31a …第１の位置、
32…第２の移動経路、32a …第２の位置、32b …第５の
移動経路、32c …第５の位置、33…第３の移動経路、33
a …第３の位置、34…第４の移動経路、34a …ボンディ
ング位置、35…矢印、Ｈ1 …第１のル−プ高さ、Ｈ2 …
第２のル−プ高さ、Ｌ…ボンディングワイヤのル−プ長
さ、ｌ…半導体チップの上に位置しているボンディング
ワイヤの長さ、ｈ…ボンディング段差、ｔ…時間、ＲH
…リバ−ス高さ、ＲS …リバ−ス量、Ｒθ…リバ−ス角
度、ＺS …Ｚストロ−ク量、ＺD …Ｚディレイ時間、ｆ
（ｔ）…第４の移動経路の軌跡関数、α…余裕
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１の認識部により認識された半導体チ
    ップのマウント位置および前記マウント位置の設計デー
    タから前記マウント位置のずれが算出され、このマウン
    ト位置のずれから前記半導体チップにおけるボンディン
    グパッドの位置が算出される第１の演算部と、 第２の認識部により認識されたリードフレームの位置お
    よび前記位置の設計データから前記位置のずれが算出さ
    れ、この位置のずれから前記リードフレームにおけるイ
    ンナーリードのボンディング位置が算出される第２の演
    算部と、 前記ボンディングパッドの位置、前記インナーリードの
    ボンディング位置および半導体装置の設計データから、
    前記半導体チップの上に位置する部分のボンディングワ
    イヤの長さが算出される第３の演算部と、 キャピラリーを前記ボンディングパッドの位置から上方
    に移動させる際の高さであるリバース高さ、このリバー
    ス高さまで移動させた前記キャピラリーを前記ボンディ
    ング位置の反対側に移動させる際の長さであるリバース
    量、このリバース量だけ移動させた前記キャピラリーを
    最高の位置まで移動させる際の前記半導体チップの上面
    からの高さであるＺストローク量および前記最高の位置
    から前記ボンディング位置に前記キャピラリーを移動さ
    せる際の前記キャピラリーの軌跡からなるボンディング
    パラメータが、前記ボンディングパッドの位置および前
    記ボンディング位置から算出されるボンディングワイヤ
    のループ長さ、前記半導体チップの上に位置する部分の
    ボンディングワイヤの長さ、前記ボンディングパッドの
    位置の設計データおよび前記ボンディング位置の設計デ
    ータから算出されるボンディング段差、前記ボンディン
    グパッドの上方に位置する前記ボンディングワイヤの前
    記半導体チップ上面からの高さである第１の設計データ
    および前記半導体チップにおける周縁部の上方に位置す
    る前記ボンディングワイヤの前記半導体チップ上面から
    の高さである第２の設計データにより自動選択される自
    動選択部と、前記自動選択部により選択された前記ボンディングパラ
    メータを用いて前記キャピラリーの移動が制御され、前
    記ボンディングワイヤが前記第１および前記第２の設計
    データの高さを有するループ形状とされる制御部と、 を具備することを特徴とするワイヤボンダー。
JP28316392A 1992-10-21 1992-10-21 ワイヤボンダ− Expired - Fee Related JP3152764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28316392A JP3152764B2 (ja) 1992-10-21 1992-10-21 ワイヤボンダ−

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28316392A JP3152764B2 (ja) 1992-10-21 1992-10-21 ワイヤボンダ−

Publications (2)

Publication Number Publication Date
JPH06132347A JPH06132347A (ja) 1994-05-13
JP3152764B2 true JP3152764B2 (ja) 2001-04-03

Family

ID=17662006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28316392A Expired - Fee Related JP3152764B2 (ja) 1992-10-21 1992-10-21 ワイヤボンダ−

Country Status (1)

Country Link
JP (1) JP3152764B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4738675B2 (ja) * 2001-09-14 2011-08-03 ルネサスエレクトロニクス株式会社 半導体装置
JP2004172477A (ja) 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US7056819B2 (en) * 2003-09-29 2006-06-06 Agere Systems Inc. Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit
US7347352B2 (en) 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
KR100548795B1 (ko) 2004-02-09 2006-02-02 삼성전자주식회사 자동 와이어 본딩 시스템의 본더 뷰어 시스템
JP4137061B2 (ja) 2005-01-11 2008-08-20 株式会社カイジョー ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法
JP4985789B2 (ja) * 2010-01-13 2012-07-25 株式会社デンソー 力学量センサ

Also Published As

Publication number Publication date
JPH06132347A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
US20070029367A1 (en) Semiconductor device
US20050199677A1 (en) Wire bonding apparatus having actuated flame-off wand
US5176311A (en) High yield clampless wire bonding method
JP3152764B2 (ja) ワイヤボンダ−
KR960001167B1 (ko) 와이어 본딩방법
US5292050A (en) Wire bonder
US5215940A (en) Wire looping method during wire bonding
US6230569B1 (en) Use of a stream of compressed gas to detect semiconductor interconnect problems
USRE37396E1 (en) Semiconductor wire bonding method
US6305594B1 (en) Wire bonding method and apparatus
US8025201B2 (en) Methods and apparatus for integrated circuit ball bonding with substantially perpendicular wire bond profiles
JPH0256942A (ja) 半導体装置
JP2823000B2 (ja) ワイヤボンディング方法
JP2532304B2 (ja) 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
JP2698452B2 (ja) 樹脂封止型半導体装置及びその組立方法
KR200177071Y1 (ko) 스몰 다이패드 패키지 제조용 리드 프레임
KR200202058Y1 (ko) 스몰다이패드패키지용리드프레임및이를흡착하기위한히터블록
JP2853314B2 (ja) ネイルヘッドボンディング方法
JP3026303B2 (ja) 半導体パッケージのワイヤボンディング方法及びそのワイヤボンディング装置
JPH0447973B2 (ja)
JPH0590320A (ja) ボール式ワイヤーボンデイング方法
KR100629272B1 (ko) 와이어 본딩 방법
JPH04277642A (ja) ワイヤーボンディング方法
KR100309135B1 (ko) 와이어본더의와이어테일제어방법
JPH08316259A (ja) 半導体製品のワイヤボンディング方法および装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees