JPH06132347A - ワイヤボンダ− - Google Patents
ワイヤボンダ−Info
- Publication number
- JPH06132347A JPH06132347A JP4283163A JP28316392A JPH06132347A JP H06132347 A JPH06132347 A JP H06132347A JP 4283163 A JP4283163 A JP 4283163A JP 28316392 A JP28316392 A JP 28316392A JP H06132347 A JPH06132347 A JP H06132347A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- semiconductor chip
- wire
- capillary
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】この発明は、最適なボンディングパラメ−タを
設定することにより、ボンディングワイヤのオ−プン不
良およびショ−ト不良それぞれの発生を防止するととも
に、ボンディングパラメ−タの設定を短い時間で行う。 【構成】第3の演算部において、第1、第2の演算部に
より算出したボンディングパッドの位置、ボンディング
位置および半導体装置のデ−タ部における設計デ−タか
ら、実際のボンディングワイヤのル−プ長さおよび半導
体チップの上に位置しているボンディングワイヤの長さ
を算出する。次に、自動選択部において、ボンディング
段差のデ−タ部における設計デ−タ、ル−プ高さのデ−
タ部における設計デ−タ、前記第3の演算部において算
出したボンディングワイヤのル−プ長さおよびボンディ
ングワイヤの長さから、最適なボンディングパラメ−タ
を自動選択している。従って、オ−プン不良およびショ
−ト不良の発生を防止できる。
設定することにより、ボンディングワイヤのオ−プン不
良およびショ−ト不良それぞれの発生を防止するととも
に、ボンディングパラメ−タの設定を短い時間で行う。 【構成】第3の演算部において、第1、第2の演算部に
より算出したボンディングパッドの位置、ボンディング
位置および半導体装置のデ−タ部における設計デ−タか
ら、実際のボンディングワイヤのル−プ長さおよび半導
体チップの上に位置しているボンディングワイヤの長さ
を算出する。次に、自動選択部において、ボンディング
段差のデ−タ部における設計デ−タ、ル−プ高さのデ−
タ部における設計デ−タ、前記第3の演算部において算
出したボンディングワイヤのル−プ長さおよびボンディ
ングワイヤの長さから、最適なボンディングパラメ−タ
を自動選択している。従って、オ−プン不良およびショ
−ト不良の発生を防止できる。
Description
【0001】
【産業上の利用分野】この発明は、半導体チップとイン
ナ−リ−ドとを接続するボンディングワイヤのル−プ形
状を最適にできるワイヤボンダ−に関する。
ナ−リ−ドとを接続するボンディングワイヤのル−プ形
状を最適にできるワイヤボンダ−に関する。
【0002】
【従来の技術】図7は、従来のワイヤボンダ−を用いて
ワイヤボンディングされた半導体装置を示す断面図であ
る。リ−ドフレ−ム1はインナ−リ−ド2、アイランド
4および図示せぬタイバ−から構成されている。前記ア
イランド4の上には接着剤3が塗布され、この接着剤3
の上には半導体チップ5が載置される。この半導体チッ
プ5の表面には図示せぬボンディングパッドが設けられ
ている。このボンディングパッドには図示せぬワイヤボ
ンダ−によりボンディングワイヤ7の一端が電気的に接
続され、このボンディングワイヤ7の他端は前記インナ
−リ−ド2の先端と電気的に接続される。
ワイヤボンディングされた半導体装置を示す断面図であ
る。リ−ドフレ−ム1はインナ−リ−ド2、アイランド
4および図示せぬタイバ−から構成されている。前記ア
イランド4の上には接着剤3が塗布され、この接着剤3
の上には半導体チップ5が載置される。この半導体チッ
プ5の表面には図示せぬボンディングパッドが設けられ
ている。このボンディングパッドには図示せぬワイヤボ
ンダ−によりボンディングワイヤ7の一端が電気的に接
続され、このボンディングワイヤ7の他端は前記インナ
−リ−ド2の先端と電気的に接続される。
【0003】
【発明が解決しようとする課題】ところで、前記半導体
装置を製造する工程において、従来のワイヤボンダ−に
よって半導体チップ5とインナ−リ−ド2とをボンディ
ングワイヤ7により電気的に接続する際の条件、すなわ
ちボンディングパラメ−タを設定する作業には、作業者
の勘に頼る部分が多かった。このため、最適のボンディ
ングパラメ−タを設定できていないことが多かった。こ
の結果、図7に示すように、ボンディングワイヤ7の一
端におけるボ−ルネック部11に過度のストレスが残る
ことにより、短時間の熱サイクルテストでオ−プン不良
が発生することがある。さらに、半導体チップ5の上面
からのボンディングワイヤ7の高さHが低すぎることに
より、半導体チップ5の端部とボンディングワイヤ7と
が接触するショ−ト不良が発生することがある。
装置を製造する工程において、従来のワイヤボンダ−に
よって半導体チップ5とインナ−リ−ド2とをボンディ
ングワイヤ7により電気的に接続する際の条件、すなわ
ちボンディングパラメ−タを設定する作業には、作業者
の勘に頼る部分が多かった。このため、最適のボンディ
ングパラメ−タを設定できていないことが多かった。こ
の結果、図7に示すように、ボンディングワイヤ7の一
端におけるボ−ルネック部11に過度のストレスが残る
ことにより、短時間の熱サイクルテストでオ−プン不良
が発生することがある。さらに、半導体チップ5の上面
からのボンディングワイヤ7の高さHが低すぎることに
より、半導体チップ5の端部とボンディングワイヤ7と
が接触するショ−ト不良が発生することがある。
【0004】また、一つの半導体チップ5において複数
のワイヤボンディングを行うため、それぞれのボンディ
ングワイヤ7に最適のボンディングパラメ−タを設定す
ることが要求される。したがって、一品種のボンディン
グパラメ−タを設定する際に多くの時間と大変な労力と
が必要とされる。
のワイヤボンディングを行うため、それぞれのボンディ
ングワイヤ7に最適のボンディングパラメ−タを設定す
ることが要求される。したがって、一品種のボンディン
グパラメ−タを設定する際に多くの時間と大変な労力と
が必要とされる。
【0005】この発明は上記のような事情を考慮してな
されたものであり、その目的は、最適なボンディングパ
ラメ−タを設定することにより、ボンディングワイヤの
オ−プン不良およびショ−ト不良それぞれの発生を防止
するとともに、ボンディングパラメ−タの設定を短い時
間で行うワイヤボンダ−を提供することにある。
されたものであり、その目的は、最適なボンディングパ
ラメ−タを設定することにより、ボンディングワイヤの
オ−プン不良およびショ−ト不良それぞれの発生を防止
するとともに、ボンディングパラメ−タの設定を短い時
間で行うワイヤボンダ−を提供することにある。
【0006】
【課題を解決するための手段】この発明は、上記課題を
解決するため、第1の認識部により認識された半導体チ
ップのマウント位置および前記マウント位置の設計デ−
タから前記マウント位置のずれが算出され、このマウン
ト位置のずれから前記半導体チップにおけるボンディン
グパッドの位置が算出される第1の演算部と、第2の認
識部により認識されたリ−ドフレ−ムの位置および前記
位置の設計デ−タから前記位置のずれが算出され、この
位置のずれから前記リ−ドフレ−ムにおけるインナ−リ
−ドのボンディング位置が算出される第2の演算部と、
前記ボンディングパッドの位置、前記ボンディング位置
および半導体装置の設計デ−タから、前記半導体チップ
の上に位置する部分のボンディングワイヤの長さが算出
される第3の演算部と、キャピラリ−を前記ボンディン
グパッドの位置から上方に移動させる際の高さであるリ
バ−ス高さ、このリバ−ス高さまで移動させた前記キャ
ピラリ−を前記ボンディング位置の反対側に移動させる
際の長さであるリバ−ス量、このリバ−ス量だけ移動さ
せた前記キャピラリ−を最高の位置まで移動させる際の
前記半導体チップの上面からの高さであるZストロ−ク
量および前記最高の位置から前記ボンディング位置に前
記キャピラリ−を移動させる際の前記キャピラリ−の軌
跡が、前記ボンディングパッドの位置および前記ボンデ
ィング位置から算出されるボンディングワイヤのル−プ
長さ、前記半導体チップの上に位置する部分のボンディ
ングワイヤの長さ、前記ボンディングパッドの位置の設
計デ−タおよび前記ボンディング位置の設計デ−タから
算出されるボンディング段差、前記ボンディングパッド
の上方に位置する前記ボンディングワイヤの前記半導体
チップ上面からの高さである第1の設計デ−タおよび前
記半導体チップにおける周縁部の上方に位置する前記ボ
ンディングワイヤの前記半導体チップ上面からの高さで
ある第2の設計デ−タにより自動選択される自動選択部
とを具備することを特徴としている。
解決するため、第1の認識部により認識された半導体チ
ップのマウント位置および前記マウント位置の設計デ−
タから前記マウント位置のずれが算出され、このマウン
ト位置のずれから前記半導体チップにおけるボンディン
グパッドの位置が算出される第1の演算部と、第2の認
識部により認識されたリ−ドフレ−ムの位置および前記
位置の設計デ−タから前記位置のずれが算出され、この
位置のずれから前記リ−ドフレ−ムにおけるインナ−リ
−ドのボンディング位置が算出される第2の演算部と、
前記ボンディングパッドの位置、前記ボンディング位置
および半導体装置の設計デ−タから、前記半導体チップ
の上に位置する部分のボンディングワイヤの長さが算出
される第3の演算部と、キャピラリ−を前記ボンディン
グパッドの位置から上方に移動させる際の高さであるリ
バ−ス高さ、このリバ−ス高さまで移動させた前記キャ
ピラリ−を前記ボンディング位置の反対側に移動させる
際の長さであるリバ−ス量、このリバ−ス量だけ移動さ
せた前記キャピラリ−を最高の位置まで移動させる際の
前記半導体チップの上面からの高さであるZストロ−ク
量および前記最高の位置から前記ボンディング位置に前
記キャピラリ−を移動させる際の前記キャピラリ−の軌
跡が、前記ボンディングパッドの位置および前記ボンデ
ィング位置から算出されるボンディングワイヤのル−プ
長さ、前記半導体チップの上に位置する部分のボンディ
ングワイヤの長さ、前記ボンディングパッドの位置の設
計デ−タおよび前記ボンディング位置の設計デ−タから
算出されるボンディング段差、前記ボンディングパッド
の上方に位置する前記ボンディングワイヤの前記半導体
チップ上面からの高さである第1の設計デ−タおよび前
記半導体チップにおける周縁部の上方に位置する前記ボ
ンディングワイヤの前記半導体チップ上面からの高さで
ある第2の設計デ−タにより自動選択される自動選択部
とを具備することを特徴としている。
【0007】
【作用】この発明は、第1の演算部において、マウント
位置のずれが補正された半導体チップにおけるボンディ
ングパッドの位置を算出する。第2の演算部において、
リ−ドフレ−ムの位置のずれが補正されたインナ−リ−
ドのボンディング位置を算出する。第3の演算部におい
て、前記半導体チップの上に位置する部分のボンディン
グワイヤの長さを算出する。自動選択部において、ボン
ディングワイヤのル−プ長さ、ボンディングワイヤの長
さ、ボンディング段差、第1の設計デ−タおよび第2の
設計デ−タにより、リバ−ス高さ、リバ−ス量、Zスト
ロ−ク量および最高の位置から前記ボンディング位置に
前記キャピラリ−を移動させる際の前記キャピラリ−の
軌跡を自動選択している。このため、前記リバ−ス高
さ、リバ−ス量、Zストロ−ク量およびキャピラリ−の
軌跡それぞれを選択する際、作業者の勘に頼ることな
く、最適値を自動的に選択することができる。この結
果、ボンディングワイヤのル−プ形状を最適な形状とす
ることができるため、ボンディングワイヤのオ−プン不
良およびショ−ト不良それぞれの発生を防止することが
できる。
位置のずれが補正された半導体チップにおけるボンディ
ングパッドの位置を算出する。第2の演算部において、
リ−ドフレ−ムの位置のずれが補正されたインナ−リ−
ドのボンディング位置を算出する。第3の演算部におい
て、前記半導体チップの上に位置する部分のボンディン
グワイヤの長さを算出する。自動選択部において、ボン
ディングワイヤのル−プ長さ、ボンディングワイヤの長
さ、ボンディング段差、第1の設計デ−タおよび第2の
設計デ−タにより、リバ−ス高さ、リバ−ス量、Zスト
ロ−ク量および最高の位置から前記ボンディング位置に
前記キャピラリ−を移動させる際の前記キャピラリ−の
軌跡を自動選択している。このため、前記リバ−ス高
さ、リバ−ス量、Zストロ−ク量およびキャピラリ−の
軌跡それぞれを選択する際、作業者の勘に頼ることな
く、最適値を自動的に選択することができる。この結
果、ボンディングワイヤのル−プ形状を最適な形状とす
ることができるため、ボンディングワイヤのオ−プン不
良およびショ−ト不良それぞれの発生を防止することが
できる。
【0008】
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。
ついて説明する。
【0009】図1は、この発明の実施例によるワイヤボ
ンダ−の要部を示すとともに、このワイヤボンダ−によ
り半導体装置をワイヤボンディングする工程を模式的に
示す断面図である。リ−ドフレ−ム21はインナ−リ−
ド22、アイランド23および図示せぬタイバ−から構
成されている。前記アイランド23の上には接着剤24
が塗布され、この接着剤24の上には半導体チップ25
が載置される。次に、前記半導体チップ25上に設けら
れた図示せぬボンディングパッドの上に図示せぬ移動手
段によりキャピラリ−30が移動される。
ンダ−の要部を示すとともに、このワイヤボンダ−によ
り半導体装置をワイヤボンディングする工程を模式的に
示す断面図である。リ−ドフレ−ム21はインナ−リ−
ド22、アイランド23および図示せぬタイバ−から構
成されている。前記アイランド23の上には接着剤24
が塗布され、この接着剤24の上には半導体チップ25
が載置される。次に、前記半導体チップ25上に設けら
れた図示せぬボンディングパッドの上に図示せぬ移動手
段によりキャピラリ−30が移動される。
【0010】次に、前記キャピラリ−30からボンディ
ングワイヤ26の一端が出され、このボンディングワイ
ヤ26は前記ボンディングパッドと電気的に接続され
る。この後、前記キャピラリ−30は第1の移動経路3
1に沿って移動される。すなわち、半導体チップ25の
表面に対して垂直方向に移動される。これにより、前記
キャピラリ−30は半導体チップ25の表面からの高
さ、すなわちリバ−ス高さがRH である第1の位置31
aまで移動される。
ングワイヤ26の一端が出され、このボンディングワイ
ヤ26は前記ボンディングパッドと電気的に接続され
る。この後、前記キャピラリ−30は第1の移動経路3
1に沿って移動される。すなわち、半導体チップ25の
表面に対して垂直方向に移動される。これにより、前記
キャピラリ−30は半導体チップ25の表面からの高
さ、すなわちリバ−ス高さがRH である第1の位置31
aまで移動される。
【0011】この後、前記キャピラリ−30は、距離、
いわゆるリバ−ス量がRS である第2の移動経路32に
沿って前記第1の位置31aから第2の位置32aに移
動される。すなわち、前記第1の移動経路31および前
記ボンディングパッドとインナ−リ−ド22のボンディ
ング位置34aとを結ぶ直線を含む面において、前記第
1の移動経路31に対して直角方向である第2の移動経
路32に沿って移動される。前記キャピラリ−30は前
記面に沿って移動されるものである。尚、キャピラリ−
30を第2の移動経路32に沿って第1の位置31aか
ら第2の位置32aに移動させているが、キャピラリ−
30を第2の移動経路32に対してリバ−ス角度Rθを
有する第5の移動経路32bに沿って第1の位置31a
から第5の位置32cに移動させることも可能である。
いわゆるリバ−ス量がRS である第2の移動経路32に
沿って前記第1の位置31aから第2の位置32aに移
動される。すなわち、前記第1の移動経路31および前
記ボンディングパッドとインナ−リ−ド22のボンディ
ング位置34aとを結ぶ直線を含む面において、前記第
1の移動経路31に対して直角方向である第2の移動経
路32に沿って移動される。前記キャピラリ−30は前
記面に沿って移動されるものである。尚、キャピラリ−
30を第2の移動経路32に沿って第1の位置31aか
ら第2の位置32aに移動させているが、キャピラリ−
30を第2の移動経路32に対してリバ−ス角度Rθを
有する第5の移動経路32bに沿って第1の位置31a
から第5の位置32cに移動させることも可能である。
【0012】次に、前記キャピラリ−30は、前記第2
の位置32aから第3の位置33aに第3の移動経路3
3に沿って移動される。この第3の移動経路33は前記
第2の移動経路32に対して直角方向を向いている。Z
ストロ−ク量ZS は、前記第3の位置33aの半導体チ
ップ25の表面からの高さ、すなわち第1の移動経路3
1の距離と第3の移動経路33の距離との和である。
尚、キャピラリ−30が前記第5の移動経路32bに沿
って移動された場合は、前記キャピラリ−30は第5の
位置32cから第3の位置33aに移動される。
の位置32aから第3の位置33aに第3の移動経路3
3に沿って移動される。この第3の移動経路33は前記
第2の移動経路32に対して直角方向を向いている。Z
ストロ−ク量ZS は、前記第3の位置33aの半導体チ
ップ25の表面からの高さ、すなわち第1の移動経路3
1の距離と第3の移動経路33の距離との和である。
尚、キャピラリ−30が前記第5の移動経路32bに沿
って移動された場合は、前記キャピラリ−30は第5の
位置32cから第3の位置33aに移動される。
【0013】この後、前記キャピラリ−30は、矢印3
5の方向で曲線からなる第4の移動経路34に沿って前
記第3の位置33aからインナ−リ−ド22の先端近傍
のボンディング位置34aに移動される。次に、前記ボ
ンディング位置34aにおいて、前記ボンディングワイ
ヤ26の他端はインナ−リ−ド22と電気的に接続され
る。
5の方向で曲線からなる第4の移動経路34に沿って前
記第3の位置33aからインナ−リ−ド22の先端近傍
のボンディング位置34aに移動される。次に、前記ボ
ンディング位置34aにおいて、前記ボンディングワイ
ヤ26の他端はインナ−リ−ド22と電気的に接続され
る。
【0014】したがって、上記のワイヤボンダ−におい
てキャピラリ−30を上述したように移動させることに
より、半導体チップ25とインナ−リ−ド22とはボン
ディングワイヤ26により電気的に接続される。この
際、Lは、前記ボンディングワイヤ26のル−プ長さで
ある。このル−プ長さLは、ボンディングワイヤ26自
身の長さではなく、ボンディングワイヤ26を上から視
たときのワイヤ26の一端と他端との間の長さである。
lは、ボンディングワイヤ26を上から視たとき、半導
体チップ25の上に位置しているワイヤ26の長さであ
る。hは、半導体チップ25の表面に対して垂直方向に
おけるボンディングワイヤ26の一端と他端との高さの
差、すなわちボンディング段差である。H1 は、前記ボ
ンディングパッドの上方に位置するボンディングワイヤ
26の半導体チップ25表面からの高さ、すなわち第1
のル−プ高さである。H2 は、半導体チップ25におけ
る周縁部の上方に位置するボンディングワイヤ26の半
導体チップ25表面からの高さ、すなわち第2のル−プ
高さである。
てキャピラリ−30を上述したように移動させることに
より、半導体チップ25とインナ−リ−ド22とはボン
ディングワイヤ26により電気的に接続される。この
際、Lは、前記ボンディングワイヤ26のル−プ長さで
ある。このル−プ長さLは、ボンディングワイヤ26自
身の長さではなく、ボンディングワイヤ26を上から視
たときのワイヤ26の一端と他端との間の長さである。
lは、ボンディングワイヤ26を上から視たとき、半導
体チップ25の上に位置しているワイヤ26の長さであ
る。hは、半導体チップ25の表面に対して垂直方向に
おけるボンディングワイヤ26の一端と他端との高さの
差、すなわちボンディング段差である。H1 は、前記ボ
ンディングパッドの上方に位置するボンディングワイヤ
26の半導体チップ25表面からの高さ、すなわち第1
のル−プ高さである。H2 は、半導体チップ25におけ
る周縁部の上方に位置するボンディングワイヤ26の半
導体チップ25表面からの高さ、すなわち第2のル−プ
高さである。
【0015】図2は、図1に示すワイヤボンダ−により
ワイヤボンディングされた半導体装置を示す平面図であ
り、図1と同一部分には同一符号を付し、異なる部分に
ついてのみ説明する。
ワイヤボンディングされた半導体装置を示す平面図であ
り、図1と同一部分には同一符号を付し、異なる部分に
ついてのみ説明する。
【0016】リ−ドフレ−ム21はインナ−リ−ド2
2、タイバ−20およびアイランド23から構成されて
いる。前記タイバ−20の一端にはアイランド23が設
けられており、前記タイバ−20の一端の近傍にはリ−
ドフレ−ム21の位置検出用穴20aが設けられてい
る。前記アイランド23の上には半導体チップ25がマ
ウントされており、この半導体チップ25には複数のボ
ンディングパッド27および位置検出用パッド25aが
設けられている。このボンディングパッド27にはボン
ディングワイヤ26の一端が電気的に接続されており、
このボンディングワイヤ26の他端は前記インナ−リ−
ド22の先端と電気的に接続されている。
2、タイバ−20およびアイランド23から構成されて
いる。前記タイバ−20の一端にはアイランド23が設
けられており、前記タイバ−20の一端の近傍にはリ−
ドフレ−ム21の位置検出用穴20aが設けられてい
る。前記アイランド23の上には半導体チップ25がマ
ウントされており、この半導体チップ25には複数のボ
ンディングパッド27および位置検出用パッド25aが
設けられている。このボンディングパッド27にはボン
ディングワイヤ26の一端が電気的に接続されており、
このボンディングワイヤ26の他端は前記インナ−リ−
ド22の先端と電気的に接続されている。
【0017】図3は、図2の半導体装置を示す断面図で
ある。リ−ドフレ−ム21のアイランド23の上には接
着剤24が塗布されており、この接着剤24の上には半
導体チップ25が載置されている。この半導体チップ2
5の表面には前記ボンディングパッド27が設けられて
いる。このボンディングパッド27には前記ワイヤボン
ダ−によりボンディングワイヤ26の一端が電気的に接
続されており、このボンディングワイヤ26の他端は前
記インナ−リ−ド22の先端と電気的に接続されてい
る。
ある。リ−ドフレ−ム21のアイランド23の上には接
着剤24が塗布されており、この接着剤24の上には半
導体チップ25が載置されている。この半導体チップ2
5の表面には前記ボンディングパッド27が設けられて
いる。このボンディングパッド27には前記ワイヤボン
ダ−によりボンディングワイヤ26の一端が電気的に接
続されており、このボンディングワイヤ26の他端は前
記インナ−リ−ド22の先端と電気的に接続されてい
る。
【0018】図4は、この発明の実施例によるワイヤボ
ンダ−を示す構成図である。第1の設計デ−タ部には、
図2に示す半導体チップ25における位置検出用パッド
25aおよび複数のボンディングパッド27それぞれの
位置の設計デ−タがあらかじめ記憶されている。
ンダ−を示す構成図である。第1の設計デ−タ部には、
図2に示す半導体チップ25における位置検出用パッド
25aおよび複数のボンディングパッド27それぞれの
位置の設計デ−タがあらかじめ記憶されている。
【0019】第2の設計デ−タ部には、図2に示すリ−
ドフレ−ム21における位置検出用穴20aおよび複数
のインナ−リ−ド22それぞれの位置の設計デ−タがあ
らかじめ記憶されている。
ドフレ−ム21における位置検出用穴20aおよび複数
のインナ−リ−ド22それぞれの位置の設計デ−タがあ
らかじめ記憶されている。
【0020】半導体装置のデ−タ部には、半導体チップ
のサイズ等の設計デ−タがあらかじめ記憶されている。
のサイズ等の設計デ−タがあらかじめ記憶されている。
【0021】ボンディング段差のデ−タ部には、図1に
示すボンディング段差hの設計デ−タがあらかじめ記憶
されている。
示すボンディング段差hの設計デ−タがあらかじめ記憶
されている。
【0022】ル−プ高さのデ−タ部には、図1に示す第
1および第2のル−プ高さH1 、H2 の設計デ−タがあ
らかじめ記憶されている。
1および第2のル−プ高さH1 、H2 の設計デ−タがあ
らかじめ記憶されている。
【0023】先ず、第1の認識部においては、実際にリ
−ドフレ−ム21の上にマウントされた半導体チップ2
5における位置検出用パッド25aの位置が認識され
る。
−ドフレ−ム21の上にマウントされた半導体チップ2
5における位置検出用パッド25aの位置が認識され
る。
【0024】次に、前記認識された位置検出用パッド2
5aの位置デ−タおよび前記第1の認識部における位置
検出用パッド25aの位置の設計デ−タは、第1の演算
部に送られる。この第1の演算部において、前記認識さ
れた位置デ−タと前記位置の設計デ−タとを比較するこ
とにより、実際の半導体チップ25のマウント位置と設
計上のマウント位置とのずれが計算される。この後、こ
のマウント位置のずれおよび前記第1の認識部における
ボンディングパッド27の位置の設計デ−タから、実際
に半導体チップ25がマウントされた後の全てのボンデ
ィングパッド27の位置が算出される。すなわち、前記
マウント位置のずれを補正したボンディングパッドの実
際の位置が算出される。
5aの位置デ−タおよび前記第1の認識部における位置
検出用パッド25aの位置の設計デ−タは、第1の演算
部に送られる。この第1の演算部において、前記認識さ
れた位置デ−タと前記位置の設計デ−タとを比較するこ
とにより、実際の半導体チップ25のマウント位置と設
計上のマウント位置とのずれが計算される。この後、こ
のマウント位置のずれおよび前記第1の認識部における
ボンディングパッド27の位置の設計デ−タから、実際
に半導体チップ25がマウントされた後の全てのボンデ
ィングパッド27の位置が算出される。すなわち、前記
マウント位置のずれを補正したボンディングパッドの実
際の位置が算出される。
【0025】この後、第2の認識部においては、実際に
図示せぬボンディング部に送られた図2に示すリ−ドフ
レ−ム21における位置検出用穴20aの位置が認識さ
れる。
図示せぬボンディング部に送られた図2に示すリ−ドフ
レ−ム21における位置検出用穴20aの位置が認識さ
れる。
【0026】次に、前記認識された位置検出用穴20a
の位置デ−タおよび前記第2の設計デ−タ部における位
置検出用穴20aの位置の設計デ−タは、第2の演算部
に送られる。この第2の演算部において、前記認識され
た位置デ−タと前記位置の設計デ−タとを比較すること
により、実際の位置検出用穴20aの位置と設計上の位
置検出用穴20aの位置とのずれ、すなわちリ−ドフレ
−ム21の送りずれが算出される。次に、前記位置検出
用穴20aの位置ずれおよび前記第2に設計デ−タ部に
おけるインナ−リ−ド22の位置の設計デ−タから、実
際にリ−ドフレ−ム21がボンディング部に送られた後
の全てのインナ−リ−ド22におけるボンディング位置
が算出される。すなわち、前記位置検出用穴20aの位
置ずれを補正したインナ−リ−ド22における実際のボ
ンディング位置が算出される。
の位置デ−タおよび前記第2の設計デ−タ部における位
置検出用穴20aの位置の設計デ−タは、第2の演算部
に送られる。この第2の演算部において、前記認識され
た位置デ−タと前記位置の設計デ−タとを比較すること
により、実際の位置検出用穴20aの位置と設計上の位
置検出用穴20aの位置とのずれ、すなわちリ−ドフレ
−ム21の送りずれが算出される。次に、前記位置検出
用穴20aの位置ずれおよび前記第2に設計デ−タ部に
おけるインナ−リ−ド22の位置の設計デ−タから、実
際にリ−ドフレ−ム21がボンディング部に送られた後
の全てのインナ−リ−ド22におけるボンディング位置
が算出される。すなわち、前記位置検出用穴20aの位
置ずれを補正したインナ−リ−ド22における実際のボ
ンディング位置が算出される。
【0027】この後、第3の演算部においては、前記第
1、第2の演算部において算出されたボンディングパッ
ドの位置、ボンディング位置および前記半導体装置のデ
−タ部における設計デ−タから、図1に示す実際のボン
ディングワイヤ26のル−プ長さLおよび半導体チップ
25の上に位置しているボンディングワイヤ26の長さ
lが算出される。
1、第2の演算部において算出されたボンディングパッ
ドの位置、ボンディング位置および前記半導体装置のデ
−タ部における設計デ−タから、図1に示す実際のボン
ディングワイヤ26のル−プ長さLおよび半導体チップ
25の上に位置しているボンディングワイヤ26の長さ
lが算出される。
【0028】次に、自動選択部においては、前記ボンデ
ィング段差のデ−タ部における設計デ−タ、前記ル−プ
高さのデ−タ部における設計デ−タ、前記第3の演算部
において算出されたボンディングワイヤ26のル−プ長
さLおよびボンディングワイヤ26の長さlから、最適
なボンディングパラメ−タが自動選択される。
ィング段差のデ−タ部における設計デ−タ、前記ル−プ
高さのデ−タ部における設計デ−タ、前記第3の演算部
において算出されたボンディングワイヤ26のル−プ長
さLおよびボンディングワイヤ26の長さlから、最適
なボンディングパラメ−タが自動選択される。
【0029】この後、前記ボンディングパラメ−タはキ
ャピラリ−に接続されている制御部に送られ、この制御
部により図1に示すようなキャピラリ−30の動きが制
御される。これにより、半導体装置に最適なル−プ形状
のワイヤボンディングが行われる。
ャピラリ−に接続されている制御部に送られ、この制御
部により図1に示すようなキャピラリ−30の動きが制
御される。これにより、半導体装置に最適なル−プ形状
のワイヤボンディングが行われる。
【0030】前記ボンディングパラメ−タとは、図1に
示すリバ−ス高さRH 、リバ−ス量RS 、リバ−ス角度
Rθ、Zストロ−ク量ZS 、第4の移動経路34の軌跡
関数f(t)およびZディレイ時間ZD 等である。前記
Zディレイ時間ZD は、半導体チップ25表面に対して
垂直方向におけるキャピラリ−30の移動のタイミング
を遅らせる時間である。これらRH 、RS 、Rθ、
ZS 、ZD は、L、l、h、H1 およびH2 等の関数、
即ちRH (L,l,h,H1 ,H2 )、RS (L,l,
h,H1 ,H2 )、Rθ(L,l,h,H1 ,H2 )、
ZS (L,l,h,H1 ,H2 )、ZD (L,l,h,
H1 ,H2 )である。前記f(t)は、L、l、h、H
1 、H2 および時間tの関数、即ちf(L,l,h,H
1 ,H2 ,t)である。
示すリバ−ス高さRH 、リバ−ス量RS 、リバ−ス角度
Rθ、Zストロ−ク量ZS 、第4の移動経路34の軌跡
関数f(t)およびZディレイ時間ZD 等である。前記
Zディレイ時間ZD は、半導体チップ25表面に対して
垂直方向におけるキャピラリ−30の移動のタイミング
を遅らせる時間である。これらRH 、RS 、Rθ、
ZS 、ZD は、L、l、h、H1 およびH2 等の関数、
即ちRH (L,l,h,H1 ,H2 )、RS (L,l,
h,H1 ,H2 )、Rθ(L,l,h,H1 ,H2 )、
ZS (L,l,h,H1 ,H2 )、ZD (L,l,h,
H1 ,H2 )である。前記f(t)は、L、l、h、H
1 、H2 および時間tの関数、即ちf(L,l,h,H
1 ,H2 ,t)である。
【0031】以下、前記ボンディングパラメ−タ、例え
ばZS の具体的な関数について説明する。
ばZS の具体的な関数について説明する。
【0032】図5は、この発明の実施例によるワイヤボ
ンダ−によりワイヤボンディングされた半導体装置の要
部を示す断面図であり、図1と同一部分には同一符号を
付す。
ンダ−によりワイヤボンディングされた半導体装置の要
部を示す断面図であり、図1と同一部分には同一符号を
付す。
【0033】ボンディングワイヤ26の一端から他端ま
での長さをWlとし、このWlをボンディングワイヤ2
6のル−プ長さL、半導体チップ25の上に位置してい
るボンディングワイヤ26の長さl、第1のル−プ高さ
H1 、設計上のボンディング段差h、余裕αを用いて示
すと、下記式(1) のようになる。前記余裕αは、アイラ
ンド23の表面における前記アイランド23の縁部と半
導体チップ25の縁部との間の長さである。
での長さをWlとし、このWlをボンディングワイヤ2
6のル−プ長さL、半導体チップ25の上に位置してい
るボンディングワイヤ26の長さl、第1のル−プ高さ
H1 、設計上のボンディング段差h、余裕αを用いて示
すと、下記式(1) のようになる。前記余裕αは、アイラ
ンド23の表面における前記アイランド23の縁部と半
導体チップ25の縁部との間の長さである。
【0034】 Wl=H1 +l+α+[{L−(l+α)}2 +(H1 +h)2 ]0.5 …(1) 図6は、半導体装置に図5に示すようにワイヤボンディ
ングする工程を示す断面図であり、図1と同一部分には
同一符号を付す。
ングする工程を示す断面図であり、図1と同一部分には
同一符号を付す。
【0035】ZS はZストロ−ク量であり、RH はリバ
−ス高さである。前記ZS の関数を上記式(1) およびR
H を用いて示すと、下記式(2) のようになる。
−ス高さである。前記ZS の関数を上記式(1) およびR
H を用いて示すと、下記式(2) のようになる。
【0036】 ZS =Rh +[{L−(l+α)}2 +(H1 +h)2 ]0.5 …(2) 上記実施例によれば、第1の演算部において、マウント
位置のずれが補正された半導体チップ25におけるボン
ディングパッド27の位置を算出する。第2の演算部に
おいて、リ−ドフレ−ム21の位置のずれが補正された
インナ−リ−ド22のボンディング位置を算出する。第
3の演算部において、前記半導体チップ25の上方に位
置する部分のボンディングワイヤ26の長さlおよびボ
ンディングワイヤ26のル−プ長さLを算出する。自動
選択部において、前記ボンディングワイヤ26のル−プ
長さL、ボンディングワイヤの長さl、ボンディング段
差h、第1のル−プ高さH1 の設計デ−タおよび第2の
ル−プ高さH2 の設計デ−タにより、リバ−ス高さ
RH 、リバ−ス量RS 、Zストロ−ク量Zs および第3
の位置33aからボンディング位置34aにキャピラリ
−30を移動させる際の前記キャピラリ−30の軌跡を
自動選択している。このため、前記リバ−ス高さRH 、
リバ−ス量RS 、Zストロ−ク量Zs およびキャピラリ
−の軌跡関数f(t)それぞれを選択する際、作業者の
勘に頼ることなく、最適な値を自動的に選択することが
できる。この結果、前記自動選択部において選択された
ボンディングパラメ−タの値は、ワイヤボンディングの
前工程における製造ばらつき、例えばマウント位置ずれ
等が補正されている。このため、ボンディングワイヤ2
6のル−プを均一且つ最適な形状とすること、すなわち
前記第1、第2のル−プ高さH1 、H2 を最適な高さと
することができる。したがって、ボンディングワイヤ2
6のオ−プン不良およびショ−ト不良それぞれの発生を
防止することができる。これとともに、ボンディングパ
ラメ−タの設定時間を大幅に短縮することができる。
位置のずれが補正された半導体チップ25におけるボン
ディングパッド27の位置を算出する。第2の演算部に
おいて、リ−ドフレ−ム21の位置のずれが補正された
インナ−リ−ド22のボンディング位置を算出する。第
3の演算部において、前記半導体チップ25の上方に位
置する部分のボンディングワイヤ26の長さlおよびボ
ンディングワイヤ26のル−プ長さLを算出する。自動
選択部において、前記ボンディングワイヤ26のル−プ
長さL、ボンディングワイヤの長さl、ボンディング段
差h、第1のル−プ高さH1 の設計デ−タおよび第2の
ル−プ高さH2 の設計デ−タにより、リバ−ス高さ
RH 、リバ−ス量RS 、Zストロ−ク量Zs および第3
の位置33aからボンディング位置34aにキャピラリ
−30を移動させる際の前記キャピラリ−30の軌跡を
自動選択している。このため、前記リバ−ス高さRH 、
リバ−ス量RS 、Zストロ−ク量Zs およびキャピラリ
−の軌跡関数f(t)それぞれを選択する際、作業者の
勘に頼ることなく、最適な値を自動的に選択することが
できる。この結果、前記自動選択部において選択された
ボンディングパラメ−タの値は、ワイヤボンディングの
前工程における製造ばらつき、例えばマウント位置ずれ
等が補正されている。このため、ボンディングワイヤ2
6のル−プを均一且つ最適な形状とすること、すなわち
前記第1、第2のル−プ高さH1 、H2 を最適な高さと
することができる。したがって、ボンディングワイヤ2
6のオ−プン不良およびショ−ト不良それぞれの発生を
防止することができる。これとともに、ボンディングパ
ラメ−タの設定時間を大幅に短縮することができる。
【0037】また、この発明のワイヤボンダ−によれ
ば、第1、第2のル−プ高さH1 、H2 を最適な高さと
することができるため、半導体チップ25を薄型のパッ
ケ−ジに封止する製品に特に有効である。
ば、第1、第2のル−プ高さH1 、H2 を最適な高さと
することができるため、半導体チップ25を薄型のパッ
ケ−ジに封止する製品に特に有効である。
【0038】
【発明の効果】以上説明したようにこの発明によれば、
自動選択部において、リバ−ス高さ、リバ−ス量、Zス
トロ−ク量およびキャピラリ−を移動させる際の前記キ
ャピラリ−の軌跡を自動選択している。したがって、最
適なボンディングパラメ−タを設定することができ、ボ
ンディングワイヤのオ−プン不良およびショ−ト不良そ
れぞれの発生を防止することができる。これとともに、
ボンディングパラメ−タの設定を短い時間で行うことが
できる。
自動選択部において、リバ−ス高さ、リバ−ス量、Zス
トロ−ク量およびキャピラリ−を移動させる際の前記キ
ャピラリ−の軌跡を自動選択している。したがって、最
適なボンディングパラメ−タを設定することができ、ボ
ンディングワイヤのオ−プン不良およびショ−ト不良そ
れぞれの発生を防止することができる。これとともに、
ボンディングパラメ−タの設定を短い時間で行うことが
できる。
【図1】この発明の実施例によるワイヤボンダ−の要部
を示すとともに、このワイヤボンダ−により半導体装置
をワイヤボンディングする工程を模式的に示す断面図。
を示すとともに、このワイヤボンダ−により半導体装置
をワイヤボンディングする工程を模式的に示す断面図。
【図2】この発明の図1に示すワイヤボンダ−によりワ
イヤボンディングされた半導体装置を示す平面図。
イヤボンディングされた半導体装置を示す平面図。
【図3】図2の半導体装置を示す断面図。
【図4】この発明の実施例によるワイヤボンダ−を示す
構成図。
構成図。
【図5】この発明の図1に示すワイヤボンダ−によりワ
イヤボンディングされた半導体装置の要部を示す断面
図。
イヤボンディングされた半導体装置の要部を示す断面
図。
【図6】この発明のワイヤボンダ−を用いて図5に示す
ように半導体装置にワイヤボンディングする工程を示す
断面図。
ように半導体装置にワイヤボンディングする工程を示す
断面図。
【図7】従来のワイヤボンダ−を用いてワイヤボンディ
ングされた半導体装置を示す断面図。
ングされた半導体装置を示す断面図。
20…タイバ−、20a …位置検出用穴、21…リ−ドフレ−
ム、22…インナ−リ−ド、23…アイランド、24…接着
剤、25…半導体チップ、25a …位置検出用パッド、26…
ボンディングワイヤ、27…ボンディングパッド、30…キ
ャピラリ−、31…第1の移動経路、31a …第1の位置、
32…第2の移動経路、32a …第2の位置、32b …第5の
移動経路、32c …第5の位置、33…第3の移動経路、33
a …第3の位置、34…第4の移動経路、34a …ボンディ
ング位置、35…矢印、H1 …第1のル−プ高さ、H2 …
第2のル−プ高さ、L…ボンディングワイヤのル−プ長
さ、l…半導体チップの上に位置しているボンディング
ワイヤの長さ、h…ボンディング段差、t…時間、RH
…リバ−ス高さ、RS …リバ−ス量、Rθ…リバ−ス角
度、ZS …Zストロ−ク量、ZD …Zディレイ時間、f
(t)…第4の移動経路の軌跡関数、α…余裕
ム、22…インナ−リ−ド、23…アイランド、24…接着
剤、25…半導体チップ、25a …位置検出用パッド、26…
ボンディングワイヤ、27…ボンディングパッド、30…キ
ャピラリ−、31…第1の移動経路、31a …第1の位置、
32…第2の移動経路、32a …第2の位置、32b …第5の
移動経路、32c …第5の位置、33…第3の移動経路、33
a …第3の位置、34…第4の移動経路、34a …ボンディ
ング位置、35…矢印、H1 …第1のル−プ高さ、H2 …
第2のル−プ高さ、L…ボンディングワイヤのル−プ長
さ、l…半導体チップの上に位置しているボンディング
ワイヤの長さ、h…ボンディング段差、t…時間、RH
…リバ−ス高さ、RS …リバ−ス量、Rθ…リバ−ス角
度、ZS …Zストロ−ク量、ZD …Zディレイ時間、f
(t)…第4の移動経路の軌跡関数、α…余裕
Claims (1)
- 【請求項1】 第1の認識部により認識された半導体チ
ップのマウント位置および前記マウント位置の設計デ−
タから前記マウント位置のずれが算出され、このマウン
ト位置のずれから前記半導体チップにおけるボンディン
グパッドの位置が算出される第1の演算部と、 第2の認識部により認識されたリ−ドフレ−ムの位置お
よび前記位置の設計デ−タから前記位置のずれが算出さ
れ、この位置のずれから前記リ−ドフレ−ムにおけるイ
ンナ−リ−ドのボンディング位置が算出される第2の演
算部と、 前記ボンディングパッドの位置、前記インナ−リ−ドの
ボンディング位置および半導体装置の設計デ−タから、
前記半導体チップの上に位置する部分のボンディングワ
イヤの長さが算出される第3の演算部と、 キャピラリ−を前記ボンディングパッドの位置から上方
に移動させる際の高さであるリバ−ス高さ、このリバ−
ス高さまで移動させた前記キャピラリ−を前記ボンディ
ング位置の反対側に移動させる際の長さであるリバ−ス
量、このリバ−ス量だけ移動させた前記キャピラリ−を
最高の位置まで移動させる際の前記半導体チップの上面
からの高さであるZストロ−ク量および前記最高の位置
から前記ボンディング位置に前記キャピラリ−を移動さ
せる際の前記キャピラリ−の軌跡が、前記ボンディング
パッドの位置および前記ボンディング位置から算出され
るボンディングワイヤのル−プ長さ、前記半導体チップ
の上に位置する部分のボンディングワイヤの長さ、前記
ボンディングパッドの位置の設計デ−タおよび前記ボン
ディング位置の設計デ−タから算出されるボンディング
段差、前記ボンディングパッドの上方に位置する前記ボ
ンディングワイヤの前記半導体チップ上面からの高さで
ある第1の設計デ−タおよび前記半導体チップにおける
周縁部の上方に位置する前記ボンディングワイヤの前記
半導体チップ上面からの高さである第2の設計デ−タに
より自動選択される自動選択部と、 を具備することを特徴とするワイヤボンダ−。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28316392A JP3152764B2 (ja) | 1992-10-21 | 1992-10-21 | ワイヤボンダ− |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28316392A JP3152764B2 (ja) | 1992-10-21 | 1992-10-21 | ワイヤボンダ− |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06132347A true JPH06132347A (ja) | 1994-05-13 |
JP3152764B2 JP3152764B2 (ja) | 2001-04-03 |
Family
ID=17662006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28316392A Expired - Fee Related JP3152764B2 (ja) | 1992-10-21 | 1992-10-21 | ワイヤボンダ− |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3152764B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086622A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
US7262124B2 (en) | 2002-11-21 | 2007-08-28 | Kaijo Corporation | Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus |
US7347352B2 (en) | 2003-11-26 | 2008-03-25 | Kulicke And Soffa Industries, Inc. | Low loop height ball bonding method and apparatus |
US7631795B2 (en) | 2004-02-09 | 2009-12-15 | Samsung Electronics Co., Ltd. | System and method for automated wire bonding |
US7705473B2 (en) * | 2003-09-29 | 2010-04-27 | Agere Systems Inc. | Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit |
US7815095B2 (en) | 2005-01-11 | 2010-10-19 | Kaijo Corporation | Wire loop, semiconductor device having same and wire bonding method |
JP2011145129A (ja) * | 2010-01-13 | 2011-07-28 | Denso Corp | 力学量センサ |
-
1992
- 1992-10-21 JP JP28316392A patent/JP3152764B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003086622A (ja) * | 2001-09-14 | 2003-03-20 | Mitsubishi Electric Corp | 半導体装置 |
JP4738675B2 (ja) * | 2001-09-14 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7262124B2 (en) | 2002-11-21 | 2007-08-28 | Kaijo Corporation | Wire loop, semiconductor device having same, wire bonding method and wire bonding apparatus |
US7705473B2 (en) * | 2003-09-29 | 2010-04-27 | Agere Systems Inc. | Methods and apparatus for determining pad height for a wire-bonding operation in an integrated circuit |
US7347352B2 (en) | 2003-11-26 | 2008-03-25 | Kulicke And Soffa Industries, Inc. | Low loop height ball bonding method and apparatus |
US7584881B2 (en) | 2003-11-26 | 2009-09-08 | Kulicke And Soffa Industries, Inc. | Low loop height ball bonding method and apparatus |
US7631795B2 (en) | 2004-02-09 | 2009-12-15 | Samsung Electronics Co., Ltd. | System and method for automated wire bonding |
US7815095B2 (en) | 2005-01-11 | 2010-10-19 | Kaijo Corporation | Wire loop, semiconductor device having same and wire bonding method |
JP2011145129A (ja) * | 2010-01-13 | 2011-07-28 | Denso Corp | 力学量センサ |
US8578774B2 (en) | 2010-01-13 | 2013-11-12 | Denso Corporation | Physical quantity sensor including bonding wire with vibration isolation performance characteristics |
Also Published As
Publication number | Publication date |
---|---|
JP3152764B2 (ja) | 2001-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4327860A (en) | Method of making slack free wire interconnections | |
US5176311A (en) | High yield clampless wire bonding method | |
US20130125390A1 (en) | Wire loops, methods of forming wire loops, and related processes | |
JPH06132347A (ja) | ワイヤボンダ− | |
JP2823454B2 (ja) | ワイヤボンディング装置 | |
US20120032354A1 (en) | Wirebonding method and device enabling high-speed reverse wedge bonding of wire bonds | |
JP3049515B2 (ja) | ワイヤボンデイング方法 | |
JP2598192B2 (ja) | 半導体製造装置 | |
JP2534132B2 (ja) | ボンデイング方法 | |
US6230569B1 (en) | Use of a stream of compressed gas to detect semiconductor interconnect problems | |
US5215940A (en) | Wire looping method during wire bonding | |
US6305594B1 (en) | Wire bonding method and apparatus | |
JP2500655B2 (ja) | ワイヤ―ボンディング方法及びその装置 | |
JP2665061B2 (ja) | ワイヤーボンディング方法 | |
JP3567644B2 (ja) | ワイヤボンダーの座標検出順序決定装置 | |
WO2022249384A1 (ja) | 半導体装置の製造方法 | |
KR200177071Y1 (ko) | 스몰 다이패드 패키지 제조용 리드 프레임 | |
JPH0447973B2 (ja) | ||
JP2789395B2 (ja) | ワイヤボンデイング方法 | |
KR200202058Y1 (ko) | 스몰다이패드패키지용리드프레임및이를흡착하기위한히터블록 | |
JP2524363B2 (ja) | ワイヤボンディング装置 | |
JPH07201903A (ja) | ワイヤボンディング方法 | |
JPH04256327A (ja) | ワイヤーボンディング装置のループコントロール機構 | |
JPH0590320A (ja) | ボール式ワイヤーボンデイング方法 | |
TW202347535A (zh) | 半導體裝置的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |