KR100348828B1 - 스태거드 와이어본딩방법 - Google Patents

스태거드 와이어본딩방법 Download PDF

Info

Publication number
KR100348828B1
KR100348828B1 KR1019950041898A KR19950041898A KR100348828B1 KR 100348828 B1 KR100348828 B1 KR 100348828B1 KR 1019950041898 A KR1019950041898 A KR 1019950041898A KR 19950041898 A KR19950041898 A KR 19950041898A KR 100348828 B1 KR100348828 B1 KR 100348828B1
Authority
KR
South Korea
Prior art keywords
bonding
lead
wire bonding
teaching
wire
Prior art date
Application number
KR1019950041898A
Other languages
English (en)
Other versions
KR970030537A (ko
Inventor
문영규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950041898A priority Critical patent/KR100348828B1/ko
Publication of KR970030537A publication Critical patent/KR970030537A/ko
Application granted granted Critical
Publication of KR100348828B1 publication Critical patent/KR100348828B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 와이어 본딩기를 이용한 와이어본딩 방법에 있어서. 특히 칩의 본딩패드의 배열이 서로다른 루프를 형성하는 스태거드(Staggered) 와이어 본딩에서 작업 툴의 이동거리를 최소화하고 VLL(Video Lead Locating)시간을 단축하여 생산성을 향상시키기 위한 스태거드 와이어 본딩방법에 관한 것으로. 내측본딩패드와 외측본딩패드 구분없이 가장 인접한 본딩패드를 티칭하고 이에 상응한 리드를 연속적으로 티칭한후 와이어본딩토록 하여 VLL시간을 단축시키고, X-Y 테이블의 이동거리를 최소화하여 와이어본딩 생산성을 향상시킬 수 있다.

Description

스태거드 와이어본딩 방밥
본 발명은 와이어 본딩기를 이용한 와이어본딩 방법에 관한것으로. 특히 칩의 본딩패드의 배열이 서로다른 루프를 형성하는 스태거드(Staggered) 와이어 본딩에서 작업 틀의 이동거리를 최소화하고 VLL(Video Lead Locating)시간을 단축하여 생산성을 향상시키기 위한 스태거드 와이어 본딩방범에 관한 것이다.
지금까지의 와이어 본딩기는 기종에 따라 구조나 방식에 다소 차이가 있으나, 일반적으로는 본딩코자 하는 리드프레임과 칩의 이미지를 인식하고 비교하여디스플레이하는 수단인 CCD 카메라 및 모니터를 포함한 화상인식수단과, 와이어 본딩을 수행하는 작업대 및 본드해드부를 포함한 본체와, 상기 화상인식수단과 본체를 제어하는 제어부를 구비하고 있다.
여기서 화상인식부는 본딩코자 하는 리드프레임에 조명을 제공하는 광원과, 상기 리드프레임을 활상하기 위해 카메라와 경통으로 이루어진 CCD 카메라와. 상기 CCD카메라에서 촬상된 영상을 분식하여 이미지를 인식하는 화상인식장치와. 이 화상인식장치에서 인식한 이미지를 디스플레이하는 모니터를 구비하여, 제어부에 티칭(teaching)된 이미지와 CCD카메라에서 인식한 이미지가 기 설정된 비교치 이상으로 일치할 때 와이어본딩이 이루어지도록 제어된다.
또한 상기 작업대는 와이어 본딩할 리드프레임을 지지하며 동시에 와이어본딩이 잘 이루어지도록 열을 가하는 히트블럭(heat block)과, 와이어 본딩할 리드프레임이 와이어본딩중에 움직이지 않도록 클램핑하는 윈도우 클램프를 구비하고 있다.
상술한 바와같이 와이어본딩작업은 제어부에 티칭후 CCD카메라로 작업할 리드프레임을 화상인식하여 이미지를 비교하면서 이루어진다.
한편, 리드의 숫적증가에 따라 칩의 내측본딩패드와 외측본딩패드를 지그재그로 배열한 파인피치의 스태거드 와이어 본딩 역시 티칭에 의하여 작업순서가 정해지고 실제 와이어본딩작업시 티칭된 순서에 따라 와이어본더가 작동한다. 이러한 스태거드 와이어본딩의 에칭은 외측본딩패드를 먼저 티칭한후 이에 상응한 거리의 리드를 티칭하고. 이후 내측본딩패드를 티칭한후 이에 상응한 거리의 리드를 티칭하며, 와이어본딩 역시 티칭된 순서에 따라 외측본딩패드 및 리드를 먼저 와이어본딩한후 내측본딩패드 및 리드를 와이어본딩하는 작업순서를 따르고 있는것이 일반적인 현상이다. 왜나하면 외측 또는 내측중 한가지를 선택하여 일방향으로 일차작업을 완료한후 다른일측을 선택하여 작업을 실시하는것이 와이어본더를 제어하기 편리하기 때문이다.
이러한 스태거드 와이어본딩방법의 일실시예는 제 1 도와 같이 도시할 수 있는바, 리드(4, L1,L2 ..... L100)가 100개일때 칩(3)의 본딩패드(3-1, 3-2, P1.P2, ..... P100)를 내측괴 외측으로 배열한 상태에서 와이어(W1,W2, ..... W100)로 연결하는 와이어 본딩작업을 실시하는 방법에대해 설명하기 위한 것으로, 와이어 쇼트를 방지하기 위해 칩(3)의 외측본딩페드(3-1) 배열의 와이어루프(1)보다 칩의 내측본딩패드(3-2)의 와이어루프(2)가 더 높은 위치에서 이루어지기 때문에 2가지 종류의 와이어루프를 형성하기 위해서 의측본딩패드(3-1)와 내측본딩패드(3-2)의 각기 다른 루프 파라미터(루프높이. 루프모드등)가 적용된다. 따라서 바깥쪽 패드배일 와이어루프(1) 종류를 와이어본딩(W1.W2.W4.W6,W8.W10 ..... W99)을 먼저하고 안쪽 패드배열의 와이어루프(2) 종류를 와이어본딩(W3.W5,W7 .....W100)을 하게된다.
그러나 이러한 스태거드 와이어본딩작업은 VLL의 방향(L1,L2,L4,L6.....L99,L3,L5.L7 .... L100)이 전체리드(L1.L2,L3 ..... L100)의 두바퀴를 돌게 되므로 VLL(리드의 본딩위치를 화상인식보정) 시간이 길어서 생산성에 저해되고 있다. 또한 X-Y테이를의 이동시간이 길어지므로 와이어본더의 수명을 단축시키는 문제점을 안고 있다.
본 발명은 상기와 같은 문제점을 해결코자 하는 것으로, VLL시간을 단축시키고, X-Y 테이블의 이동거리를 최소화하여 와이어본딩 생산성을 향상시키기위해 내축본딩패드와 외측본딩패드 구분없이 가장 인접한 본딩패드를 티칭하고 이에 상응한 리드를 연속적으로 티칭한후 와이어본딩토록함을 특징으로 한다.
즉, 칩에어리어를 티칭시 본딩패드와 리드의 최초점이 설정되면, 내측본딩패드와 외측본딩패드 구분없이 일방향으로 가장 인접한 본딩패드를 티칭하고, 리드의 위치 LX, LX+1, LX+2 ..... LN과 리드에서 본딩해야할 정확한 위치 LX', LX+1', LX+2' ..... LN'점과의 보정치 △X., △X1, △X2, ..... △XN을 계산한값에 따라 보정해주어 티칭을 완료하여 와이어본딩시 일회전으로 와이어본딩을 완료토록 한 것이다.
이하 도면을 참조로 상세히 설명하면 다음과 같다.
제 2 도는 본 발명 스태거드 와이어본딩에서 리드 본딩점 개선방법을 설명하기 위한 제 1 도의 부분확대도로써, 티칭공정을 실시함에 있어 먼저 티칭 최초점이 본딩패드(P1)와 리드(L1)에 설정되면, 다음 티칭할 본딩패드는 설정된 방향(예를 들어 시계방향 또는 반시계방향)으로 가장 인접한 본딩패드(P2)를 티칭하고, 한편 리드티칭 역시 설정된 방향에서 가장 인접한 리드(L2)를 티칭한다. 이런 방식으로 패드를 티칭시 외측 및 내측 구분없이 가장 인접한 본딩패드를 계산하여 티칭(P1,P2, P3,P4,P5,P6,P7.P8)하고 또한 이에 상응하여 리드 역시 가장 인접한 리드를 티칭(L1,L2,L3.L4,L5.L6,L7,L8)하는 공정을 반복하여 일회전의 작업공정으로 티칭공정을 완료하고, 이에따라 와이어 본딩공정도 티칭된 구간을 따라 이루어 지므로 결국 와이어 본딩작업이 종래 2회전과는 달리 1회전으로 완성할 수 있다.
여기서 리드를 티칭시에는 리드의 위치 LX, LX+1, LX+2 ..... LN과 리드에서 본딩해야할 정확한 위치 LX', LX+1', LX+2' ..... LN'점과의 보정치 △X, △X1, △X2, ..... △XN을 계산한값에 따라 보정값이 계산된 위치(LX', LX+1', LX+2 ..... LN')에 와이어 본딩을 실시한다.
이때 리드티칭의 순서를 정할때는 종래에는 제 3 도(A)와 같이 외측본딩패드에 상응한 리드(L1,L2,L4,L6 ..... L97,L99)를 먼저 티칭하여 메모리에 저장하고. 다음으로 내측본딩패드에 상응한 리드(L3.L5.L7 ..... L96,L98,L100)를 나중에 티칭하여 메모리에 저장하였다.
따라서 실제 와이어본딩 작업을 실시할때 외축본딩패드와 리드를 와이어본딩하는데 케필러리가 일회전하며, 이후 내측본딩패드와 리드를 와이어본딩하는데 다시한번 일회전해야 와이어본딩작업이 마무리된다.
한편. 본 발명은 순차적으로 티칭하여 메모리에 저장하는데. VLL 스타트점을 LS=1(X,Y)라 할때 |L1(X.Y) - L2(X.Y)|= K2. |L1(X.Y) - L3(X.Y) |= K3, |L1(X,Y) -L4(X,Y)V)|= K4 ..... |L1(X,Y) -L100(X,Y)|= K100, 여기서 K2 ..... K100 에서 L1 으로부터 제일 가까운 거리인 K2를 L2로 선택하고, L2(X,Y)를 기준으로 |L2(X.Y) - L3(X,Y) |= K3, |L2(X,Y) - L4(X,Y) |= K4, ...... |L2(X,Y) - L100(X.Y) = K100, 여기서 L2(X,V)와 제일 가까운 거리인 K3를 선택하는 방범으로 L100(X,Y)까지 선택하며 제 3 도(B)와 같이 순차적으로 VLL 메모리에저장한다.
따라서 실제 와이어 본딩작업시 상기와 같은 방식으로 티칭된 메모리에 따라 내측본딩패드 및 외측본딩패드의 배열에 관계없이 설정방향으로 가장 인접한 거리의 본딩패드를 순서대로 와이어본딩해 나가고, 이에따라 리드역시 순차적으로 와이어본딩작업을 해나가므로 일회전에 의한 작업으로 와이어본딩공정이 완성가능하다. 이러한 와이어본딩 방법를 사용하면 종래보다 약 50퍼센트 시간을 단축하여 생산성을 향상시키고 X-Y테이를의 수명을 연장시킬 수 있는 잇점이 있다.
제 1 도는 일반적인 스태거드 와이어 본딩방법을 설명하기위한 개념도,
제 2 도는 본 발명 스태거드 와이어본딩에서 리드 본딩점 개선방법을 설명하기 위한 제 1 도의 부분확대도,
제 3 도는 종래 VLL 메모리 데이타 저장상태와 본 발명의 VLL 메모리 데이타 저장상태를 비교하여 설명하기위한 설명도로,
(A)는 종래 VLL 메모리 데이타 저장상태를 보여주는 설명도이고,
(B)는 본 발명의 VLL 메모리 데이타 저장상태도를 보여주는 설명도이다.

Claims (2)

  1. 외측본딩패드와 내측본딩패드가 지그재그방식으로 형성된 칩을 와이어본딩하는 파인피치 스태거드 와이이본딩방법에 있어서.
    최초 와이어본딩점과 와이어본딩방향이 설정되면 최초 와이어본딩점을 기준으로 설정방향으로 내측본딩패드와 외측본딩패드 구분없이 가장 인접한 본딩패드를 티칭토록하고, 최초 와이어본딩점을 기준으로 설정된 방향으로 리드를 연속적으로 티칭한후, 티칭된 메모리에 따라서 와이어본딩토록하여 1회전 동작으로 와이어본딩 동작이 끝나도록 제어함을 특징으로 하는 스태거드 와이어본딩방법.
  2. 제 1 항에 있어서,
    리드를 연속적으로 티칭하는 방법은 리드티칭 스타트점을 LS=1(X,Y)라 할 때 |L1(X,Y) - L2(X,Y)|= K2, |L1(X,Y) - L3(X,Y)|= K3, |L1(X,Y) - L4(X,Y)|= K4 ..... |L1(X,Y) - LN(X,Y)|= KN. 여기서 K2 ..... K100에서 L1 으로부터 제일 가까운 거리인 K2를 L2로 선택하고, L2(X,Y)를 기준으로 |L2(X,Y) - L3(X,Y)|= K3, |L2(X,Y) - L4(X,Y)|= K, ..... |L2(X,Y) - LN(X,Y) = KN, 여기서 L2(X,Y)와 제일 가까운 거리인 K3를 선택하는 방법으로 LN(X,Y)까지 선택하여 리드티칭 메모리에 저장토록함을 특징으로 하는 스태거드 와이어 본딩방법.
KR1019950041898A 1995-11-17 1995-11-17 스태거드 와이어본딩방법 KR100348828B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041898A KR100348828B1 (ko) 1995-11-17 1995-11-17 스태거드 와이어본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041898A KR100348828B1 (ko) 1995-11-17 1995-11-17 스태거드 와이어본딩방법

Publications (2)

Publication Number Publication Date
KR970030537A KR970030537A (ko) 1997-06-26
KR100348828B1 true KR100348828B1 (ko) 2002-12-26

Family

ID=37488917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041898A KR100348828B1 (ko) 1995-11-17 1995-11-17 스태거드 와이어본딩방법

Country Status (1)

Country Link
KR (1) KR100348828B1 (ko)

Also Published As

Publication number Publication date
KR970030537A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP3101854B2 (ja) ワイヤボンデイング装置
US5870489A (en) Ball detection method and apparatus for wire-bonded parts
KR100348828B1 (ko) 스태거드 와이어본딩방법
US5862974A (en) Wire bonding method and apparatus
JP2534132B2 (ja) ボンデイング方法
JPS593850B2 (ja) 半導体ワイヤ−ボンディング装置
CN101165707A (zh) 用于电子器件模式识别的图像捕获
JPH05308086A (ja) 半導体製造装置
JPS61190953A (ja) ワイヤボンダ
KR100348830B1 (ko) 더블본딩 방지의 화상인식 방법
JP2757127B2 (ja) ワイヤボンダーのボンディング位置補正方法、およびその装置
KR100616497B1 (ko) 와이어본딩 장치와 그를 이용한 본딩 방법
JPH05129408A (ja) ワイヤボンデイング方法及び装置
JP3462298B2 (ja) ワイヤボンディング装置
JP3567644B2 (ja) ワイヤボンダーの座標検出順序決定装置
KR100368626B1 (ko) 와이어본딩방법 및 장치
KR100604670B1 (ko) 와이어본딩 장치 및 그를 이용한 본딩 방법
JP2538418B2 (ja) ダイボンディング装置
KR100243086B1 (ko) 리드프레임 다이본딩장치 및 그 방법
JP3476810B2 (ja) ワイヤボンディング装置
JPH0513635A (ja) タイバー切断方法
JP2513151Y2 (ja) ボンディング装置
KR100273881B1 (ko) 와이어본딩방법
JP3817021B2 (ja) ワイヤボンディング装置のボンディングレベル設定方法
KR0180670B1 (ko) 스태거드 와이어 본딩의 화상검사 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee