JPH0447968Y2 - - Google Patents

Description

【考案の詳細な説明】 〔技術分野〕 本考案は、集積回路の外に任意の回路の構成さ
れている基板を接続してなる混成回路において、
その厚みを薄くするために好適な構造に関する。

〔従来技術とその問題点〕

ほとんどの電子回路が集積回路化される現状に
おいて、インダクタンスを含む回路、例えばコイ
ルとコンデンサを組合せて構成される遅延線の回
路のように集積回路化が困難なものもあり、全体
の回路にこのような回路を含む場合には集積回路
の外部に接続する必要がある。TTL素子を用い
た飽和型論理回路に遅延線を組合せてバツフアー
ドデイレーラインを構成する場合もこのような例
に相当する。そして基板上にコイルやコンデンサ
を配置して遅延線の回路を構成し、集積回路のフ
ラツトパツケージと重ね合わせ、フラツトパツケ
ージの端子を介して両方の回路を接続し、外部端
子をデユアルインラインパツケージ（以下DIPと
いう）の外部に露呈させた混成回路は実開昭58−
89953号公報等により公知である。

しかし従来の混成回路は第５図の説明図に示す
ように、コイル１やコンデンサ２がいずれも基板
３上にあり、フラツトパツケージ４とは反対側に
位置する。フラツトパツケージ４、基板３、遅延
線を構成する回路素子が同じ方向に順次重ね合わ
さるので、１点鎖線で示してあるDIPの樹脂の厚
みＴを薄くすることが難しい。従つて他の回路部
品と共に混成回路を別の回路基板に取付ける時
に、厚みＴが他の回路部品に比較して厚くなり、
回路基板全体の薄形化を達成する上で望ましくな
い。

〔目的〕

本考案の目的は、回路素子がフラツトパツケー
ジの横に位置するようにして薄形化を可能した混
成回路の提供にある。

〔問題点を解決するための技術手段〕

本考案は遅延線回路が構成されている基板と、
該基板より平面積の狭い集積回路のフラツトパツ
ケージを重ね合わせてあり、両方の回路の接続を
フラツトパツケージの端子を介して行い、少くと
もいずれかの回路に接続する外部端子を露呈させ
た状態で全体を樹脂封止してある混成回路であ
り、前記両方の回路の接続は、基板の側辺と、重
なり合わない位置の基板面を貫通して設けてある
孔に嵌め込んだフラツトパツケージの端子を介し
て行われ、該フラツトパツケージの横の位置には
該基板の遅延線回路を構成するコイルが基板の孔
に固定してあることを特徴とするものである。

〔実施例〕

以下第４図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第１図乃至第３図を参照しながら説明する。第
１図は組立説明図、第２図は分解斜視図、第３図
ａと第３図ｂは外部端子とフラツトパツケージの
端子の接続部分の平面図である。

第４図において、１０はTTL素子、１１は入
力端子、１２はアース端子、１３から１７までは
出力端子、１８は電源端子、１９はコイル、２０
はコンデンサ、２１は抵抗である。そして６個の
TTL素子１０が第１図、第２図の集積回路のフ
ラツトパツケージ３０内に構成され、点線で囲ま
れた部分の遅延線は基板３１に構成されている。

基板３１にはその面を貫通する孔３２、孔３４
を設けてあり、側辺には溝３３を設けてある。孔
３４と溝３３に下側から基板３１より平面積の狭
いフラツトパツケージ３０の上側に曲げた端子３
５を嵌め込むことにより、基板３１とフラツトパ
ツケージ３０が重ね合わされる。孔３２のコイル
１９を嵌め込むためのものであり、ドラムコアに
巻線を行つてあるコイル１９を立設する場合を考
慮して、ドラムコアの鍔とほぼ同じ大きさの円形
にしてある。そして孔３２は基板３１とフラツト
パツケージ３０の重ならない位置にあり、下側か
ら孔３２に嵌め込まれたコイル１９は第１図のよ
うにフラツトパツケージ３０の横の位置にある。
コイル１９は基板３１の上側から孔３２の底を塞
ぐ接着テープ４１の接着面に固定される。

なお第２図の基板３１には、第４図の点線内に
対応する回路素子を取付ける様子を図示してある
が、それらの回路素子間の接続や、集積回路と基
板３１の回路を接続するために孔３４や溝３３の
周辺に形成してある導体パターンは図示を省略し
てある。

フラツトパツケージ３０は、対向する両側辺に
夫々７個ずつの端子を露呈してある１４ピンタイ
プのものであるが、基板３１の回路と接続するた
めに上側に曲げてある端子３５以外の端子３６
は、その他面に沿つて折り曲げられ基板３１と反
対側の外面４２まで延在する。そして外面４２で
端子３６は外部端子３７に接続する。外部端子３
７の先端は第２図に図示されているように２つに
割れたものと、細長くしてあるものの２種類ある
が、外面４２で第３図ａのように端子３６を先端
３８で挟んだり、第３図ｂのように細長い先端３
９を端子３６に添わせて半田付けしてその面を広
くして半田付の信頼性を得る。先端３９の細長い
形状は、フラツトパツケージ３０の端子が第２図
で図示してある部分のように、１個おきに上下に
曲げられるのではなく、接続して下側に曲げられ
る端子３６がある場合、外部端子３７が近接して
生ずる先端における短絡事故を防ぐ役割をする。

上側に曲げてある端子３５は孔３４と溝３３の
周辺の導体パターンに半田付けされる。６個の端
子３５は、第４図における１３から１７までの５
個の出力端子に接続するTTL素子１０の入力側
の端子と、入力端子１１に接続するTTL素子１
０の出力側の端子に夫々対応する。又下側に折り
曲げられている８個の端子３６は、１３から１７
までの出力端子、入力端子１１、電源端子１８、
アース端子１２に夫々対応する。そして全体が第
１図で１点鎖線で示すように樹脂封止され、DIP
の外側に外部端子３７によつて内部の回路が引き
出される。

外部端子３７はDIPの外面に沿つて折り曲げら
れて底面４０まで延在しており、他の回路部品と
共に別の回路基板に取付ける時にその導体パター
ンに直接面接続できるようにしてある。なお実施
例において、フラツトパツケージ３０の横の位置
に回路素子が固定できれば基板３１との上下関係
が逆であつてもよい。又横の位置は、フラツトパ
ツケージ３０の幅方向のみならず長さ方向を含む
ことは言うまでもない。さらに孔３２の代りに貫
通していない孔を設けて、接着剤により回路素子
を固定してもよい。フラツトパツケージ３０の厚
みよりも横に固定する回路部品の高さが低い場合
には、必ずしも孔を設ける必要はないが孔によつ
て位置決めや固定が容易になる利点がある。さら
に外部端子３７はいずれもフラツトパツケージ３
０の端子３６に接続しているが、基板３１の側辺
から１部の外部端子を引き出すことも設計変更に
よつて可能である。

〔効果〕

以上述べたように本考案の混成回路は、フラツ
トパツケージと基板を重ね合わせて構成される
が、フラツトパツケージと基板の重ならない位置
に回路素子を固定できるようにしてある。そして
比較的に背の高い回路素子をその位置でフラツト
パツケージと同じ側に固定することにより、混成
回路の厚みを薄くすることができる。実際の数値
ではDIPの厚みを、従来の７mmから４mm程度まで
本考案によつて薄形化できた。

このような本考案の混成回路は回路部品の小形
化、薄形化、面接続を可能にするといつた種々の
要求を充分満たし得るものである。

【図面の簡単な説明】

第１図は本考案の混成回路の実施例を示す組立
説明図、第２図は分解斜視図、第３図ａと第３図
ｂは外部端子とフラツトパツケージの端子の接続
部分を示す平面図、第４図はバツフアードデイレ
ーラインの回路図、第５図は従来の混成回路の説
明図である。 ３０……フラツトパツケージ、３１……基板、
３２，３４……孔、３３……溝、３５，３６……
端子、３７……外部端子、３８，３９……先端、
４０……底面。

Claims (1)

【実用新案登録請求の範囲】
1. 遅延線回路が構成されている基板と、該基板よ
   り平面積の狭い集積回路のフラツトパツケージを
   重ね合わせてあり、両方の回路の接続をフラツト
   パツケージの端子を介して行い、少くともいずれ
   かの回路に接続する外部端子を露呈させた状態で
   全体を樹脂封止してある混成回路であり、前記両
   方の回路の接続は、基板の側辺と、重なり合わな
   い位置の基板面を貫通して設けてある孔に嵌め込
   んだフラツトパツケージの端子を介して行われ、
   該フラツトパツケージの横の位置には該基板の遅
   延線回路を構成するコイルが基板の孔に固定して
   あることを特徴とする混成回路。