JPH0447829A - 可変長パケット混在転送方式 - Google Patents

可変長パケット混在転送方式

Info

Publication number
JPH0447829A
JPH0447829A JP2156832A JP15683290A JPH0447829A JP H0447829 A JPH0447829 A JP H0447829A JP 2156832 A JP2156832 A JP 2156832A JP 15683290 A JP15683290 A JP 15683290A JP H0447829 A JPH0447829 A JP H0447829A
Authority
JP
Japan
Prior art keywords
packet
cid
hdlc
cell
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2156832A
Other languages
English (en)
Inventor
Hideki Okuyama
英樹 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2156832A priority Critical patent/JPH0447829A/ja
Publication of JPH0447829A publication Critical patent/JPH0447829A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、CCITT勧告X、25にしたがい受信時に
誤りを検出したとき再送するハイレベルデータリンク制
御手順(HDLC)によるHDLCパケットと受信時に
誤りを検出しても再送しない非HDLCパケット、並び
に転送するデータ長によって相違するパケットを同一デ
ータ回線上に混在させて転送する可変長パケット混在転
送方式〔従来の技術〕 従来、この種の可変長パケット混在転送方式は、パケッ
トを固定データ長に区切って誤り訂正符号対のパケット
セル識別子(CID)を付加した“パケットセル”とい
う概念を導入し、HDLCパケットの場合はCID=O
を、また非HDLCパケットの場合はCID=1.2.
3を、適宜組合せた可変長を実現していた。
すなわち、従来の可変長パケット混在転送方式は、パケ
ットを分割したパケットセルに付加するパケットセル識
別子(CID)に付加0,1゜2.3の4パターンを有
する。
まず、第5図および第6図を参照してパケットセルによ
るデータ転送について説明する。第5図はパケットセル
転送の一例を示すフレーム構成図、また第6図はパケッ
トセルとCID数値との関係を示す対照図である。
第5図に示す例では、同期ビット(S)に挟まれて4つ
のパケットセル(CDATA)がパケットセル識別子(
CID)をそれぞれの前に付加して転送される。パケッ
トセル識別子(CID)およびパケットセル(CDAT
A)は例えば8ビツトおよび360ビツトのそれぞれ固
定長で形成される。
第6図に示すようにHDLCパケットにはCID=Oが
付加され、一つのHDLCパケットが分離されたとき複
数の数値0のCIDが連らなる。
非HDLCパケットには数値1,2.3の三種のCID
が使用される。
CID=1は一つのパケットが、分割された最初のパケ
ットセルを意味し、続くCIDが・数値0.1の何れか
の場合、単独パケットであると識別する。
CID=2は中間のパケットセル、CID=3は最後の
パケットセルである。従って、2つのパケットセルに対
してはCID=1.3が連続する。3つのパケットセル
に対してはCID=1゜2.3、N個のパケットセルに
対してはCID=1、(N−2)個の2,3と連続して
パケットセルを転送する。
〔発明が解決しようとする課題〕
上述した従来の可変長パケット混在転送方式は、非HD
LCパケットが分割不要でCID=1のパケットの場合
、次にはCID=0.1の何れかが転送され、CID=
1の次のCI D=3までは一連の分割された非HDL
Cパケットであるという構成となっているので、CID
=1の次のCIDが訂正不能の場合、前のCID=1の
パケットも廃棄せざるを得す、無用なパケットの廃棄を
生じるが、特に伝送品質が低く、CID=1のパケット
が多い場合に無駄が大きいという問題点があった。
本発明の目的は、非HDLCの分割不要パケットにCI
 D=4を付与することにより、上記問題点を解決した
可変長パケット混在転送方式を提供することにある。
〔課題を解決するための手段〕
本発明による可変長パケット混在転送方式は、CCIT
T勧告X、25にしたがい受信時に誤りを検出したとき
再送するハイレベルデータリンク制御手順(HDLC)
によるHDLCパケットおよび受信時に誤りを検出して
も再送しない非HDLCパケット、並びに転送するデー
タ長によって長さの相違するパケットを同一回線上に混
在させて転送する可変長パケット混在転送方式において
、所定の固定データ長より長いパケットを分割し誤り訂
正符号をもつパケットセル識別子(以後CID)を前位
に置いたパケットセルを形成し、HDLCパケットには
CI D=0、分割不要な非HDLCパゲットにはCI
 D=4 、分割した非HDLCパケットのパケットセ
ルには、最初のパケットセルにCID=1.最後のパケ
ットセルにCID=3、中間のパケットセルにCID=
2の符号をそれぞれ付与して回線へ送信する送信装置と
、受信したCIDを識別判定し、CID=OのときはH
DLCパケットとして受信すると共に、CI D=4の
ときは非HDLCパケットとして受信し、またCID=
1のときは分割された非HDLCパケットの最初のパケ
ットセル、このCID=1に続くCID=2は分割され
た非HDLCパケットの中間のパケットセル、これらC
ID=1およびCID=2の何れか一方に続くCID=
3は分割された非HDLCパケットの最後のパケットセ
ルとそれぞれ判定しこれらパケットを並べて一つの非H
DLCパケットを組み立て再生する受信装置との少くと
も一方を有する。
〔作用〕
上述の手段による可変長パケット混在転送方式は、受信
装置がCID=4の受信で分割なしの非HDLCパケッ
トと認識し、次のCIDが識別不能となる低伝送品質回
線でもパケットを生かすことができる。
〔実施例〕
次に、本発明の可変長パケット混在転送方式について図
面を参照して説明する。
まず、第5図は伝送路上を流れるフレーム構成の一例を
示す構成図であり、前述したので説明を省略する。第5
図に示されるように、同期ビット(S)で同期をとり、
同期ビット間には前位にパケットセル識別子(CID)
を付加したパケットセル(CDATA)が並べられる。
第2図は第5図の部分詳細の一例を示すパケット構成図
であり、本発明で設定したCID=4は分割不要の非H
DLCパケットを示し、CID=0はHDLCパケット
を示す。
第3図は分割されたパケットセルの数と付加して送出す
るCID数値との関係の一例を示す対照図である。第6
図に示す従来との相違点は分割不要の非HDLCパケッ
トの部分であり、一つのパケットセルにCI D=4を
付加する。すなわち、送信装置ではパケットセル識別子
(CID)を第3図のようなパケットの種別と分割形態
によって設定し、パケットセル(CDATA)の前に置
いて伝送路上に送信する。受信装置では、CID=4が
独立した一つの非HDLCパケットを形成するので、次
のCIDが認識不能でも廃棄されることはない。
次に、第4図を参照して送受信装置の構成について説明
する。第4図は第5図(説明済み)のフレーム構成で伝
送路上へ送信する一方、伝送路から受信する送受信装置
の一例を示すブロック図である。
第4図に示すように、受信装置10はCIDレジスタ1
11判定部12.受信セレクタ13.HDLCパケット
受信回路14.および非HDLCパケット受信回路15
を有し、受信データをプロセッサ20へ転送する。送信
装置30はHD LCパケット送信回路31.非HDL
Cパケット送信回路32.多重化部33.送信レジスタ
34.送信制御回路35および送信セレクタ36を有し
、プロセッサ20からのデータを送信する。
CIDレジスタ11はシフトレジスタで、受信パケット
および受信クロックを入力し、CIDが格納されたとき
CID数値が判定部12に入力される。判定部12は受
信CIDに誤りがあるとき誤りを訂正し正しいCID数
値を受信セレクタ13に出力する。この出力値はCID
=0.1゜2.3.4の何れかである。出力値は受信ク
ロックを入力する受信セレクタを制御し、CI D=0
のときは、HDLCパケット受信回路15に、受信クロ
ックがパケットセル(CDATA)に相当する時間だけ
出力される。一方、CID=1〜4の出力値は非HDL
Cパケット受信回路14に出力される。
この結果、HDLCパケット受信回路14および非HD
LCパケット受信回路15は各パケットセルを受信す時
だけ入力するのでHDLCパケット受信回路14および
非HDLCパケット受信回路15が各クロックに同期し
てCIDレジスタ11の出力を可変長で入力できる。従
って、HDLCまたは非)IDLCのパケット受信回路
14.15は入力したパケットデータをプロセッサ20
へ転送する。
HDLCパケットおよび非HDLCパケットの再送信回
路31・32はプロセッサー20から任意長のパケット
を受けたとき、送信制御回路35に送信すべき情報の存
在を通知する。この時、送信制御回路35は送信情報の
HDLC/非HD LCの何れか一方の要求に対するC
ID値を送信レジスタ34に書き込むとともに送信セレ
クタ36および多重化部33に対して制御信号を送信す
る。
ここで、HDLCパケット送信回路31から通知を受信
中の送信制御回路35は、CI D=Oを多重化部33
および送信セレクタ36に送信し、送信セレクタ36が
送信クロックをHDLCパケット送信回路31に接続す
るので、HDLCパゲット送信回路31からHDLCパ
ケットのフォーマットが送出され、このフォーマットは
多重化部33を介してシフトレジスタである送信レジス
タ34に入力する。送信レジスタ34はCI D=0に
引き続きHDLCパケットを一つのパケットセル分送信
パケットとして出力する。非HDLCバゲットの場合は
条件にしたがってCID=1.2゜3.4がパケットセ
ルに付加されて出力する。
次に第1図を参照して、第4図の受信装置、特に判定部
の動作手順について説明する。第1図は本発明の主要動
作手順の一実施例を示すフローチャートである。
第1図では、まず起動した最初のパケットセルのCID
受信、およびあるパケットの受信完了または廃棄したパ
ケットセルの次のCID受信から手順の説明が開始され
る。
判定部12は受信したCIDビットを識別(101)し
、最初のパケットセルの判定(102)がCI D=O
の場合、HDLCフォーマットのパケットデータと判断
し、一つのパケット受信を完了(103)する。CID
が誤り訂正不能CIDの場合、判定部12のパケットセ
ルを廃棄(104)する。(送信側では、1パケット分
のパケットセル列は連続して送出され、またCIDは誤
って訂正されることはないから、最初に受信するパケッ
トセルがCID=2.3の場合は最初に受信するパケッ
トセルがCID=2.3場合は受信アルゴリズムの最初
の手順101へもどる。)最初のパケットセルの判定手
順102でCID;1の場合、判定部12は非HDLC
フォーマットのパケットの先頭パケットセルを受信(1
11)と判断し、次のCIDを識別(112)して判定
(113)に入る。CID=1の次が誤り訂正不能CI
Dの場合、このCIDはCI D=2゜3のいずれかで
あるが、判定部12はどちらであったかの特定ができな
い、したがって、誤り訂正不能CIDのパケットセルと
ともに、CID=1のパケットセルも廃棄(114)す
る。CID=1の次がCI D=3の場合、判定部12
はこの2つで2パケツトセル楕成の非HDLCパケット
と判断し一つのパケットの受信完結(115)とする。
CID=1の次がCI D=2の場合、非HDLCパケ
ットの受信(116)であり、判定部12は、一つのパ
ケット中のCID=2の数を示す値を歩進し、さらに次
のCIDの判定のため手順112に戻る。
CID=1からCID=2の次のCIDは、誤り訂正不
能CIDか、またはCID=2.3が考えられ、誤り訂
正不能CIDの場合、判定部12はそのパケットセルと
ともに先頭のCID=1から最後のCI D=2までの
パケットセルを廃棄ICI D=3ノ場合は、CID=
1.CID=2゜CHD=3のパケットセル構成の非H
DLCパケットと判断し、一つのパケット受信完とする
。また、CID=1からCID=2のあとに、さらにC
I D=2が続く場合、判定部12は次のCIDのチエ
ツクに入り、誤り訂正不能CIDであれば先頭のCID
=1と複数のCID=2と、誤り訂正不能CIDをもつ
パケットセルをすべて廃棄した、またC I D=3な
らば先頭のCID=1と複数のCID=2とCID=3
の1個を一つのパケットと判断し、一つのパケット受信
完了とする。
さらに手順102の判定で最初のパケットセルがCI 
D=4の場合、判定部12はパケットセル−つで構成さ
れる非HDLCフォーマットによる一つのパケット受信
完了(121>とする。
以上、本実施例による転送方式は非HDLCフォーマッ
トのパケットを複数パケットセル構成の場合と一つのパ
ケットセル構成の場合とで受信アルゴリズムを分離した
ことによりアルゴリズムを簡潔なものとし、かつパケッ
トの不要な廃棄をなくしてくれる。
送信側は誤り訂正コード付のCIDを付加し、送出する
か、もし何も送るべきデータがない場合は、例えば、C
ID=0とし、そのパケットセルデータとして複数個の
フラグパターンを送り続ける。
〔発明の効果〕 以上説明したように本発明は、新たにCID=4を非C
DLCフォーマットの一つのパケットセル構成のための
専用CID値として使用することにより非HDLCフォ
ーマットの一つのパケットセル構成によるパケットと、
複数パケットセル構成によるパケットとの混在時、伝送
路の品質が低く、CIDの訂正不能が生じても不要なパ
ケットセルの廃棄が生じることがなく、より効率的な転
送を実現できる効果がある。
【図面の簡単な説明】
第1図は本発明の可変長パケット混在転送方式の一実施
例を示すフローチャート、第2図は本発明による付加情
報の一例を説明するCID列部分図、第3図は本発明に
よるパケットセルおよびCID数値の関係の一例を示す
対照図、第4図は本発明に関する構成の一例を示すブロ
ック図、第5図は伝送路上を流れる本発明に関するパケ
ット構成の一例を示すフレーム構成図、第6図は従来の
パケットセルおよびCID数値の関係の一例を示す対照
図である。 10・・・受信装置、11・・・CIDレジスタ、12
・・・判定部、13・・・受信セレクタ、14・・・H
DLCパケット受信回路、15・・・非HDLCパケッ
ト受信回路、20・・・プロセッサ、30・・・送信装
置、31・・・HDLCパケット送信回路、32・・・
非HDLCパケット送信回路、33・・・多重化部、3
4・・・送信レジスタ、35・・・送信制御回路、36
・・・送信セレクタ。

Claims (1)

    【特許請求の範囲】
  1. 1、CCITT勧告X.25にしたがい受信時に誤りを
    検出したとき再送するハイレベルデータリンク制御手順
    (HDLC)によるHDLCパケットおよび受信時に誤
    りを検出しても再送しない非HDLCパケット、並びに
    転送するデータ長によつて長さの相違するパケットを同
    一回線上に混在させて転送する可変長パケット混在転送
    方式において、所定の固定データ長より長いパケットを
    分割し誤り訂正符号をもつパケットセル識別子(以後C
    ID)を前位に置いたパケットセルを形成し、HDLC
    パケットにはCID=0、分割不要な非HDLCパケッ
    トにはCID=4、分割した非HDLCパケットのパケ
    ットセルには、最初のパケットセルにCID=1、最後
    のパケットセルにCID=3、中間のパケットセルにC
    ID=2の符号をそれぞれ付与して回線へ送信する送信
    装置と、受信したCIDを識別判定し、CID=0のと
    きはHDLCパケットとして受信すると共に、CID=
    4のときは非HDLCパケットとして受信し、またCI
    D=1のときは分割された非HDLCパケットの最初の
    パケットセル、このCID=1に続くCID=2は分割
    された非HDLCパケットの中間のパケットセル、これ
    らCID=1およびCID=2の何れか一方に続くCI
    D=3は分割された非HDLCパケットの最後のパケッ
    トセルとそれぞれ判定しこれらパケットを並べて一つの
    非HDLCパケットを組み立て再生する受信装置との少
    くとも一方を有することを特徴とする可変長パケット混
    在転送方式。
JP2156832A 1990-06-15 1990-06-15 可変長パケット混在転送方式 Pending JPH0447829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2156832A JPH0447829A (ja) 1990-06-15 1990-06-15 可変長パケット混在転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2156832A JPH0447829A (ja) 1990-06-15 1990-06-15 可変長パケット混在転送方式

Publications (1)

Publication Number Publication Date
JPH0447829A true JPH0447829A (ja) 1992-02-18

Family

ID=15636331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2156832A Pending JPH0447829A (ja) 1990-06-15 1990-06-15 可変長パケット混在転送方式

Country Status (1)

Country Link
JP (1) JPH0447829A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923252A (ja) * 1995-07-07 1997-01-21 Nec Corp 通信制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0923252A (ja) * 1995-07-07 1997-01-21 Nec Corp 通信制御方式

Similar Documents

Publication Publication Date Title
JPH02205149A (ja) Hdlc可変長パケットと非hdlc固定長パケットとの混在転送方法
JP2768297B2 (ja) データ転送方法とその装置
US4566098A (en) Control mechanism for a ring communication system
JP2595965B2 (ja) 同報通信システム
JP2001358766A (ja) パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JPH0447829A (ja) 可変長パケット混在転送方式
US20020126582A1 (en) Network subscriber station having a feature that prevents inaccuracies in time messages
JP3233472B2 (ja) データ通信装置
EP0682790B1 (en) Method and system for synchronizing encoders and decoders in communication networks when errors are detected
US5440557A (en) Apparatus and methods for providing an interface between FDDI-II rings
JP2526681B2 (ja) 可変長混在パケット転送装置
JPH0834480B2 (ja) パケット転送方式
EP0161825B1 (en) A control mechanism for a ring communication system
JP2757655B2 (ja) 可変長パケット混在転送方式
JPS63138826A (ja) デ−タ伝送方式
JP3267581B2 (ja) フレーム同期方法及び装置
JP2903282B2 (ja) 分散情報処理システムの時刻同期処理方法
JP2621606B2 (ja) 回線切替方式
JP2850520B2 (ja) ループバック制御方式
JPS63278436A (ja) マルチフレ−ム同期方式
JPH07170269A (ja) データ転送装置
JPH04291844A (ja) ツイン・パス切替装置
JPS61126838A (ja) 符号誤り訂正方式
JPH04319832A (ja) セル情報保障方式
JPS59198039A (ja) 電話網利用のデ−タ伝送装置の誤り制御方式