JPH0446036B2

JPH0446036B2 -

Info

Publication number: JPH0446036B2
Application number: JP57079661A
Authority: JP
Inventors: Toshio Amano
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-05-11
Filing date: 1982-05-11
Publication date: 1992-07-28
Also published as: JPS58196778A

Description

【発明の詳細な説明】本考案はプリセツト機能を有するシンセサイザ
方式のテレビジヨン受像機に関する。

チユーナの局部発振器より出力される局部発振
信号の周波数がPLL（フエーズロツクループ）回
路によつて制御され、このPLL回路を構成する
分周器の分周比を順次変えることで選局がなされ
るシンセサイザ方式のものにおいて、プリセツト
手段が設けられ、予めメモリの各アドレスにチヤ
ンネルデータが書き込まれ、選局時には、このメ
モリより所定のチヤンネルデータが選ばれ、この
チヤンネルデータが上述したPLL回路に供給さ
れて所望の局が選局されるようになされたテレビ
ジヨン受像機が提案されている。

このようなテレビジヨン受像機において、プリ
セツト操作をする際、今選択しているポジシヨン
に対応するメモリのアドレスに書き込まれている
チヤンネルデータは、実際にはどの局（以下アク
チユアルチヤンネルという）を選局するものであ
るかということを明確に知ることは、プリセツト
操作を効率よくする上で必要なことである。

このことから、従来１つの方法としてプリセツ
トする際に、ポジシヨンとこのポジシヨンに対応
したアクチユアルチヤンネルとをLED（発光ダイ
オード）等の表示素子を利用して同時に、例えば
テレビジヨン受像機本体に表示するものがある。
また、他の方法として、７セグメントLEDを使
用し、上述したポジシヨンと、このポジシヨンに
対応したアクチユアルチヤンネルとを交互に、例
えばテレビジヨン受像機本体に表示するものがあ
る。

しかしこれらの方法は、２系統のLED、ある
いは７セグメントLEDを使用するものであるか
ら、配線が比較的複雑でコストアツプにつながる
ものであつた。そしてまた、これらの方法の場
合、全ポジシヨンに対応したアクチユアルチヤン
ネルを一斉に表示するものでないので、同一アク
チユアルチヤンネルを重ねてプリセツトしたりす
る等、プリセツト操作が効率よく行なえないとい
う不都合があつた。

本発明は斯る点に鑑みてなされたもので、プリ
セツト時には画面に全ポジシヨンに対応したアク
チユアルチヤンネルが一斉に表示されると共に、
使用者がプリセツトしようとするポジシヨンに対
応したアクチユアルチヤンネルの表示が他とは異
なるようになされ、上述不都合が除去されるよう
にしたものである。

以下第１図を参照しながら本発明によるシンセ
サイザ方式のテレビジヨン受像機の一実施例につ
いて説明しよう。

この第１図において、１は選局回路を示し、２
はメモリである。メモリ２の各アドレスには、プ
リセツトスイツチ３及びプリセツトキー４の操作
で予めアクチユアルチヤンネルのチヤンネルデー
タが書き込まれる。

使用者の選局ポジシヨンキー５の操作によりポ
ジシヨンが選択されると、選局回路１よりアドレ
スライン６を介してメモリ２にそのポジシヨンに
対応するアドレスを指定するアドレス信号が供給
される。そして、メモリ２の対応するアドレスか
らそのポジシヨンに対応したアクチユアルチヤン
ネルのチヤンネルデータが読み出され、これがデ
ータライン７を介して選局回路１に供給された
後、この選局回路１よりPLL回路８に供給され
る。PLL回路８においてはこの供給されるチヤ
ンネルデータに基づいて、これを構成する分周器
の分周比が変えられる。そしてこのPLL回路８
よりこのチヤンネルデータに基づいた制御電圧
VCが出力され、これがチユーナ９を構成する局
部発振回路（図示せず）に供給され、その局部発
振信号の周波数が制御される。尚この場合、局部
発振信号f_LがPLL回路８に供給されて、これが基
準信号と比較されてその周波数が安定化される。
従つて、チユーナ９においては、選局ポジシヨン
キー５にて選択されたポジシヨンに対応したアク
チユアルチヤンネルが選局される。尚、この第１
図において１０はアンテナである。

ここで、プリセツト操作は以下のようにしてな
される。まず、プリセツトスイツチ３がオンとさ
れ、プリセツト状態とされる。そして次に、プリ
セツトキー４の操作でプリセツトを希望するアク
チユアルチヤンネルが指定される。これらの操作
をすることで選局ポジシヨンキー５で選択されて
いるポジシヨンに対応するメモリ２のアドレスに
上記したアクチユアルチヤンネルのチヤンネルデ
ータが選局回路１よりデータライン７を介して供
給されて書き込まれ、プリセツトがなされる。
尚、メモリ２に新たなチヤンネルデータが書き込
まれると同時に、このチヤンネルデータが選局回
路１よりPLL回路８に供給され、この新たなチ
ヤンネルデータのアクチユアルチヤンネルが直ち
に選局される。

チユーナ９より得られる映像中間周波信号は中
間周波増幅回路１１を介して映像検波回路１２に
供給される。そして、この映像検波回路１２より
上記アクチユアルチヤンネルのビデオ信号S_Vが
得られ、これがビデオアンプ１３を介してミキサ
１４に供給される。

また、映像検波回路１２より得られるビデオ信
号S_Vは、同期分離回路１５に供給され、この同
期分離回路１５より垂直同期信号P_V及び水平同
期信号P_Hが得られる。

同期分離回路１５より得られる垂直同期信号
P_Vは垂直偏向回路１６を通じて偏向コイル１７
に供給されると共に、この同期分離回路１５より
得られる水平同期信号P_Hは水平偏向回路１８を
通じて偏向コイル１７に供給される。

また、この第１図において、１９は表示信号発
生器を示し、メモリ２より、選局ポジシヨンキー
５で選択し得るポジシヨンに対応したアクチユア
ルチヤンネルのチヤンネルデータが順次読み出さ
れ、これが供給される。また、この表示信号発生
器１９には同期分離回路１５より垂直同期信号
P_V及び水平同期信号P_Hが供給される。

この表示信号発生器１９においては、同期信号
P_V及びP_Hに同期して、メモリ２より供給される
チヤンネルデータに基づき、選局ポジシヨンキー
５で選択し得るポジシヨン“１”、“２”、“３”、
“４”、…、“Ｎ”に対応したアクチユアルチヤン
ネル、例えば「１」「３」「４」「６」…「42」を
第２図に示すように画面（100）上に表示する表
示信号S_C（第３図Ａに図示）が発生される。この
表示信号S_Cはアンドゲート回路２０に供給され
る。

また、この第１図において、２１は信号操作回
路を示し、選局ポジシヨンキー５によりポジシヨ
ンを選択するとき、選局回路１よりアドレスライ
ン６を介してメモリ２に供給されるアドレス信号
が、この信号操作回路２１にも供給される。

この信号操作回路２１においては、供給された
アドレス信号に基づき、選局ポジシヨンキー５で
選択されたポジシヨンに対応したアクチユアルチ
ヤンネルの表示のみを点滅操作させるための信号
が形成される。即ち、第３図Ｂに示すように表示
信号発生器１９にて発生された表示信号S_Cのう
ち、選局ポジシヨンキー５で選択されたポジシヨ
ンに対応したアクチユアルチヤンネル（本例にお
いてはポジシヨン“４”でアクチユアルチヤンネ
ル「６」）を表示する表示信号S_Cの部分に対応し
た期間t_Lのみが低レベル“０”で、その他の期間
は高レベル“１”である信号と、同図Ｃに示すよ
うに全ての期間が高レベル“１”である信号とが
所定周期、例えばちらつきを感じる程度の周期を
もつて交互に形成される。そして、この信号操作
回路２１にて形成された信号がアンドゲート回路
２０にゲート信号S_Gとして供給される。

結局アンドゲート回路２０の出力側には、表示
信号発生器１９にて発生された表示信号S_Cのう
ち、選局ポジシヨンキー５で選択されたポジシヨ
ンに対応したアクチユアルチヤンネルを表示する
表示信号S_Cの部分が所定周期をもつて存在した
り、存在しなかつたりする表示信号S_C′（以下操
作された表示信号という）が得られる。

このアンドゲート回路２０の出力側に得られる
操作された表示信号S_C′は接続スイツチ２２を介
してミキサ１４に供給される。

接続スイツチ２２をプリセツトスイツチ３と連
動して制御される。即ち、この接続スイツチ２２
は、プリセツトスイツチ３がオン及びオフの状態
にあるとき、夫々オン及びオフの状態となされ
る。

従つて、プリセツトスイツチ３がオンとされ、
プリセツト状態となされたときには、ミキサ１４
にアンドゲート回路２０の出力側から接続スイツ
チ２２を介して操作された表示信号S_C′が供給さ
れ、ビデオ信号S_Vに重畳される。そして、この
ミキサ１４から受像管２３に操作された表示信号
S_C′が重畳されたビデオ信号S_V＋S_C′が供給され
る。結局このとき、受像管２３の画面（100）上
には、第２図に示すように画像に重ねて選局ポジ
シヨンキー５で選択し得る全てのポジシヨン
“１”、“２”、“３”、“４”、…、“Ｎ”に対応し
た
アクチユアルチヤンネルが、例えば、「１」「３」
「４」「６」…「42」というように一斉に表示され
ると共に、選局ポジシヨンキー５で選択されたポ
ジシヨンに対応したアクチユアルチヤンネル（図
の例においてはポジシヨンは「４」でアクチユア
ルチヤンネルは「６」）の表示のみが点滅操作さ
れて表示される。

一方、プリセツトスイツチ３がオフの状態にあ
るときには、接続スイツチ２２はオフの状態にさ
れるので、ミキサ１４にはアンドゲート回路２０
の出力側に得られる操作された表示信号S_C′は供
給されず、従つて、このミキサ１４から受像管２
３にはビデオ信号S_Vが供給される。結局このと
き、受像管２３の画面（100）上には画像のみが
表示される。

尚、この第１図において、２４は音声中間周波
増幅器、２５は音声検波回路、２６は増幅器、そ
して２７はスピーカである。

以上述べた実施例からも明らかなように本発明
によるシンセサイザ方式のテレビジヨン受像機に
よれば、プリセツトスイツチによりプリセツト状
態としたときには、受像管の画面上に画像に重ね
て選局ポジシヨンキーで選択し得る全てのポジシ
ヨンに対応したアクチユアルチヤンネルが一斉に
表示されると共に、選局ポジシヨンキーで選択さ
れたポジシヨンに対応したアクチユアルチヤンネ
ルの表示が他とは異なる表示、例えば点滅表示さ
れるものである。従つて、プリセツト状態が一目
瞭然となり、同一アクチユアルチヤンネルを重ね
て異つたポジシヨンチヤンネルにプリセツトする
こと等がなく、プリセツト操作が効率よく行なえ
る利益がある。また、表示用のLEDや、その配
線が必要でないので、コスト的にも安価となる。

次に、第４図は本発明の他の実施例を示すもの
であり、マイクロコンピユータ、いわゆるマイコ
ンを使用して構成したものである。この第４図に
おいて第１図と対応する部分には同一符号を付し
て示す。

第４図において、２８はCPU（中央処理装置）、
２９はRAM（ランダムアクセスメモリ）、３０は
ROM（リードオンリーメモリ）、３１は入出力イ
ンターフエース、３２は例えば16ビツトのシフト
レジスタである。また、３３及び３４は夫々同期
分離回路（この第４図には図示せず）より垂直同
期信号P_V及び水平同期信号P_Hが供給される端子
である。また、３，４，５及び８は上述した第１
図例と同様のプリセツトスイツチ、プリセツトキ
ー、選局ポジシヨンキー及びPLL回路である。
そして、３５はタイマ、３６はプリセツトスイツ
チ３及びプリセツトキー４の操作でアクチユアル
チヤンネルのチヤンネルデータが書き込まれプリ
セツトされる不揮発生メモリである。

尚、第４図において、B_D，B_C，B_Aは夫々デー
タバス、コントロールバス、アドレスバスであ
る。

この第４図例は、第５図及び第６図に示すフロ
ーチヤートにそつて動作するようになされてい
る。

まず、第５図のフローチヤートに示す通り初期
設定がなされる。初期設定は例えばRAM２９の
クリア、PLL回路８のチヤンネルデータをUHF
のハイエンドにすること等である。

次に不揮発性メモリ３６に書き込まれているチ
ヤンネルデータがRAM２９の所定エリアにスト
アされる。

次にプリセツトスイツチ３のオンオフが確認さ
れる。プリセツトスイツチ３がオフである場合に
は、選局動作をしてさらにプリセツトスイツチ３
のオンオフを確認する。選局動作とは、選局ポジ
シヨンキー５で選ばれたポジシヨンに対応したア
クチユアルチヤンネルのチヤンネルデータが
RAM２９より読み出され、これがPLL回路８に
供給され、このPLL回路８よりこのチヤンネル
データに基づいた制御電圧V_Cが出力され、これ
がチユーナ９を構成する局部発振回路に供給さ
れ、その局部発振信号の周波数が制御され、選局
がされる一連の動作である。

一方、プリセツトスイツチ３がオンである場合
には、まず垂直同期信号P_Vの確認がされる。こ
れは、第２図に示す画面（100）上においてポジ
シヨン“１”の表示の頭部分までの時間T₁をタ
イマ３５にセツトするための基準時間とするため
のものであり、垂直同期信号P_Vの確認と同時に
タイマ３５がセツトされる。

タイマ３５がセツトされると、タイマ３５にお
いて時間T₁が経過したかどうか確認される。時
間T₁が経過したと同時に選局ポジシヨンキー５
で選ばれたポジシヨンが“１”であるかどうか確
認される。

選局ポジシヨンキー５で選ばれたポジシヨンが
“１”でないときには、RAM２９の所定エリア
にストアされているポジシヨン“１”に対応する
アクチユアルチヤンネルのチヤンネルデータが表
示信号S_Cに変換されてRAM２９の表示エリアに
ストアされる。そして、この表示信号S_Cがシフト
レジスタ３２に順次ロードされ、このシフトレジ
スタ３２より表示信号S_Cが出力され、これがミキ
サ１４（この第４図には図示せず）にてビデオ信
号S_Vに重畳される。

この場合、１つのポジシヨンの表示信号S_Cは数
ライン分、本例においては12ライン分で構成され
る。

シフトレジスタ３２からの表示信号S_Cの出力
は、第６図に示すフローチヤートにそつてなされ
る。まず、水平同期信号P_Hの確認がなされる。
これは、表示するに当つて第２図に示す画面
（100）上の水平位置の基準とするためのものであ
る。水平同期信号P_Hの確認と同時に１ライン目
の表示信号S_CがRAM２９より読み出され、第７
図Ｄのタイミングでシフトレジスタ３２にロード
される。このシフトレジスタ３２には同図Ｃに示
すタイミングでクロツク信号CLKが供給され、
同図Ｅに示すように１ライン目の表示信号S_Cが出
力される。

クロツク信号CLKはリセツトランオツシレー
タ３７より供給される。このリセツトランオツシ
レータ３７には同図Ａに示す水平同期信号P_Hで
トリガされるモノマルチバイブレータ３８の出力
P₀（同図Ｂに図示）が供給され、この出力P₀が低
レベル“０”の期間にあつてクロツク信号CLK
が出力される。

モノマルチバイブレータ３８の遅延時間t₀は第
２図に示す画面（100）上において、どの水平位
置から表示するかにより任意に設定される。

このようにして、ポジシヨン“１”に対応する
アクチユアルチヤンネルの表示をする表示信号S_C
のうち、１ライン目が出力され、以下この第６図
のフローチヤートで示すように同様に12ライン目
まで出力される。

以上のように、選局ポジシヨンキー５で選ばれ
たポジシヨンが“１”でないときには、このポジ
シヨン“１”に対応するアクチユアルチヤンネル
の表示をする表示信号S_Cがシフトレジスタ３２よ
り出力され、ビデオ信号S_Vに合成されるので、
画面（100）上においてこのアクチユアルチヤン
ネルの表示が継続してなされる。

また、選局ポジシヨンキー５で選ばれたポジシ
ヨンが“１”であるとき（第５図のフローチヤー
トに戻る）には、タイマ３５を見ていて表示期間
であるか否かを確認する。表示期間及び非表示期
間には所定周期、例えば１秒毎に交互になる。

表示期間であるときには、RAM２９の所定エ
リアにストアされているポジシヨン“１”に対応
するアクチユアルチヤンネルのチヤンネルデータ
が表示信号S_Cに変換されてRAM２９の表示エリ
アにストアされる。そして、この表示信号S_Cがシ
フトレジスタ３２に順次ロードされ、このシフト
レジスタ３２より表示信号S_Cが出力され、これが
ビデオ信号S_Vに合成される。このシフトレジス
タ３２からの表示信号S_Cの出力は、第６図のフロ
ーチヤートにそつてなされる。このフローチヤー
トの説明は上述でなされているのでここでは省略
する。

一方、表示期間でないときには、RAM２９の
表示エリアにはブランクがストアされる。つま
り、何等表示信号S_Cはストアされない。そして、
このブランクがシフトレジスタ３２に順次ロード
され、このシフトレジスタ３２よりブランクが出
力される。ブランクの出力は上述した表示信号S_C
を出力する第６図のフローチヤートにそつてなさ
れる。この場合、RAM２９の表示エリアには表
示信号S_Cの代りにブランクがストアされているの
で、結果的にシフトレジスタ３２からはブランク
が出力される。即ち、表示信号S_Cは出力されない
こととなる。

以上のように、選局ポジシヨンキー５で選ばれ
たポジシヨンが“１”であるときには、所定周期
毎にシフトレジスタ３２より表示信号S_Cが出力さ
れたり、されなかつたりするので、画面（100）
上において、このポジシヨン“１”に対応するチ
ヤンネルデータの表示が所定周期をもつて点滅す
ることとなる。

以上は選局ポジシヨンが“１”の場合について
述べたが、第５図のフローチヤートによつて明ら
かなように、以下選局ポジシヨンが“２”〜
“Ｎ”の場合についても同様になされる。

従つて、プリセツトスイツチ３がオンとされて
プリセツト状態となされている場合、画面（100）
上には、第２図に示すように選局ポジシヨンキー
５で選択し得るポジシヨン“１”、“２”、“３”、
“４”、…、“Ｎ”に対応したアクチユアルチヤン
ネルの表示、例えば、「１」「３」「４」「６」…
「42」の表示が一斉になされる。しかも、これら
の表示のうち選局ポジシヨンキー５で選択された
ポジシヨンに対応した表示（この例においてはポ
ジシヨン“４”が選択され、「６」の表示）のみ
が点滅するようになされる。

次にプリセツトキー４の操作がなされたかどう
か確認される。プリセツトキー４の操作がされて
いないときには、上述した選局動作に戻る。

一方、プリセツトキー４の操作がなされたとき
には、プリセツト動作がなされる。プリセツト動
作とは、不揮発性メモリ３６の選局ポジシヨンキ
ー５にて選択されたポジシヨンに対応したアドレ
スに、プリセツトキー４にて指定されたアクチユ
アルチヤンネルのチヤンネルデータが新たに書き
込まれる。そして、RAM２９の所定エリアにも
この新たなチヤンネルデータがストアされる。

プリセツト動作が終了すると上述した選局動作
に戻る。このとき、プリセツトキー４にて選択さ
れた新たなアクチユアルチヤンネルが直ちに選局
されることになる。

このように斯る第４図例においても、プリセツ
トスイツチがオンとされて、プリセツト状態とさ
れている場合、画面上には選局ポジシヨンキーで
選択し得るポジシヨンに対応したアクチユアルチ
ヤンネルの表示が一斉になされ、それらの表示の
うち選局ポジシヨンキーで選択されたポジシヨン
の表示のみが他とは別、即ち点滅するようになさ
れているので、第１図例と同様の作用効果を得る
ことができる。

尚、上述実施例においては、選局ポジシヨンキ
ーで選択されたポジシヨンの表示が点滅するよう
になされたものであるが、これに限られるもので
ない。要は他とは別の表示がなされるようにされ
ていればよい。例えば、この選局ポジシヨンキー
で選択されたポジシヨンの表示のみのバツク（背
景）が黒くなるようにすることが考えられる。

【図面の簡単な説明】

第１図は本発明によるシンセサイザ方式のテレ
ビジヨン受像機の一実施例を示す構成図、第２図
及び第３図は夫々第１図例の説明に供する線図、
第４図は本発明の他の実施例を示す構成図、第５
図、第６図及び第７図は夫々第４図例の説明に供
する線図である。１は選局回路、２はメモリ、３はプリセツトス
イツチ、４はプリセツトキー、５は選局ポジシヨ
ンキー、８はPLL回路、９はチユーナ、１４は
ミキサ、１９は表示信号発生器、２０はアンドゲ
ート回路、２１は信号操作回路、２３は受像管で
ある。

Claims

【特許請求の範囲】１プリセツト手段と、ポジシヨンを選局する選局ポジシヨンキーと、前記プリセツト手段によりプリセツトを指定さ
れたアクチユアルチヤンネルのデータを供給する
選局回路と、前記選局回路より供給された前記アクチユアル
チヤンネルのデータが前記選択ポジシヨンキーで
選択されたポジシヨンに対応したアドレスに書き
込まれるようになされたメモリと、前記メモリより供給されるアクチユアルチヤン
ネルのデータが順次読み出され画面上にアクチユ
アルチヤンネルを表示する表示信号を発生させる
表示信号発生器と、前記選局ポジシヨンキーにより選択されたポジ
シヨンに対応したアドレス信号が供給される信号
操作回路とを備え、前記プリセツト手段設定時には画面に全ポジシ
ヨンに対応したアクチユアルチヤンネルが一斉に
表示されると共に、前記信号操作回路において、選局ポジシヨンキ
ーで選択されたポジシヨンに対応したアクチユア
ルチヤンネルの表示を他チヤンネルと異ならしめ
るための信号を形成することにより、プリセツト
が指定されたポジシヨンに対応したアクチユアル
チヤンネルの表示が他とは異なるようになされた
ことを特徴とするシンセサイザ方式のテレビジヨ
ン受像機。