JPH0445533A - バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法 - Google Patents

バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法

Info

Publication number
JPH0445533A
JPH0445533A JP2154232A JP15423290A JPH0445533A JP H0445533 A JPH0445533 A JP H0445533A JP 2154232 A JP2154232 A JP 2154232A JP 15423290 A JP15423290 A JP 15423290A JP H0445533 A JPH0445533 A JP H0445533A
Authority
JP
Japan
Prior art keywords
embedding
bias ecr
deposition
aspect ratio
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2154232A
Other languages
English (en)
Other versions
JP3123061B2 (ja
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP02154232A priority Critical patent/JP3123061B2/ja
Priority to KR1019910009615A priority patent/KR0170409B1/ko
Priority to US07/714,235 priority patent/US5182221A/en
Publication of JPH0445533A publication Critical patent/JPH0445533A/ja
Application granted granted Critical
Publication of JP3123061B2 publication Critical patent/JP3123061B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/025—Deposition multi-step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。
産業上の利用分野 発明の概要 従来の技術 発明の目的 問題点を解決するための手段 作用 実施例 実施例＝１ 実施例−２ 実施例−３ 発明の効果 〔産業上の利用分野〕 本発明は、バイアスＥＣＲ−ＣＶＤ法による埋め込み平
坦化方法に関する０本発明は、例えば、各種開口が形成
された下地を埋め込み平坦化して回路構造を得る半導体
装置の製造方法等、各種電子材料の製造の際の埋め込み
平坦化方法として利用できる。
〔発明の概要〕
本出願の請求項１の発明は、幅ｘ、深さｙの凹部を有す
る下地をバイアスＥＣＲ−ＣＶＤ法により埋め込み平坦
化する際、垂直方向への堆積速度の水平方向への堆積速
度に対する比ａを、ｙ の値にしたことによって、埋め込み中の凹部のアスペク
ト比を凹部の当初のアスペクト比と等しく保つことによ
り、中空等の生じない被覆性の良好な埋め込み平坦化を
達成したものである。
本出願の請求項２の発明は、凹部を有する下地をバイア
スＥＣＲ−ＣＶＤ法により埋め込み平坦化する際、含珪
素有機ガスを含有するガス系を用いて堆積を行うことに
よって、下地のパターン形状による堆積厚の依存性を無
くし、均一で、かつ中空等の生じない被覆性の良好な埋
め込み平坦化を達成したものである。
本出願の請求項３の発明は、凹部を有する下地をバイア
スＥＣＲ−ＣＶＤ法により埋め込み平坦化する際、含珪
素有機ガスを含有するガスを用いた堆積と、水素化珪素
を含有するガスを用いた堆積とを交互に行うことによっ
て、下地のパターン形状による堆積厚の依存性を無くし
、均一で、かつ中空等の生じない被覆性の良好な埋め込
み平坦化を達成するとともに、含珪素有機ガスによりカ
ーボンリッチになることに伴う問題点を解決するように
したものである。
〔従来の技術〕
電子材料の微細化が進む中で、基板等の下地の凹部を埋
め込み平坦化する技術についても、−層の改良が望まれ
ている。
例えば、半導体集積回路の微細化・高集積化に伴い、従
来のＬＯＧＯ３（選択酸化法）や改良しａｃｏｓに替わ
り、新しい素子分離技術が要求されており、そのひとつ
にシャロートレンチアーイソレーション法がある。これ
は、シリコン基板等の基体中に、通常、ドライエツチン
グにより０．３〜１．０μｍ程度、より好ましくは０．
１〜１．０．ｃｚｍ程度のトレンチ（溝）を形成し、該
トレンチ部をＳｉＯ□などの絶縁膜で埋め込んでこれを
素子分離領域とするものである。該トレンチアイソレー
ション法は、微細でかつアスペクト比の大きいトレンチ
を埋め込むので、かかる埋め込みを良好に信頼性高く達
成できる技術が望まれている。
このようなトレンチ埋め込み平坦化には、高アスペクト
比のトレンチを埋め込む場合のその埋め込み能力の高い
バイアスＥＣＲ−ＣＶＤ法が有効であり、本出願人もこ
れに関連する技術について鋭意開発に努めてきた。バイ
アスＥＣＲ−ＣＶＤ法は、周知の如く、エツチングと堆
積とを同時進行的に行うものであり、凹部の埋め込み等
、平坦な層を形成するために有効に用いることができる
。
しかし、単にバイアスＥＣＲ−ＣＶＤを用いて凹部を埋
め込む方法では、第６図に示すように、側壁と底部への
堆積量が同じであると、埋め込みが進むにつれて、残っ
た被埋め込み凹部のアスペクト比が大きくなってしまう
という欠点があった。
即ち第６図（ａ）に示すのは、基体１に形成されたアス
ペクト比２．９の凹部１０ａ及び同１．８の凹部１０ｂ
を埋め込む場合であり、図中の１〜９の数字は、堆積に
より形成されたＣＶＤ層を、形成される順に模式的に記
したものである。図示の場合は、凹部の側壁への堆積速
度と、底面への堆積速度は等しい場合であり、かつ、エ
ツチング速度と堆積速度とが等しくなる面角度は、４０
°と７０°と仮定しである。第６図（ａ）の堆積により
形成される層順、特に凹部１０ａ、１０ｂにおける符号
１゜２．３の層から明らかなように、水平方向と垂直方
向との堆積速度が等しいとき、埋め込まれる途中の凹部
は、埋め込みに伴って順次アスペクト比が大きくなって
いることがわかる。これは、第６図（ｂ）に示すアスペ
クト比の小さい凹部１０ｃの場合は余り問題ではないが
、アスペクト比が大きくなると、この問題が重要である
。
このように、埋め込み途上でアスペクト比が大きくなる
と、良好な埋め込みが達成できないで、中空部（ｖｏｉ
ｄ）が生ずるなどの問題の起こるおそれがある。
また、別の問題として、このバイアスＥＣＲ−ＣＶＤ法
による埋め込み方法には、埋め込みにパターン依存性が
あり、第７図に示すように、広い凹部１０ｃでは、アス
ペクト比の大きい凹部１０ａ。
１０ｂ（）レンチ部）より、埋め込み膜厚が多少薄くな
るということがある。そのため、広い凹部１０ｃを丁度
埋め込むと、凹部１０ａ、１０ｂ上には、第７図に！で
示す分だけ堆積層が大きくなる。よってマスク合わせを
１度のみにして適正なトレンチ（凹部１０ａ、１０ｂ）
埋め込みを行うと、広い凹部１０ｃの埋め込み厚が薄く
なってしまうという欠点があった。また逆に、広い凹部
１０ｃを適正に埋め込んで、上記ｌの分だけ凹部１０ａ
、１０ｂ上に堆積層を大きくした場合には、後でこの余
分のｌの分のＳｉｎｇを除去しなければならず、この除
去のためには、２度のマスク合わせの必要があり、工程
が煩雑になるとともに、マスク合わせのずれが発生する
おそれがあった。（この問題については、本出願人によ
る平成元年１０月２５日出願の特願平１−２７７９３１
号に詳しい）。
〔発明の目的〕
本出願の各発明は、上述した問題点を解決して、バイア
スＥＣＲ−ＣＶＤ法により良好な埋め込みを達成できる
技術を提供することが目的である。
即ち、本出願の請求項１の発明は、埋め込み中に凹部の
アスペクト比が大きくなることを防止して、中空部など
の生じない良好な埋め込みを達成する埋め込み平坦化方
法を提供せんとするものである。
本出願の請求項２の発明は、広い凹部と狭い凹部との埋
め込みに膜厚差を生じないようにして、容易な工程でか
つ中空部などの生じない良好な埋め込みを達成で、きる
埋め込み平坦化方法を提供せんとするものである。
本出願の請求項３の発明は、上記請求項２の発明の目的
に加えて、膜質の安定性を一層良好記せんとするもので
ある。
〔問題点を解決するだめの手段〕
上記目的を達成するため、本出願の各発明は、以下のよ
うな構成とする。
請求項１の発明は、幅ｘ、深さｙの凹部を有する下地を
バイアスＥＣＲ−ＣＶＤ法により埋め込み平坦化する際
、垂直方向への堆積速度の水平方向への堆積速度に対す
る比ａを、 の値にしたことを特徴とするバイアスＥＣＲ−ＣＶＤ法
による埋め込み平坦化方法であって、これにより上記目
的を達成したものである。
請求項２の発明は、凹部を有する下地をバイアスＥＣＲ
−ＣＶＤ法により埋め込み平坦化する際、含珪素有機ガ
スを含有するガス系を用いて堆積を行うことを特徴とす
るバイアスＥＣＲ−ＣＶＤ法による埋め込み方法であっ
て、これにより上記目的を達成したものである。
請求項３の発明は、凹部を有する下地をバイアスＥＣＲ
−ＣＶＤ法により埋め込み平坦化する際、含珪素有機ガ
スを含有するガスを用いた堆積と、水素化珪素を含有す
るガスを用いた堆積とを交互に行うことを特徴とするバ
イアスＥＣＲ−ＣＶＤ法による埋め込み方法であって、
これにより上記目的を達成したものである。
請求項２．３の発明において、含珪素有機ガスとは、Ｔ
Ｅ０１　（テトラエトキシオキシシラン）や、ＤＡＤＢ
Ｓ　（デアセトキシ・ブタ−シャリ−ブトキシシランｄ
ｉａｃｅｔｏｘｙｄｉｔｅｒｔｉａｒｙｂｕｔｏｘｙｓ
ｉｌａｎｅ）　、ＴＭＣＴＳ　（テトラメチルサイクロ
テトラシラン）、ＤＥＳ　（ジエチルシラン）などの、
分子中に珪素と有機基とを有する化合物であるガスを言
う、このような化合物は、平坦化性能や被層性も良（、
注目されている（日刊工業新聞、９０年３月２日の記事
、また、１９８８年春季応用物理学会予稿集３０ｐ−Ｖ
−１１の赤泥らの報告、また、ＳＥＭＩＣＯＮＤＵＣＴ
ＯＲＩＮＴＥＲＮＡＴＩＯＮＡＬ、　ＭＡＲＣＨ１９９
０，Ｐ８２〜８５の論文″Ｓｅｌｅｃｔｉｎｇ　Ａｎ　
Ｏｒｇａｎｏｓｉｌｉｃｏｎ　５ｏｕｒｃｅＦｏｒ　Ｌ
ＰＣＶＤ　０ｘｔｄｅ参照）。
また、請求項３の発明において、水素化珪素とは、５ｉ
Ｈａ　（シラン）　、５ｉＪｂ　　（ジシラン）等、水
素と珪素とが結合して成る化合物を言う。
〔作　用〕
本出願の請求項１の発明の作用について、第１図を参照
して説明すると次のとおりである。
いま、深さｙ、幅Ｘのトレンチ（凹部）１０があったと
する。そのアスペクト比ＡＲ，は、ｙ／χである。
ＡＲ，＝　　　　　　　　　　　−へ−−ｍ−−−−−
■χ 次に側壁と水平面の堆積速度の比、即ち垂直方向の堆積
速度の、水平方向の堆積速度に対する比をａとして、水
平方向（側方向）の堆積速度を２とすると、側壁に２だ
け成長した後のトレンチの幅はｘ−２ｚとなり、一方、
深さはｙ−ａｚとなる。よってこの時点でのアスペクト
比ＡＲ，は、ＡＲ，＝　（ｙ−ａｚ）／　（ｘ−２ｚ）
−・−■となる。
ここで、請求項１の発明においては、 ｙ ａ　＝ χ であるので、■のアスペクト比のａに上記条件を通用す
ると、■のアスペクト比ＡＲ，は、ｙｚ ＡＲ＋　＝　（ｙ　　　　　　　）　／　（ｘ　　２　
ｚ）＝□−−−−叩旧一■ となる。これは当初のアスペクト比ＡＲ，と等しい。よ
って、この発明の条件でバイアスＥＣＲ−ＣＶＤを行う
と、アスペクト比を変えることなく、堆積を進行できる
。
この結果、堆積中にアスペクト比が大きくなることに伴
って生じる、埋め込み不良の発生等のおそれを解消でき
−るのである。
次に、本出願の請求項２の発明の作用について述べる。
この発明においては、ＴＥ０１　（テトラエ訃キシオキ
シシラン）等の含珪素有機ガスを用い、これと、通常、
０□、０１、Ｎｏ！等の酸化性ガス等を混合してガス系
とするが、かかる含珪素有機ガスを含有するガス系によ
れば、凹部の側壁に堆積する膜の膜厚が、同じく水平面
の膜厚より小さくなる。この結果、中空などの生じない
被覆性良好な埋め込みを達成できるとともに、下地パタ
ーンによる膜厚の依存性を小さくして、均一な水平雪上
の膜厚を得ることができる。
次に、本出願の請求項３の発明は、含珪素有機ガスを含
有するガスによる堆積と、シラン等の水素化珪素を含有
するガスによる堆積とを交互に行うので、各ガスにより
形成される層を交互に得ることができ、例えばサンドイ
ンチ状Ｑ層構成が得られ、これにより、含珪素有機ガス
を含有するガス系のみを用いた場合にカーボンリッチに
なって、例えば形成された膜に炭素が含有されるように
なり、絶縁耐圧が劣化すること等の問題を解決できる。
以下余白−急′）、 〔実施例〕 以下本出願の各発明の実施例について、説明する。但し
当然のことではあるが、各発明は以下に示す実施例によ
り限定されるものではない。
実施例−１ この実施例は、本出願の請求項１の発明を具体化したも
のである。特に、微細化・集積化した半導体装置を形成
する場合に、接続孔としてアスペクト比の大きい凹部が
設けられている下地上に配線を形成するとき、この発明
の埋め込み平坦化法を適用したものである。かかる半導
体装置は、例えば１６メガビツトクラスのＳＲＡＭ用素
子として用いることができる。
この実施例は、請求項１の発明を利用しているので、凹
部を埋め込み平坦化するバイアスＥＣＲＣＶＤの条件を
、垂直方向への堆積速度の水平方向への堆積速度に対す
る比ａが、 ｙ ａ　＝ の値になるように設定する。
このような条件でバイアスＥＣＲ−ＣＶＤ法で異方性の
成長を行わせる手段として、具体的には、次のようなも
のがある。
（１）従来行っていた条件より低い圧力とし、反応種の
平均自由工程を大きくして成長させる。
（２）上記条件で堆積が進むような反応ガス系を用いる
０例えば、ガス系をＴ　Ｅ　ＯＳ　＋ｏ、系などにする
。
本実施例では、上記（１）（２）の如き具体的手段の内
、（１）の手段を用いた。即ち、次のように実施した。
圧力を、充分低圧にする。ここでは、圧力を９Ｘ　１０
−’Ｔｏｒｒ以下にした。
ガス系、及びその他の条件は、次のとおりである。
使用ガス系：　５ｉｂ ＲＦバイアス：３００賀 マイクロ波：　８００Ｗ 磁　　場：　８７５Ｇａｕｓｓ 本実施例では、上記の条件でバイアスＥＣＲ−ＣＶＤ法
により成膜を行って、下地ｌである基板の凹部１０の埋
め込み平坦化を行った。上記条件であると、堆積種の平
均自由工程が大きくなり、前記したとおりの堆積速度比
ａとなるようにして、異方性堆積が行える。
本実施例によれば堆積中に凹部のアスペクト比が大きく
なることなく、よって中空部（ｖｏｉｄ）の発生なく、
良好に穴埋めを実現することができた。
上述の如く、本実施例では、圧力を９　Ｘｌ０−’Ｔｏ
ｒｒ以下にしてバイアスＥＣＲ−ＣＶＤにより埋め込み
平坦化を行うことにより、側壁への成長速度と水平面で
の成長速度の比ａを１：２ｙ／ｘにコントロールして埋
め込み平坦化を達成したので、常に同じアスペクト比で
埋め込みを実現でき、中空等の発生なく、０．３〜０．
３５μｍ程度の径（幅）の微細孔も良好に穴埋めできる
。また、埋め込み膜厚のパターン依転性が生じないよう
に実施することも可能である。
実施例−２ 次に実施例−２を説明する。この実施例は本出願の請求
項２の発明を具体化したものである０本実施例も、実施
例−１と同様の分野に通用することができるものである
。
本実施例では、バイアスＥＣＲ−ＣＶＤ法により穴埋め
の平坦化を行うに際し、Ｔ　Ｅ　ＯＳ　＋Ｏｔのガス系
を用いる。
装置としては、通常のバイアスＥＣＲ−ＣＶＤ装置を用
い、そのプラズマ発生室側に０２を流し、プラズマ引き
出し窓付近に設けたガスリングよりＴＥ０１を流す。
具体的なＣＶＤ条件は、以下のとおりとした。
使用ガス系：　ＴＥＯＳ１０□＝　２０／３０ＳＣＣ阿
ＲＦバイアス：　３００Ｗ 圧　　　　カニ　７　Ｘｌ０−’Ｔｏｒｒマイクロ波：
　８００賀 磁　　場：　８７５Ｇａｕｓｓ このようにして凹部の埋め込み平坦化を行った所、凹部
の側壁につく膜厚と、水平面につく膜厚比が０．８以下
にできた。即ち、第２図に示すとおり、凹部１０の垂直
方向の膜厚（水平面につく膜厚）を１とすると、水平方
向の膜厚（側壁につく膜厚）Ａは０．８以下にすること
が可能ならしめられた。
第３図は、横軸に上記Ａをとり、縦軸にアスペクト比を
とって、両者の関係を示したものであるが、本実施例に
よれば、Ａを０．８以下とすることができるので、この
第３図より、アスペクト比が２．０以上の高アスペクト
比の凹部の埋め込みが可能ならしめられることがわかる
。
上記のように、本実施例によれば、アスペクト比２．０
以上のトレンチの埋め込みが可能になるとともに、高ア
スペクト比の凹部であってもその埋め込みが他の部分（
低アスペクト比の広い凹部等）より大きくなるというこ
とを防止でき、よって高アスペクト比の凹部には厚い膜
が形成されるという問題をも解消できる。従って、これ
により、埋め込み膜厚のパターン依存性が低減できたも
のである。
本実施例は、請求項１におけるａの値を２ｙ／Ｘか、そ
れより小さくできるので、結局請求項１の発明の具体例
にもなっており、かつ、請求項１の発明の一実施態様と
して、ＴＥ０１等の含珪素有機ガスを用いる手段が好ま
しいことの例証にもなっている。
Ｔ　Ｅ　ＯＳ　＋Ｏ，系のガス系を用いると側壁の膜厚
が水平面の膜厚より小さくなる理由は、明らかではない
、以下のようなことによるものではないかと推定される
。
ＴＥ０１と０２が反応してできる前駆体は、有機系の側
鎖を持った大きな分子で、基板に到着すると、すぐそこ
に付着する。第４図（ａ）に模式的に示す如くである。
第４図（ａ）中、Ｍ、でこの分子を示す。分子Ｍ１は基
板１に付着して直ちに膜形成し、第４図（ａ）中に符号
２で示すように水平面で厚く、側壁で薄く成膜する。こ
のようにいわゆる付着係数が１に近いため、ＥＣＲ−Ｃ
ＶＤにおける長い平均自由工程を反映した形で膜形成が
起こり、第４図（ａ）のような堆積となる。
一方、例えばＳｉＨ，＋Ｏ１系の反応生成物ＳｉＯえは
、第４図（ｂ）にやはり符号Ｍ、で模式的に示す如く表
面で多少マイグレートするため、形成された膜２′の膜
厚比が１に近くなる。
本実施例では、ＴＥ０１を用いたが、勿論、ＴＥ０１に
かえて、これと同様の挙動を示す含珪素有機ガスである
ＤＡＤＢＳなどを用いてもよく、また、０．のかわりに
０１、Ｎ、０などを用いるこ−ともできる。
本実施例によれば、アスペクト比が例えば１．７９以上
である深い凹部についても、それに中空部が生じないよ
うに良好な埋め込みを達成できる。かつ、凹部のアスペ
クト比の大きい部分においても、広い凹部の部分におい
ても、埋め込み膜厚差を同一でき、埋め込み膜厚差のパ
ターン依存性を解決できる。
実施例−３ 本実施例は、本出願の請求項３の発明を具体化したもの
で、実施例−１，２と同様な分野に適用できるものであ
る。
上記実施例−２においては、含珪素有機ガスを用い、こ
れと島等の酸化性ガスを用いてガス系としたが、この場
合、どうしてもガス中のＣ含有率が多くなって、形成さ
れるＳｉ０ｇ膜にＣが含有され、デバイスに影響を与え
るおそれが出て来る。
これに対し、本実施例では、ＳｉＨ４ソースのＳｉ０ｇ
膜とのサンドインチ構造をとる構成にして、埋め込みを
行った。
本実施例では、通常のバイアスＥＣＲ−ＣＶＤ装置を用
いて、次の３工程で、凹部の埋め込みを行った。
（第１工程） まず、下記の条件で埋め込みを行った。
使用ガス系：　５ｉＨ４１０□（またはＮｚ０）　＝２
０／３５ＳＣＣＭ圧　　　　カニ　７　Ｘｌ０−’Ｔｏ
ｒｒＲＦバイアス：　３００Ｗ マイクロ波：　８００Ｗ 磁　　場：　８７５Ｇａｕｓｓ 上記の条件で、５００ｎ■はどＳｉＯ□膜を成長させる
。
（第２工程） 次に上と全く同じ条件で、ガス系中の５ｉＨｎをＴＥ０
１にかえて、８０％位まで埋め込みを行う。
（第３工程） 再び第１工程の条件に戻して、１００％の埋め込みを行
う。
本実施例に用いる装置では、上記のようにガス系を切り
換えるので、これを容易にするため、ガス導入リングを
複数にしておく構成にすることもできる。
得られた埋め込み構造を第５図に示す０図示のように、
ＴＥＯＳソースＳｉｎｇ膜３２は、５ｉＨａソース５ｉ
Ｏｔ膜３１．３３でサンドインチされている。従って、
ＴＥＯＳソースＳｉＯ□膜３２の含有カーボンが、デバ
イスに与える影響は、これを挟む５ｉＨａソースＳｉＯ
２膜３１．３３により遮断される。よって、ガス系がカ
ーボンリッチであることに伴う問題点は解決されるので
ある。
第５図の構造は、凹部１０が、その上面開口において削
られることなく、しかも該上面開口に堆積も生じずよっ
て凹部開口をおおってしまうオーバーハングも生じない
良好な埋め込み形状であるが、このような構造は、エツ
チング速度と、堆積速度の面角度依存性を考慮して、最
適ガス比で埋め込みを行うことにより達成されるもので
ある。上述した条件によれば、このような良好な構造の
埋め込みを実現できる。
〔発明の効果〕
上述の如く本出願の請求項１．２．３の発明によれば、
良好な埋め込み平坦化を達成でき、また、下地パターン
形状による膜厚の依存性を解消するように構成すること
ができ、また、請求項３の発明によれば、良好な膜質で
埋め込みを達成することができる。
【図面の簡単な説明】
第１図（ａ）（ｂ）は、実施例−１の作用説明図である
。第２図は、実施例−２により得られた埋め込み構造の
断面図である。第３図、第４図は実施例−２の作用説明
図であり、第３図は、堆積膜厚比とアスペクト比との関
係を示すグラフ、第４図（ａ）は本実施例による堆積の
状況を示す模式図、第４図（ｂ）は従来例による比較の
堆積の状況を示す模式、図である。第５図は、実施例−
３により得られた埋め込み構造の断面図である。第６図
（ａ）（ｂ）及び第７図は、問題点を示す図である。 Ｘ・・・凹部の幅、ｙ・・・凹部の深さ、１・・・下地
、１０・・・凹部。

Claims (1)

  1. 【特許請求の範囲】 １、幅ｘ、深さｙの凹部を有する下地をバイアスＥＣＲ
    −ＣＶＤ法により埋め込み平坦化する際、垂直方向への
    堆積速度の水平方向への堆積速度に対する比ａを、 ａ＝２ｙ／ｘ の値にしたことを特徴とするバイアスＥＣＲ−ＣＶＤ法
    による埋め込み平坦化方法。 ２、凹部を有する下地をバイアスＥＣＲ−ＣＶＤ法によ
    り埋め込み平坦化する際、含珪素有機ガスを含有するガ
    ス系を用いて堆積を行うことを特徴とするバイアスＥＣ
    Ｒ−ＣＶＤ法による埋め込み方法。 ３、凹部を有する下地をバイアスＥＣＲ−ＣＶＤ法によ
    り埋め込み平坦化する際、含珪素有機ガスを含有するガ
    スを用いた堆積と、水素化珪素を含有するガスを用いた
    堆積とを交互に行うことを特徴とするバイアスＥＣＲ−
    ＣＶＤ法による埋め込み方法。
JP02154232A 1990-06-13 1990-06-13 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法 Expired - Fee Related JP3123061B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP02154232A JP3123061B2 (ja) 1990-06-13 1990-06-13 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
KR1019910009615A KR0170409B1 (ko) 1990-06-13 1991-06-12 바이어스 ecr-cvd 법에 의한 매입평탄화 방법
US07/714,235 US5182221A (en) 1990-06-13 1991-06-12 Method of filling a recess flat with a material by a bias ECR-CVD process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02154232A JP3123061B2 (ja) 1990-06-13 1990-06-13 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法

Publications (2)

Publication Number Publication Date
JPH0445533A true JPH0445533A (ja) 1992-02-14
JP3123061B2 JP3123061B2 (ja) 2001-01-09

Family

ID=15579738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02154232A Expired - Fee Related JP3123061B2 (ja) 1990-06-13 1990-06-13 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法

Country Status (3)

Country Link
US (1) US5182221A (ja)
JP (1) JP3123061B2 (ja)
KR (1) KR0170409B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016528729A (ja) * 2013-07-17 2016-09-15 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2874486B2 (ja) * 1991-11-29 1999-03-24 ソニー株式会社 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
DE19528746C1 (de) * 1995-08-04 1996-10-31 Siemens Ag Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
WO1997024761A1 (en) * 1995-12-27 1997-07-10 Lam Research Corporation Methods and apparatus for filling trenches in a semiconductor wafer
US5872052A (en) * 1996-02-12 1999-02-16 Micron Technology, Inc. Planarization using plasma oxidized amorphous silicon
US5933746A (en) * 1996-04-23 1999-08-03 Harris Corporation Process of forming trench isolation device
US20010012700A1 (en) * 1998-12-15 2001-08-09 Klaus F. Schuegraf Semiconductor processing methods of chemical vapor depositing sio2 on a substrate
US5849644A (en) * 1996-08-13 1998-12-15 Micron Technology, Inc. Semiconductor processing methods of chemical vapor depositing SiO2 on a substrate
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US5721173A (en) * 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
JPH11233609A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6365523B1 (en) * 1998-10-22 2002-04-02 Taiwan Semiconductor Maufacturing Company Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6261957B1 (en) 1999-08-20 2001-07-17 Taiwan Semiconductor Manufacturing Company Self-planarized gap-filling by HDPCVD for shallow trench isolation
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
AU2001253308A1 (en) * 2000-04-11 2001-10-23 Cabot Microelectronics Corporation System for the preferential removal of silicon oxide
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
US6362098B1 (en) 2001-02-28 2002-03-26 Motorola, Inc. Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate
US6758394B2 (en) * 2001-07-09 2004-07-06 Infonox On The Web Identity verification and enrollment system for self-service devices
US6872633B2 (en) 2002-05-31 2005-03-29 Chartered Semiconductor Manufacturing Ltd. Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7055912B2 (en) * 2003-09-23 2006-06-06 Terry Lynn Luscombe Vehicle mounted utility apparatus with quick attachment means
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
JP5052638B2 (ja) * 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
US9978634B2 (en) * 2015-02-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating shallow trench isolation and semiconductor structure using the same
JP6417051B2 (ja) * 2015-09-29 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1159012A (en) * 1980-05-02 1983-12-20 Seitaro Matsuo Plasma deposition apparatus
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS6484634A (en) * 1987-09-28 1989-03-29 Fujitsu Ltd Manufacture of semiconductor device
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH0817184B2 (ja) * 1989-11-08 1996-02-21 三菱電機株式会社 化合物半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016528729A (ja) * 2013-07-17 2016-09-15 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． トレンチゲートを有する電界効果デバイスのための強化されたゲート誘電体

Also Published As

Publication number Publication date
KR0170409B1 (ko) 1999-03-30
JP3123061B2 (ja) 2001-01-09
US5182221A (en) 1993-01-26

Similar Documents

Publication Publication Date Title
JPH0445533A (ja) バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
US11972944B2 (en) Method for depositing a gap-fill layer by plasma-assisted deposition
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
KR100829653B1 (ko) 반도체장치 및 그 제조방법
US7259079B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US20020052119A1 (en) In-situ flowing bpsg gap fill process using hdp
WO2012126268A1 (zh) 一种薄膜填充方法
US20110207290A1 (en) Semiconductor device fabrication method
JP2007059648A (ja) 酸化膜埋め込み構造、酸化膜埋め込み方法、半導体装置および半導体装置の製造方法
JPH0414831A (ja) 配線形成方法
US7425494B2 (en) Method for forming void-free trench isolation layer
US20070161208A1 (en) Semiconductor device and fabrication method thereof
JP2937998B1 (ja) 配線の製造方法
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
JPH05326517A (ja) 半導体装置の製造方法
JPH06275727A (ja) 高融点金属膜の堆積方法
JP2976442B2 (ja) 絶縁膜の形成方法
KR100534026B1 (ko) 높은 종횡비를 갖는 갭을 채우기 위한 고밀도 플라즈마증착방법
CN118276224A (zh) 硅光工艺和硅光器件
KR100527866B1 (ko) 층간절연막을 매립하는 방법
JP3057511B2 (ja) 凹部の埋め込み工程を有する半導体装置の製造方法
KR20050039421A (ko) 반도체 장치의 박막 형성 방법
TWI220293B (en) Silicon oxide gap-filling process
JPH0338038A (ja) 絶縁膜形成方法
KR20010063640A (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees