JPH0444498B2 - - Google Patents

Info

Publication number
JPH0444498B2
JPH0444498B2 JP60113967A JP11396785A JPH0444498B2 JP H0444498 B2 JPH0444498 B2 JP H0444498B2 JP 60113967 A JP60113967 A JP 60113967A JP 11396785 A JP11396785 A JP 11396785A JP H0444498 B2 JPH0444498 B2 JP H0444498B2
Authority
JP
Japan
Prior art keywords
battery
terminal
circuit
normally used
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60113967A
Other languages
English (en)
Other versions
JPS6231340A (ja
Inventor
Kazuyuki Imada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60113967A priority Critical patent/JPS6231340A/ja
Publication of JPS6231340A publication Critical patent/JPS6231340A/ja
Publication of JPH0444498B2 publication Critical patent/JPH0444498B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、複数の並列接続された電池電源を
用いて、被給電回路に給電を行う電池電源切換回
路に関し、特に電池電源間に流れる電流の相互干
渉を防止した電池電源切換回路に関する。
[発明の技術的背景とその問題点] 最近の電子時計、電卓等は、小形で低消費電力
を図る目的で、その回路をCMOSトランジスタ
により形成して、電源に電池等を用いたものがそ
のほとんどである。このように電源に電池を用い
た電子時計、電卓等にあつては、予備電池を備え
て通常の使用時に用いられている電池の起電力が
低下してこの電池を新しい電池に交換する場合
に、回路の電源を予備電池に切換えて電池の交換
時においても、回路に電流を供給し続けて回路の
安定動作を図つているものがある。
第5図は電源に用いられている電池の切換回路
の一例を示す回路図である。同図において、1は
例えばCMOSトランジスタにより形成された論
理回路(図示せず。)の通常の動作時に、この論
理回路に所定の負の電圧を供給する電池(以下
「通常使用電池」と呼ぶ。)であり、3は通常使用
電池の交換時において論理回路の電源となり、通
常使用電池1と同じ起電力を有する予備電池であ
る。51は通常使用電池1と予備電池3とを切換
えるための切換回路である。
この切換回路51はNチヤンネルMOS型トラ
ンジスタ(以下「NMOS」と呼ぶ。)を有してお
り、NMOS53のゲート端子は通常使用電池1
と予備電池3とを切換えるための切換信号が入力
されるIN端子に接続され、ドレイン端子はプラ
ス端子をグランドに接続された予備電池3のマイ
ナス端子に接続されており、ソース端子は論理回
路の電源ラインに接続されているOUT端子に接
続されており、NMOS53の基板はソース端子
に接続されている。また、NMOS57のゲート
端子はインバータ回路13を介してIN端子に接
続され、インバータ回路13により反転された切
換信号が入力されており、ソース端子はプラス端
子がグランドに接続された通常使用電池1のマイ
ナス端子に接続され、ドレイン端子はOUT端子
に接続されている。このOUT端子には、通常使
用電池1と予備電池3との切換時に論理回路に供
給される電圧の安定化を図るために、コンデンサ
19の一端が接続されており、このコンデンサ1
9の他端はグランドに接続されている。
そして、このような回路構成において、通常は
IN端子にはロウレベル(以下「“L”レベル」と
呼ぶ。)の切換信号が入力されており、NMOS5
3のゲート端子には“L”レベル、NMOS57
のゲート端子にはハイレベル(以下「“H”レベ
ル」と呼ぶ。)の切換信号が入力され、NMOS5
3はオフ状態、NMOS57はオン状態となり、
負の電圧が通常使用電池1からNMOS57を介
してOUT端子に接続されている論理回路の電源
ラインに供給されている。次に、通常使用電池1
の起電力が低下してこの通常使用電池1を新しい
ものと交換する場合には、IN端子に“H”レベ
ルの切換信号を入力することにより、NMOS5
3をオン状態、NMOS57をオフ状態にして、
予備電池3から論理回路の電源ラインに負の電圧
を供給することになる。
ところで、この切換回路51はCMOS構造の
例えば論理回路が形成されていると同一基板に形
成されている。したがつて、NMOS53は
CMOS構造により形成され基板がソース端子に
接続されているために、CMOS構造において存
在する寄生ダイオード55は、そのアノードが
NMOS53のソースとなり、そのカソードが
NMOS53のドレインとなるように形成される
ことになる。そのために、通常使用電池1の起電
力が予備電池3の起電力より寄生ダイオード55
の順方向電圧、例えば絶対値で0.2V〜0.4V以上
低下した場合には、電流が通常使用電池1から寄
生ダイオード55を介して予備電池3に流れこみ
通常使用電池1が充電されることになり、保安上
問題を生じることになる。さらに、予備電池3の
起電力は低下することにもなり、起電力の消耗を
招くという問題も生じることになる。
また、NMOS53の基板がドレイン端子に接
続されている場合にあつては、寄生ダイオード5
5は第5図に示した方向と逆向きの方向に形成さ
れることになり、予備電池3の起電力が通常使用
電池1の起電力より寄生ダイオード55の順方向
電圧、例えば絶対値で0.2V〜0.4V以上低下した
場合には、電流が予備電池3から寄生ダイオード
55を介して通常使用電池1に流れこむことにな
り、上述したと同じ問題が生じることになる。
[発明の目的] この発明は、上記に鑑みてなされたもので、そ
の目的とするところは、簡易な方法により電池電
源間に流れる電流の相互干渉を防止して、信頼性
の向上を図つた電池電源切換回路を提供すること
にある。
[発明の概要] 上記目的を達成するために、この発明は、被給
電回路に対して並列に接続された複数個の電源
と、前記被給電回路と前記複数個のそれぞれの電
源との間に、ソース領域をアノードとしドレイン
領域をカソードとするように形成された寄生ダイ
オードが互いに逆向きとなるように直列に接続さ
れ、導通時には前記電源から前記被給電回路への
給電経路を形成する一対のトランジスタとを有す
ることを要旨とする。
[発明の効果] この発明によれば、被給電回路とこの被給電回
路に対して並列に複数接続されるそれぞれの電源
との間に、寄生ダイオードが互いに逆向きとなる
ように直列に接続された一対のトランジスタを設
けて、この一対のトランジスタの導通時に、この
一対のトランジスタを電源から被給電回路への給
電経路としたので、一対のトランジスタが非導通
状態にあつてもそれぞれの電源間に電流が流れる
ことはなく、したがつて、電源間に流れる電流の
相互干渉を防止することができる。
[発明の実施例] 以下、図面を用いてこの発明の一実施例を説明
する。
第1図はこの発明の第1の実施例に係る電池電
源切換回路の回路図を示すものである。同図にお
いて、1は例えばCMOSトランジスタにより形
成され被給電回路を構成する論理回路(図示せ
ず。)に負の電圧を供給する一次電池(以下「通
常使用電池」と呼ぶ。)であり、3は通常使用電
池1の起電力が低下して、この通常使用電池1を
新しいものに交換する場合に論理回路の電源とな
り通常使用電池1と同じ起電力を有し、論理回路
に電流を供給して論理回路を安定に動作させるた
めの一次電池(以下「予備電池」と呼ぶ。)であ
る。5は通常使用電池1を新しいものに交換する
時に、論理回路の電源を通常使用電池1から予備
電池3に切換え、交換が終了した後に論理回路の
電源を予備電池3から通常使用電池1に切換える
ための切換回路である。
この切換回路5は、NチヤンネルMOS型トラ
ンジスタ(以下「NMOS」と呼ぶ。)7および
NMOS9,NMOS11を有しており、NMOS7
のゲート端子は通常使用電池1と予備電池3とを
切換えるための切換信号が入力されるIN端子に
接続され、ドレイン端子はプラス端子をグランド
に接続された予備電池3のマイナス端子に接続さ
れており、基板はNMOS7のソース端子に接続
されている。また、NMOS7のソース端子とド
レイン端子との間には、NMOS7のソースをア
ノードとし、NMOS7のドレインをカソードと
する寄生ダイオード15が形成されている。
NMOS9のゲート端子は切換信号が入力され
るIN端子に接続され、ドレイン端子は論理回路
の電源ラインに接続されているOUT端子に接続
され、ソース端子はNMOS7のソース端子に接
続されており、基板はNMOS9のソース端子に
接続されている。また、NMOS9のソース端子
とドレイン端子との間には、NMOS9のソース
をアノードとし、NMOS9のドレインをカソー
ドとする寄生ダイオード17が形成されている。
NMOS11のゲート端子はIN端子から入力さ
れる切換信号を反転するインバータ回路13を介
してIN端子に接続され、インバータ回路13に
より反転された切換信号が入力されており、ドレ
イン端子はプラス端子をグランドに接続された通
常使用電池1のマイナス端子に接続されており、
ソース端子はOUT端子に接続されている。また、
OUT端子には通常使用電池1と予備電池3との
切換時に論理回路に供給される電圧の安定化を図
るためのコンデンサ19の一端が接続されてお
り、このコンデンサ19の他端はグランドに接続
されている。
次に、この実施例の作用を説明する。
まず、切換回路5の通常の動作状態において、
IN端子にはロウレベル(以下「“L”レベルと呼
ぶ。)の切換信号が入力されている。したがつて、
NMOS7およびNMOS9のゲート端子は“L”
レベル状態となり、NMO7およびNMOS9はオ
フ状態となつている。また、NMOS11のゲー
ト端子には“L”レベルの切換信号がインバータ
回路13により反転されたハイレベル(以下
“H”レベル」と呼ぶ。)の切換信号が入力されて
おり、NMOS11はオン状態となつている。し
たがつて、負の電圧が通常使用電池1から
NMOS11を介してOUT端子に接続されている
論理回路の電源ラインに供給されている。
そして、通常使用電池1の起電力が低下してこ
の通常使用電池1を新しいものに交換する場合に
は、切換信号を“L”レベルから“H”レベルに
することによりNMOS7およびNMOS9をオン
状態としNMOS11をオフ状態として、負の電
圧を予備電池3からNMOS7および9を介して
OUT端子に接続されている論理回路の電源ライ
ンに供給する。そして、通常使用電池1の交換が
終了した後に再び切換信号を“L”レベルにする
ことにより、通常使用電池1から負の電圧が論理
回路の電源ラインに供給されることになる。
したがつて、通常使用電池1から論理回路の電
源ラインに負の電圧が供給されている状態、すな
わち、NMOS7およびNMOS9がオフ状態にあ
りNMOS11がオン状態にある場合にあつては、
NMOS7およびNMOS9に形成されるそれぞれ
の寄生ダイオード15,17がお互いに逆向きに
接続されるように形成されているために、通常使
用電池1と予備電池3とに電位差が生じても、通
常使用電池1から予備電池3に、あるいは、予備
電池3から通常使用電池1に電流が流れるという
ことはない。
第2図はこの発明の第2の実施例に係る電池電
源切換回路の回路図を示すものである。その特徴
としては、寄生ダイオード15′,17′のお互い
のカソードが接続されるように、NMOS7′と
NMOS9′のお互いのドレイン端子を接続して、
NMOS7′のソース端子を予備電池3のマイナス
端子に接続し、NMOS9′のソース端子をOUT
端子に接続して、切換回路5′を構成したことに
ある。
このような構成とすることにより、寄生ダイオ
ード15′と寄生ダイオード17′がお互いに逆向
きに接続されるように形成されるために、第1図
に示した第1の実施例と同様の効果を得ることが
できる。なお、前記第1図と同符号のものは同一
物を示し、その説明は省略した。
第3図はこの発明の第3の実施例に係る電池電
源切換回路の回路図を示すものである。この電池
電源切換回路は、通常使用電池23から所定の正
の電圧をOUT端子に接続された論理回路の電源
ラインに供給して、通常使用電池23の交換時に
おいては通常使用電池23と同じ起電力を有する
予備電池25から正の電圧を論理回路の電源ライ
ンに供給するものであり、その特徴とするところ
は、切換回路21をPチヤンネルMOS型トラン
ジスタ(以下「PMOS」と呼ぶ)により構成し
たことにある。
PMOS27およびPMOS29のそれぞれのゲ
ート端子はIN端子に接続され、PMOS27およ
びPMOS29のそれぞれのソース端子はお互い
に接続されており、PMOS27およびPMOS2
9の基板はそれぞれのソース端子に接続されてお
り、PMOS27のドレイン端子は予備電池25
のプラス端子に接続され、PMOS29のドレイ
ン端子はOUT端子に接続されている。したがつ
て、寄生ダイオード33はそのアノードが
NMOS27のソースとなり、そのカソードが
NMOS27のドレインとなるように形成され、
寄生ダイオード35はそのアノードがNMOS2
9のソースとなり、そのカソードがNMOS29
のドレインとなるように形成されることになる。
また、NMOS31のゲート端子はインバータ回
路13を介してIN端子に接続され、ドレイン端
子は通常使用電池23のプラス端子に接続されて
おり、ソース端子はOUT端子に接続され、基板
はソース端子に接続されている。
そして、このような回路構成において、切換回
路21の通常の動作状態にあつては、IN端子に
は“H”レベルの切換信号が入力されており、
PMOS27およびPMOS29はオフ状態にあり、
PMOS31はオン状態にあり、正の電圧が通常
使用電池23からPMOS31を介してOUT端子
に接続されている論理回路の電源ラインに供給さ
れている。そして、通常使用電池23を交換する
場合においては、切換信号を“H”レベルから
“L”レベルにすることにより、PMOS27およ
びPMOS29がオン状態となり、さらに、
PMOS31がオフ状態となり、正の電圧が予備
電池25からPNOS27およびPMOS29を介し
て論理回路の電源ラインに供給されることにな
る。
したがつて、このような回路構成においては、
寄生ダイオード33と寄生ダイオード35は逆向
きに接続されるように形成されるために、通常使
用電池23と予備電池25とに電位差が生じて
も、通常使用電池23から予備電池25に、ある
いは、予備電池25から通常使用電池23に電流
が流れるということはない。
第4図はこの発明の第4の実施例に係る電池電
源回路の回路図を示すものである。その特徴とす
るところは、寄生ダイオード33′,35′のお互
いのカソードが接続されるように、NMOS2
7′とNMOS29′のお互いのドレイン端子を接
続して、NMOS27′のソース端子を予備電池2
5のプラス端子に接続しNMOS29′のソース端
子をOUT端子に接続して切換回路21′を構成し
たことにある。
このような回路構成とすることにより、寄生ダ
イオード33′と寄生ダイオード35′がお互いに
逆向きに接続されるように形成されるために、第
3図に示した第3の実施例と同様の効果を得るこ
とができる。なお、前記第3図と同符号のものは
同一物を示し、その説明は省略した。
【図面の簡単な説明】
第1図はこの発明の第1の実施例に係る電池電
源切換回路を示す回路図、第2図はこの発明の第
2の実施例に係る電池電源切換回路を示す回路
図、第3図はこの発明の第3の実施例に係る電池
電源切換回路を示す回路図、第4図はこの発明の
第4の実施例に係る電池電源切換回路を示す回路
図、第5図は電池電源切換回路の一従来例を示す
回路図である。 図の主要な部分を表わす符号の説明、1……通
常使用電池、3……切換回路、7,9,11……
NチヤンネルMOS型トランジスタ、15,17
……寄生ダイオード。

Claims (1)

    【特許請求の範囲】
  1. 被給電回路に対して並列に接続された複数個の
    電源と、前記被給電回路と前記複数個のそれぞれ
    の電源との間に、ソース領域をアノードとしドレ
    イン領域をカソードとするように形成された寄生
    ダイオードが互いに逆向きとなるように直列に接
    続され、導通時には前記電源から前記被給電回路
    への給電経路を形成する一対のトランジスタとを
    有することを特徴とする電池電源切換回路。
JP60113967A 1985-05-29 1985-05-29 電池電源切換回路 Granted JPS6231340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60113967A JPS6231340A (ja) 1985-05-29 1985-05-29 電池電源切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60113967A JPS6231340A (ja) 1985-05-29 1985-05-29 電池電源切換回路

Publications (2)

Publication Number Publication Date
JPS6231340A JPS6231340A (ja) 1987-02-10
JPH0444498B2 true JPH0444498B2 (ja) 1992-07-21

Family

ID=14625696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60113967A Granted JPS6231340A (ja) 1985-05-29 1985-05-29 電池電源切換回路

Country Status (1)

Country Link
JP (1) JPS6231340A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3816944A1 (de) * 1988-05-18 1989-11-30 Nixdorf Computer Ag Spannungsversorgungssystem mit mehreren spannungsquellen
JP5685115B2 (ja) * 2011-03-09 2015-03-18 セイコーインスツル株式会社 電源切換回路

Also Published As

Publication number Publication date
JPS6231340A (ja) 1987-02-10

Similar Documents

Publication Publication Date Title
US4754160A (en) Power supply switching circuit
USRE36179E (en) Switching circuit for selecting an output signal from plural input signals
US6469568B2 (en) Metal oxide semiconductor transistor circuit and semiconductor integrated circuit using the same
JP2616142B2 (ja) 出力回路
US9298238B2 (en) CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit
TWI693774B (zh) 電源切換電路
US6759873B2 (en) Reverse biasing logic circuit
US20070040597A1 (en) Circuit for transforming signals varying between different voltages
US20020167771A1 (en) Countercurrent prevention circuit
JPH0738417A (ja) Cmos型半導体集積回路
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
KR20030041807A (ko) 다이오드 회로
JPH0444498B2 (ja)
JPH05507576A (ja) 低スタンバイ電流中間直流電圧発生器
JP3607044B2 (ja) 電圧切換え回路
KR0162930B1 (ko) 고전압 및 전기신호를 수신하는 단자를 구비한 트랜지스터 회로
GB2411059A (en) A CMOS level converter with a gated output to reduce power consumption in following circuits and in the converter itself
JP2003347415A (ja) 半導体集積回路システム
JP2601399Y2 (ja) 昇圧回路
JPH11340814A (ja) 論理回路
JPS61263250A (ja) 半導体集積回路
JPS59201522A (ja) 集積回路
JP2002010631A (ja) 駆動回路
JPS5873207A (ja) 発振回路
JPS58196727A (ja) 論理回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term