JPH0444421A - 論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、論理回路に関し、さらに特定的にはバイポ
ーラトランジスタを用いたＥＣＬ　（Ｅｍｉｔｔｅｒ　
　Ｃｏｕｐｌｅｄ　　Ｌｏｇｉｃ）に関する。

［従来の技術］ 近年における社会の高度な情報化の進展に伴なって、よ
り高速かつ低消費電力で、しかも高集積の半導体集積回
路装置の必要性がますます高まってきている。そのため
、半導体集積回路装置に用いられる論理回路についても
、その改善が強く望まれている。

現在のところ、低コストで高集積が要求される半導体集
積回路装置については、ＭＯＳ（Ｍｅｔａｌ　　０ｘｉ
ｄｅ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）トランジスタを
用いて論理回路を構成するのが主流である。しかし、特
に高速動作が要求される分野（汎用コンピュータ、高速
計算機、大容量通信機等）で用いられる半導体集積回路
装置については、論理回路としてバイポーラトランジス
タにより構成されたＥＣＬ（Ｅｍｉｔｔｅｒ　　Ｃｏｕ
ｐｌｅｄ　　Ｌｏｇｉｃ）が主に使われている。ＥＣＬ
は、ＭＯＳトランジスタを用いた論理回路に比べて、無
負荷時の遅延時間（ｔ　ｄ　ｉ）が短いだけでなく、負
荷（配線や駆動すべき他のゲート等）に起因する遅延時
間の増加（負荷依存性）も小さい。したがって、ＥＣＬ
はＭＯＳ）ランジスタを用いた論理回路に比べて高速動
作が可能である。

ところで、半導体集積回路装置の製造技術（プロセス技
術）の長足の進歩により加工の微細化が進み、ＥＣＬの
ｔｄｉは５０ｐ　ｓ前後にまで改善、されている。しか
し、負荷依存性についてはｔｄｉで見られたほどの改善
は成されていない。例を挙げると、２μｍデザインルー
ル（最少２μｍの微細加工が可能の意味）を採用してい
た時代にはｔｄｉが２５０ｐｓであったのが、現在の０
．８μｍデザインルール下では上述の約５０ｐｓと大幅
に改善されている。しかし、負荷依存性については、Ｅ
ＣＬに配線長２ｍｍ、　ファンアウト−３の負荷（標準
負荷）が接続されているものとすると、２μｍデザイン
ルール下では遅延時間の増加が１３０ｐｓであったのに
対し、０，８μｍデザインルール下では遅延時間の増加
が１１５ｐｓであり、わずかに改善されているにすぎな
い。そのため、標準負荷時において、負荷による遅延時
間の増分が全遅延時間に占める割合は、２μｍデザイン
ルール下での３４％から０．８μｍデザインルール下で
の７０％へと増加している。さらに、現在では、ＥＣＬ
を用いた半導体集積回路装置の１チツプ上に１〜５万ゲ
ート（１０〜５０ＫＧ）を搭載することが可能になった
が、高集積化が進むにつれて、１ゲート当たりの負荷が
増加する傾向がある。したがって、今後ＥＣＬをより高
速化するには、負荷依存性をいかに小さくするかがキー
ポイントになる。なお、負荷依存性を改善する方法とし
て、エミッタホロワの出力電流を大きくすることが考え
られるが、このような方法では消費電力が増加するため
、低消費電力化の要求に逆行することになり、好ましく
ない。

上記のような問題に鑑み、ＥＣＬの種々の改良が提案さ
れている。これらの提案は、ＥＣＬの出力が“Ｌ”レベ
ルから“Ｈ”レベルへ変化するときの遅延時間（ｔｐＬ
Ｈ）と、ＥＣＬの出力が“Ｈ“レベルから“Ｌ°レベル
へ変化するときの遅延時間（ｔｐＨＬ）との差に着目し
て成されたものである。すなわち、エミッタホロア回路
の電流引抜き能力を増強することにより、負荷駆動能力
を増すようにしたことを特徴としている。電流引抜き能
力の増強は、出力と反対位相の信号を、容量結合により
エミッタホロワ回路の定電流源トランジスタにフィード
ホワードすることにより、実現している。

第２図は、上記提案の一例として、１９８９年にニュー
ヨークにて開催されたｌ５ＳＣＣにおいてＩＢＭ社から
発表されたＥＣＬを示したものである。図において、こ
のＥＣＬは、いわゆる差動増幅回路を含むスイッチング
部と、エミッタホロア回路を含む論理出力部とを備えて
いる。スイッチング部は、抵抗２，３と、バイポーラＮ
ＰＮ　トランジスタ４，５と、定電流源６とによって構
成されている。抵抗２および３は、それぞれの一端が共
通接続されて第１の電源ＶＣＣ（たとえば、ＯＶ）に接
続されている。抵抗２および３の他端は、それぞれ、ト
ランジスタ４および５のコレクタに接続されている。ト
ランジスタ４のベースには、入力端子１を介して入力論
理信号ＩＮが与えられる。トランジスタ５のベースには
、基準電圧印加端子７を介して基準電圧ｖ６［１が与え
られる。

トランジスタ４および５の各エミッタは共通接続されて
いる。この共通接続されたエミッタと第２の電源ＶＥＥ
（たとえば、−４，５Ｖ）との間には定電流源６が介挿
されている。

一方、論理出力部は、バイポーラＮＰＮ）ランジスタ８
，９と、抵抗１０．１１と、ダイオード１２．１３と、
容ｊ１１４．１５とによって構成されている。トランジ
スタ８は、そのコレクタが第１の電源Ｖｃｃに接続され
、そのベースが上記スイッチング部におけるトランジス
タ４のコレクタに接続され、そのエミッタがトランジス
タ９のコレクタおよび出力端子１６に接続されている。

トランジスタ９は、そのベースが容量１４を介して上記
スイッチング部におけるトランジスタ５のコレクタに接
続され、そのエミッタが抵抗１０を介して第２の電源Ｖ
ＥＥに接続される、とともに、容量１５を介して第２の
電源ＶＥＥに接続されている。ダイオード１２．１３お
よび抵抗１１は、直列に接続されて第１の電源Ｖｃｃと
第２の電源ＶＥ［との間に介挿され、トランジスタ９の
ためのバイアス供給回路を形成している。すなわち、ダ
イオード１２はそのアノードが第１の電源Ｖｃｃに接続
され、そのカソードがダイオード１３のアノードに接続
されている。ダイオード１３のカソードは抵抗１１の一
端に接続されている。抵抗１１の他端は第２の電源ＶＥ
Ｅに接続されている。

ここで、ダイオード１３のカソードと抵抗１１との接続
点は、トランジスタ９のベースに接続されている。なお
、トランジスタ８はエミッタホロワトランジスタとして
機能し、トランジスタ９は定電流トランジスタとして機
能する。

次に、第２図に示す従来回路の動作について説明する。

ま−ず、ス・イツチング部における動作を説明する。

トランジスタ４のベースに与えられる入力信号ＩＮが、
トランジスタ５のベースに与えられる基準電圧ＶＩＳ［
ｌよりも大きい場合は、トランジスタ４がＯＮＬ、第１
の電源Ｖｃｃ−抵抗２−トランジスタ４一定電流源６−
第２の電源ＶＥＥの経路で電流が流れる。そのため、抵
抗２において電圧降下が生じ、トランジスタ４のコレク
タ出力は“Ｌ。

レベル（ＶＥ　Ｅ　）になる。一方、トランジスタ５は
、このときＯＦＦ状態になっているのて、そのコレクタ
出力は“Ｈルベル（Ｖｃｃ）となる。

これに対し、入力論理信号ＩＮが基準電圧ＶＢＥＩより
も小さい場合は、トランジスタ５がＯＮＬ、第１の電源
Ｖｃｃ−抵抗３〜トランジスタ５一定電流Ｒ６−第２の
電源ＶＥＥの経路で電流が流れる。その結果、抵抗３に
おいて電圧降下が生し、トランジスタ５のコレクタ出力
は“Ｌ°レベルになる。一方、トランジスタ４はこのと
きＯＦＦ状態になっているので、そのコレクタ出力は“
Ｈ”レベルになる。

次に、論理出力部の動作を以下に説明する。

まず、入力論理信号ＩＮが変化しないときには、ダイオ
ード１２．１３と、抵抗１１とからなるバイアス供給回
路から、トランジスタ９のベースに基準電圧が与えられ
る。この基準電圧に応じて、トランジスタ９と抵抗１０
とからなる定電流回路に一定電流が流れる。その結果、
出力端子１６からはトランジスタ４のコレクタ出力がト
ランジスタ８のベース−エミッタ間電圧ＶＢＥだけレベ
ルシフトされて出力される。

次に、入力論理信号ＩＮが“Ｈ”レベルから“Ｌ゛レベ
ル変化すると、論理出力部の出力信号ＯＵＴが′Ｌ２レ
ベルから“Ｈ″レベル変化する。このとき、トランジス
タ９ベースには、トランジスタ５のコレクタ出力が容ｊ
１１４を介して与えられる。その結果、トランジスタ９
のベース電位は″Ｌ″レベルに変化するので、トランジ
スタ９と抵抗１０とからなる定電流源回路の電流は減少
する。したがって、出力端子１６に接続されている負荷
容量（図示せず）の充電が高速に行なわれ、ｔｐＬＨが
短くなる。

上記とは逆に、人力論理信号ＩＮが“Ｌ″レベルら°Ｈ
°レベルに変化するときには、論理出力部の出力信号Ｏ
ＵＴは°Ｈ″レベルがらＬ”レベルに変化する。このと
き、トランジスタ５のコレクタ出力が容１ｉ１４を介し
てトランジスタ９のベースに与えられるため、定電流源
回路の電流は増加する。その結果、負荷容量の放電が高
速に行なわれ、ｔｐＨＬが短くなる。

なお、容量１５は、出力が変化する際に、抵抗１０のバ
イパスコンデンサとして働き、ＡＣインピーダンスを下
げる働きをする。

以上述べたように、出力と反対位相の信号を、容量結合
によりエミッタホロワの定電流源トランジスタにフィー
ドホワードすることにより、エミッタホロワの充放電能
力を増加させている。これらの回路を用いると、特にｔ
ｐＨＬの短縮化の効果が大きい。エミッタホロワ回路は
、もともと充電能力が高いので、出力信号ＯＵＴが“Ｌ
″レベルら“Ｈ”レベルに変化するときの負荷容量の充
電は高速に行なえ、ｔｐＬＨを短くすることが可能であ
った。しかし、出力信号ＯＵＴが“Ｈ２レベルから“Ｌ
”レベルに変化するときは負荷容量をエミッタホロワ回
路の定電流源の電流でしか放電できないので、ｔｐＨＬ
を短縮化することが困難であった。第２図のＥＣＬは定
電流源の放電能力を増強す・ることができ、ｔｐＨＬの
短縮化の効果が特に大きい。また、第２図のＥＣＬは、
エミッタホロワ電流を大きくしなくても、ｔｐＨＬの短
縮化が可能である。したがって、エミッタホロワ電流を
小さく制限することができ、低消費電力化が可能である
。

［発明が解決しようとする課題］ 第２図に示す従来の論理回路は以上のように構成されて
いるため、以下に述べるような問題点かあった。

トランジスタ９のベースに与えられる制御信号の時定数
は、トランジスタ９の動作時間に関係するため、この時
定数はＥＣＬが駆動する負荷の大きさに従って変化させ
る必要がある。ところが、第２図のＥＣＬでは、スイッ
チング部の出力を容量結合により定電流源トランジスタ
９にフィードホワードしているため、トランジスタ９の
ベースへの制御信号の時定数がフィードホワード容量と
バイアス供給回路における各素子によって決まり、時定
数の調整が困難であった。したがって、半導体集積回路
装置内で第２図のような論理回路を用いるには、種々の
時定数を備えた複数種類の論理回路を予め用意しておか
なければならない。特に、ゲートアレイ等のセミカスタ
ムＬＳＩに用いる場合には、多数の時定数のものを用意
しなければならない。そのため、設計時においてＣＡＤ
　（Ｃ。

ｍｐｕｔｅｒ　　Ａｉｄｅｄ　　Ｄｅｓｉｇｎ）等で回
路パターンを自動切換えするなどの処理が必要になり、
設計作業が極めて煩雑になる。また、たとえ異なる時定
数を有する多種類の論理回路を用意したとしても、個々
のゲートにつき最適な時定数を設定するのは不可能であ
る。さらに、フィードホワード容１１４は半導体基板上
で大きな面積を必要とするため、集積度が悪化するとい
う問題点もあった。

それゆえに、この発明の目的は、回路設計が容易であり
、しかも高集積化が可能な論理回路を提供することであ
る。

［課題を解決するための手段］ この発明に係る論理回路は、差動スイッチング手段と、
第１および第２のエミッタホロワ回路手段と、第１およ
び第２の電流変化検知手段とを備えている。差動スイッ
チング手段は、差動接続された２つのスイッチングトラ
ンジスタを含み、入力信号に応答してこれら２つのスイ
ッチングトランジスタが相補的にスイッチング動作を行
なうことにより、第１の出力端からは第１の制御電圧を
、第２の出力端からは第２の制御電圧を出力する。

第１のエミッタホロワ回路手段は、第１の制御電圧に応
答して動作する第１のエミッタホロワトランジスタを含
む。第２のエミッタホロワ回路手段は、第２の制御電圧
に応答して動作する第２のエミッタホロワトランジスタ
を含む。第１の電流変化検知手段は、第１のエミッタホ
ロワトランジスタのコレクタ電流の変化を検知して、第
２の制御電圧による第２のエミッタホロワトランジスタ
の制御能力を増強する。第２の電流変化検知手段は、第
２のエミッタホロワトランジスタのコレクタ電流の変化
を検知して、第２の制御電圧による第１のエミッタホロ
ワトランジスタの制御能力を増強する。

［作用］ この発明においては、スイッチング動作時において第１
および第２のエミッタホロワトランジスタのコレクタ電
流の変化を検知して、第２の制御電圧による第２のエミ
ッタホロワトランジスタの制御能力および第１の制御電
圧による第１のエミッタホロワトランジスタの制御能力
を増強することにより、各エミッタホロワ回路手段での
充放電能力を高めるようにしている。

［実施例コ 第１図は、この発明の一実施例の構成を示す回路図であ
る。図において、このＥＣＬは、スイッチング部と、論
理出力部とを備えている。スイッチング部は、第２図に
示す従来のＥＣＬと同様に、差動接続された２つのＮＰ
Ｎバイポーラトランジスタ４．５（入力側スイッチング
トランジスタ４゜基準電位側スイッチングトランジスタ
５）と、これらトランジスタ４．５の各コレクタに接続
された抵抗２．３（入力側負荷抵抗２．基準電位側負荷
抵抗３）と、トランジスタ４，５の共通接続されたエミ
ッタと電源ＶＥＥ（たとえば、−４，５Ｖ）との間に介
挿された定電流源６とによって構成されている。なお、
基準電位側スイッチングトランジスタ５のコレクタから
は非反転制御電圧が出力され、入力側スイッチングトラ
ンジスタ４のコレクタからは反転制御電圧が出力される
。これら非反転制御電圧および反転制御電圧は、論理出
力部に与えられる。

一方、論理出力部は、上記スイッチング部からの非反転
制御電圧に応答して動作する非反転出力側エミッタホロ
ワ回路と、上記反転制御電圧に応答して動作する反転出
力側エミッタホロワ回路とを含む。非反転出力側エミッ
タホロワ回路は、上記非反転制御電圧をベースに受ける
非反転出力側エミッタホロワトランジスタ（ＮＰＮバイ
ポーラトランジスタ）８ａと、この非反転出力側エミッ
タホロワトランジスタ８ａのエミッタと電源■↑１　（
たとえば、−３ｖ）との間に介挿された非反転出力側エ
ミッタホロワ抵抗２２ａとによって構成されている。な
お、非反転出力側エミッタホロワトランジスタ８ａのエ
ミッタには、ｄカ端子１６ａが接続されている。一方、
反転出力側エミッタホロワ回路は、上記反転制御電圧を
ベースに受ける反転出力側エミッタホロワトランジスタ
（ＮＰＮバイポーラトランジスタ）８ｂと、この反転８
力側エミッタホロワトランジスタ８ｂのエミッタと電源
ｖＴＴとの間に介挿された反転出力側エミッタホロワ抵
抗２２ｂとによって構成されている。なお、反転出力側
エミッタホロワトランジスタ８ｂのエミッタには、出力
端子１６ｂが接続されている。

さらに、第１図のＥＣＬは、タップ抵抗２１ａおよび２
１ｂを、含む。タップ抵抗２１ａは、その一端が電源Ｖ
ｃｃに接続され、その他端が非反転出力側エミッタホロ
ワトランジスタ８ａのコレクタおよび入力側負荷抵抗２
の一端に接続される。

タップ抵抗２１ｂは、その一端が電源Ｖｃｃに接続され
、その他端が反転出力側エミッタホロワトランジスタ８
ｂのコレクタおよび基準電位側負荷抵抗３の他端に接続
される。

次に、第１図に示す実施例の動作について説明する。

（１）　定常状態での動作 入力端子１に与えられる入力信号ＩＮが“Ｈ″レベルと
きは、入力側スイッチングトランジスタ４がＯＮＬ、電
源Ｖｃｃ−タップ抵抗２１３−入力端負荷抵抗２−入力
端スイッチングトランジスタ４一定電流源６−電源ＶＥ
Ｅの経路て電流が流れる。その結果、入力端負荷抵抗２
の両端に電位差が生し、反転出力側エミッタホロワトラ
ンジスタ８ｂのベースに“Ｌ″レベル反転制御電圧が印
加される。したかって、反転出力側エミッタホロワトラ
ンジスタ８ｂの導通度は極めて小さく、出力端子１６ｂ
からは“Ｌ°レベルの出力信号ＯＵＴが出力される。一
方、このとき基１！Ｉ電位側スイッチングトランジスタ
５はＯＦＦ状態であるので、基準電位側負荷抵抗３の両
端には電位差が生じない。その結果、非反転出力側エミ
ッタホロワトランジスタ８ａのベースには、“Ｈルーベ
ルの非反転制御電圧が印加される。このため、非反転出
力側エミッタホロワトランジスタ８ａはＯＮしており、
出力端子１６ａからは“Ｈ°レベルの出力信号ＯＵＴが
出力される。

上記とは逆に、信号入力端子１に与えられる入力信号Ｉ
Ｎが“Ｌ“レベルのときは、基準電位側スイッチングト
ランジスタ５がＯＮし、基準電位側負荷抵抗３の両端に
電位差が生じている。そのため、非反転出力側エミッタ
ホロワトランジスタ８ａのベースに“Ｌ°レベルの反転
制御電圧が印加され、この非反転出力側エミッタホロワ
トランジスタ８ａの導通度が極めて低くなっている。し
たがって、このとき出力端子１６ａからは、“Ｌ“レベ
ルの出力信号ＯＵＴが出力される。一方、入力側スイッ
チングトランジスタ４はこのときＯＦＦ状態であるので
、入力側負荷抵抗２の両端に電位差が生じず、反転側エ
ミッタホロワトランジスタ８ｂのベースにはＨ”レベル
の反転制御電圧が印加されている。そのため、反転出力
側エミッタホロワトランジスタ８ｂはＯＮしており、出
力１子１６ｂからは“Ｈ°レベルの出力信号ＯＵＴが出
力される。

なお、タップ抵抗２１ｇおよび２１ｂには、それぞれス
イッチング部への電流とともに対応するエミッタホロワ
回路への電流が重なって流れるため、スイッチング部の
動作は、第２図の従来回路で示したような単純な動作に
はならない。しかし、タップ抵抗２１ａおよび２１ｂと
負荷抵抗２および３との抵抗鎖を適宜選択することによ
り、上記の動作を行なうことができる。

たとえば、定電流源６を流れる電流を０．５ｍＡに設定
し、エミッタホロワ抵抗２２ａ、２２ｂを双方とも３に
Ωに設定し、電源Ｖｃｃの電圧をＯｖに設定し、電源Ｖ
ＥＥの電圧を−４，５■に設定し、電源ＶＴＴの電圧を
−３，Ｏｖに設定し、タップ抵抗２１ａ、２１ｂを双方
とも０．　２３にΩに設定し、負荷抵抗２，３を双方と
も１．２５にΩに設定すると、出力信号ＯＵＴ、ＯＵＴ
の出力レベルは“Ｈ”レベルが−０，９Ｖ、“Ｌ°レベ
ルが−１，７Ｖ（ただし、エミッタホロワトランジスタ
８ａ、８ｂのそれぞれのベース−エミッタ間電圧Ｖｆｌ
Ｅは０．８Ｖとする）となり、通常のＥＣＬレベルでの
動作が可能となる。

（２）　スイッチング時の動作 入力端子１に与えられる入力信号ＩＮが″Ｈ″レベルか
ら“Ｌ２レベルに変化するときは、反転出力側エミッタ
ホロワトランジスタ８ｂのベースに与えられる反転制御
電圧か“Ｌ”レベルから“Ｈ”レベルに変化するが、こ
のとき同時に非反転出力側エミッタホロワトランジスタ
８ａのベースに与えられる非反転制御電圧は“Ｈ”レベ
ルから“Ｌ°レベルに変化する。したがって、非反転出
力側エミッタホロワ回路は非反転出力側エミッタホロワ
抵抗２２ａを介して出力端子１６ｇの負荷容量の放電を
開始する。このとき、非反転出力側エミッタホロワトラ
ンジスタ８ａのエミッタ電位は、出力端子１６ａの負荷
容量が完全に放電されていないため、入力信号ＩＮが“
Ｌ”であるときの定常状態におけるエミッタ電位よりも
高くなっている。そのため、非反転出力側エミッタホロ
ワトランジスタ８ａの導通度は定常状態よりもさらに小
さくなっており、応してタップ抵抗２１Ｈに流れる電流
も定常状態よりも減少している。その結果、タップ抵抗
２１ａの電圧降下が小さくなるので、反転出力側エミッ
タホロワトランジスタ８ｂのベースには定常状態よりも
高いレベルの反転制御電圧が印加される。したがって、
反転出力側エミッタホロワトランジスタ８ｂの導通度が
定常状態よりも大きくなっており、出力端子１６ｂの負
荷容量への充電が高速に行なわれる。そのため、ｔｐＬ
Ｈが短くなる。逆に、タップ抵抗２１ｂに流れる電流は
、反転出力側エミッタホロワトランジスタ８ｂの導通度
の増大により大きくなり、タップ抵抗２１ｂでの電圧降
下が大きくなる。その結果、非反転出力側エミッタホロ
ワトランジスタ８ａのベースに与えられる非反転制御電
圧が定常状態に比べてより低くなる。したがって、非反
転出力側エミッタホロワトランジスタ８ａの導通度はさ
らに小さくなり、出力端子１６ａの負荷容量の放電が高
速に行なわれる。そのため、非反転出力側エミッタホロ
ワ回路におけるｔ　ｐＨＬが短くなる。出力端子１６ａ
および１６ｂの負荷容量の放電および充電が完了した時
点で、出力レベルは通常のＥＣＬレベルに落ち着く。

一方、入力信号ＩＮが“Ｌ°レベルから“Ｈ″レベル変
化するときは、上記と逆の動作が起こリ、出力端子１６
ａの負荷容量の充電および出力端子１６ｂの負荷容量の
放電が高速に行なわれる。

上記のごとく、第１図の実施例では、出力端子１６ａお
よび１６ｂに配線や他のゲートを接続したときに起こる
遅延時間の増加が小さく抑えられる。

また、第１図の実施例では、第２図の従来回路で問題と
なった、負荷の状態により時定数を選択しなければなら
ないという問題も解消される。すなわち、第１図の実施
例においては、負荷容量の充放電状態をタップ抵抗２１
ａ、２１ｂにより検知し、負荷抵抗２，３を介して、自
律的に各エミッタホロワ回路における充放電動作を制御
するようにしているため、時定数を選択する必要がない
。

したがって、第２図の従来回路のように、種々の時定数
を有する論理回路を準備する必要がなく、ゲートアレイ
等に適用した場合でも時定数の自動切換えのためのＣＡ
Ｄが不要である。

また、第１図の実施例では、第２図の従来回路のように
エミッタホロワ定電流源トランジスタのバイアス供給回
路が不要であるので、集積度の悪化、あるいは消費電力
の増大を防ぐことができる。

通常、ＥＣＬは反転、非反転出力が同時に得られるため
、両方の出力を同時に使うことがほとんどであるので、
第１図に示す実施例ではわずかに１〜２本の抵抗を付足
すだけ（もともとタップ抵抗が必要な場合は１本の増加
、必要でない場合は２本の増加）で、高速に負荷を駆動
することができ、極めて優れた効果を有する。

さらに、第１図の実施例では、フィードホワードのため
に容量を用いないので（第１図の実施例では、負荷抵抗
２．３がフィードホワードの働きも兼ねている）、容量
を作り込む際に問題となっていた面積の増大を避けるこ
とができ、また容量を作り込むための特別なプロセスも
不要になる。

なお、第１図の実施例では、スイッチングトランジスタ
およびエミッタホロワトランジスタとしてＮＰＮ型トラ
ンジスタを用いたが、電源の極性を逆にしてＰＮＰ型ト
ランジスタを用いるようにしてもよい。

また、第１図の実施例では、バイポーラトランジスタで
論理回路を構成する場合について示したが、電界効果型
トランジスタを用いて構成してもよく、この場合も第１
図の実施例と同様の効果を奏する。また、論理回路が形
成される材料も、シリコンに限らず、化合物半導体等を
用いても何らさしつかえはない。

さらに、第１図の実施例では、１つの入力信号ＩＮを反
転して出力するインバータ回路について示したが、入力
側スイッチングトランジスタを複数個並列に接続するこ
とにより、多入力のＮＯＲ回路が構成でき、さらにシリ
ーズゲート構成を採ることにより一層複雑な論理を構成
することも可能であることはいうまでもない。また、基
準電位側スイッチングトランジスタに逆相の人力を与え
て差動動作を行なわせるディファレンシャル型の回路に
も適用可能である。

［発明の効果〕 以上のように、この発明によれば、負荷の充放電状態に
より、エミッタホロワ回路の動作を自動的に制御するこ
とができるため、負荷の状態により時定数を選択すると
いう煩雑さから解放され、常に最適な負荷駆動能力が得
られる。また、半導体基板上で大きな面積を必要とする
容量を使用しないので、高集積化が可能である。

【図面の簡単な説明】

第１図は、この発明の一実施例の構成を示す回路図であ
る。 第２図は、従来の論理回路の構成を示す回路図である。 １は入力端子、２．３は負荷抵抗、４．５はスイッチン
グトランジスタ、６は定電流源、７は出力端子、８ａ、
８ｂはエミッタホロワトランジスタ、１６ａ、１６ｂは
出力端子、２１ａ、２１ｂはタップ抵抗、２２ａ、２２
ｂはエミッタホロワ抵抗を示す。

Claims (1)

1. 【特許請求の範囲】 差動接続された２つのスイッチングトランジスタを含み
   、入力信号に応答して当該２つのスイッチングトランジ
   スタが相補的にスイッチング動作を行なうことにより、
   第１の出力端からは第１の制御電圧を、第２の出力端か
   らは第２の制御電圧を出力する差動スイッチング手段、 前記第１の制御電圧に応答して動作する第１のエミッタ
   ホロワトランジスタを含む第１のエミッタホロワ回路手
   段、 前記第２の制御電圧に応答して動作する第２のエミッタ
   ホロワトランジスタを含む第２のエミッタホロワ回路手
   段、 前記第１のエミッタホロワトランジスタのコレクタ電流
   の変化を検知して、前記第２の制御電圧による前記第２
   のエミッタホロワトランジスタの制御能力を増強するた
   めの第１の電流変化検知手段、および 前記第２のエミッタホロワトランジスタのコレクタ電流
   の変化を検知して、前記第２の制御電圧による前記第１
   のエミッタホロワトランジスタの制御能力を増強するた
   めの第２の電流変化検知手段を備える、論理回路。