JPH0444414A - クロック発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 周期が長く、かつ高い精度を要しないクロックを発生す
るクロック発振回路に関し、 長周期で、かつ高精度を要求されないクロックの発振回
路を経済的に構成することを目的とし、入力端子の電位
の変化を検出したとき出力電位を変化させる入力電位検
出回路と、前記入力検出回路の出力電位の変化に応じて
充放電を行なう時定数回路と、該時定数回路の蓄積電位
が特定の値以上または以下となったときに出力端子の電
位を変化する出力回路をそれぞれ備えた第１及び第２の
電子回路と、入力電位の極性を反転して出力する極性反
転回路により構成し、かつ、前記第１の電子回路の出力
端子を前記第２の電子回路の入力端子に接続し、該第２
の電子回路の出力端子を前記極性反転回路を介して前記
第１の電子回路の入力端子に接続し、前記第１の電子回
路の出力端子を外部出力端子に接続して該外部出力端子
より長周期のクロックパルスを出力するように構成する
。

電子回路の発振回路は通常極めて高い周波数であるため
、必要な周波数にまで逓減させるための回路が高価にな
るという問題がある。

このため、周期が長く、かつ高い精度を要しないクロッ
クを経済的に構成できるクロック発振回路が必要となっ
ている。

〔産業上の利用分野〕

本発明は、周期が長く、かつ高い精度を要しないクロッ
クを発生するクロック発振回路に関する。

近年、機器または設備を長時間に亘って監視する電子装
置が多く使用されている。かかる電子装置には、一定周
期で監視対象の機器または設備の監視端子をモニタし、
異常の有無の確認または監視データの記録を行なうのが
一般的であるが、監視周期が長いのものが多く、かつ監
視周期に高い精度が要求されないものが多い。

上記における監視周期の作成にはクロック発振回路が使
用され、発振周波数の周波数を逓減させて監視周期に見
合ったパルスを作成しているが、〔従来の技術〕 第４図は従来技術の構成図、第５図は他の従来技術の構
成図、第６図は第５図の構成の波形図である。

第４図は、発振器３１により発振された周波数をｎ個の
４ビットカウンタ３２−＋、　３２−、で順次分周して
周波数を逓減し、目的とする周波数をもったクロックパ
ルスを出力する回路である。即ち、発振器３１により発
振された周波数を第１の４ビットカウンタ３２−１の入
力端子ＣＰに入力し、キャリーアウト端子ＣＯよりの出
力を次段の４ビットカウンタ３２−２の入力端子ＣＰに
入力し、以下同様にして最終段の４ビットカウンタ３２
−１の入力端子ＣＰに入力し、該４ビツトカウンタ３２
−９の適当な出力端子、例えば出力端子Ｑｓより目的と
する周波数をもったクロックパルスを出力する。

前記の発振器３１及びｎ個の４ビットカウンタ３２−１
〜３２−、は通常ＩＣによって構成されるが、発振器３
１の出力周波数は数ＭＨｚ以上であるのが普通であるた
め、周期の長いクロックパルスを作成するためには４ビ
ットカウンタ３２−１〜３２−３の数が多くなり、それ
に伴って価格が高くなる欠点がある。

第５図は否定論理回路（以下、ＮＯＴ回路と記す）、コ
ンデンサ及び抵抗からなる回路２組を直列に接続して発
振を行なう回路の構成図、第６図はその波形図を示し、
第５図中の■〜■は第６図に波形を示した点である。以
下、第５図と第６図を併せて説明する。

電源投入時に■の電位が低電位（以下、Ｌレベルと記す
）から高電位（以下、Ｈレベルと記す）に変わると■の
電位もＨレベルとなり、ＮＯＴ回路４１の出力電位■は
ＨレベルからＬし、ベルとなるが、■の電位はコンデン
サＣＩを通した電位であるためコンデンサＣ１と抵抗Ｒ
１のルートで該コンデンサＣ＋が充電されるのに伴って
電位が低下する。■の電位がＮＯＴ回路４１のスレッシ
ョルドレベル＋ＶＴＨまで低下するとＮＯＴ回路４１の
出力レベル■はＨレベルに変わり、ＮＯＴ回路４２の入
力レベル■もＨレベルとなり、出力レベル■はＬレベル
となる。■がＬレベルとなるため、■のレベルは−ＶＴ
ＲとなってコンデンサＣ１は放電を始める。

ＮＯＴ回路４２の入力レベル■は■と同様、コンデンサ
Ｃ８と抵抗Ｒ１のルートで充電が行なわれるのに伴って
電位が低下し、スレッショルドレベル＋ＶＴＨまで低下
するとＮＯＴ回路４１の出力レベル■はＨレベルに変え
る。以上の動作を繰り返すことにより■または■には一
定周期のパルスが出力されるので、例えば■を外部にク
ロックパルスとして出力することかできる。

第５図の構成による出力クロックパルスの周期は第６図
から明らかなように、コンデンサＣ１と抵抗Ｒ１及びコ
ンデンサＣ１と抵抗Ｒ７の回路の時定数によって定まる
が、該時定数により得られる周期は数マイクロ秒程度で
ある。従って、第５図の構成は部品の個数は少なくてす
むが、数マイクロ秒程度よりはるかに長い周期のクロッ
クパルスを得るのには適さない。

〔発明が解決しようとする課題〕

周期の長いクロックパルスを発生させる場合、従来技術
では周波数の高いパルスを発生させ、これを必要な周波
数にまで逓減させて必要な周波数を得るため部品数が多
くなり、かつ部品数が出力周波数によって変わるため経
済的なりロック発振回路を実現することが困難であり、
また部品数の少ない回路では適当な周波数を得ることが
難しいと言う問題があった。

本発明は、長周期で、かつ高精度を要求されないタロツ
クの発振回路を経済的に構成することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図中、１は第１の電子回路、２は第２の電子回路、３は
極性反転回路、４は外部出力端子、１１〜１５は第１の
電子回路ｌの構成部分、２１〜２５は第２の電子回路２
の構成部分であり、１１．２１は入力端子、１２．２２
は入力端子１１．２１の電位の変化を検出したとき、時
定数回路１３．２３に対する出力電位を変化する入力電
位検出回路、１３．２３は該入力電位検出回路より出力
される電位の変化により時定数に対応する時間曲線に従
って充電または放電を行なう時定数回路、１４．２４は
該時定数回路１３．２３の蓄積電位を監視し、予め設定
した電位以上または以下となると出力端子１５．２５に
対する出力の電位を低電位から高電位、または高電位か
ち低電位に変化する出力回路、１５．２５は出力端子で
ある。

第１図に示す如く、第１の電子回路１の出力端子１５を
第２の電子回路２の入力端子２１に接続し、該第２の電
子回路２の出力端子２５を前記極性反転回路３を介して
前記第１の電子回路１の入力端子１１に接続し、かつ第
１の電子回路ｌの出力端子１５を外部出力端子４に接続
し、該外部出力端子４よりクロックパルスを出力するよ
うに構成されている。

〔作　用〕

第１図において、第１及び第２の電子回路ｌ。

２はそれぞれ入力端子１１．２１に電位の変化を与える
と、入力電位検出回路１２．２２は入力電位を変化を検
出し、時定数回路１３．２３に対する出力電位を変化す
る。該出力電位の変化により該時定数回路１３．２３は
時定数に対応する時間曲線に従って充電または放電を行
なう。出力回路１４．２４は該時定数回路１３．２３の
蓄積電位を監視し、予め設定した電位以上または以下と
なると出力電位を低電位から高電位、または高電位がち
低電位に変化する。

第１図の構成においては、第１の電子回路ｌの出力端子
１５が第２の電子回路２の入力端子２１に接続され、該
第２の電子回路２の出力端子２５が前記極性反転回路３
を介して前記第１の電子回路ｌの入力端子１１に接続さ
れているため、電源投入時などに電位の変化が生ずると
、第１及び第２の電子回路比　２が交互に出力端子の電
位を変化させ、外部出力端子４より、前記時定数回路１
３．２３の時定数に比例するオン／オフ時間をもつクロ
ックパルスを出力する。

第１図の構成は回路構成が簡単で、前記時定数回路１３
．２３の時定数を適当に選択することによって長周期の
クロックパルスを容易に作成することか可能である。

〔実施例〕

第２図は本発明の一実施例の回路図、第３図は第２図の
実施例回路の波形図である。

図中、第１図と同一対象部分には同一記号を用い、３は
インバータ（Ｉ　ＮＶ）　、ＣＯＭＰ　１１＋　１２＋
！ｌ＋２２は比較器、ＴＲ＋＋、＋□、　！１．２２は
トランジスタ、Ｒ＋＋、＋□、１１．！！は抵抗、Ｃ＋
＋、＋ｔはコンデンサである。また、図中の■〜■及び
Ｃ−６は第３図に波形を図示した点を示している。

以下、第２図と第３図を併せて説明する。

第２図の回路は電源を投入したときなどに回路内に生ず
る電位の変化により発振を始めるが、いま例えば平常Ｈ
レベルにあるＣＯＭＰ２ｚの出力電位＠がＬレベルに変
化したとすると、オン状態にあるトランジスタＴ　Ｒ２
２がオフとなり、その出力電位＠がＬレベルからＨレベ
ルに変わる。Ｃは第２の電子回路２の出力端子２５より
出力され、ＩＮＶ３により極性がＬレベルに変換されて
第１の電子回路１の入力端子１１に０として入力される
。

該入力端子１１の電位０はＣ０ＭｐＨにおいて比較電圧
Ｖ、と比較されているため、■がＬレベルとなると該Ｃ
ＯＭ　Ｐ　＋　１の出力レベル＠はＨレベルとなりトラ
ンジスタＴ　Ｒｒ　１がオンとなるため、電圧Ｖ。。で
充電状態にあった時定数回路１３内のコンデンサＣ１□
は短時間で放電する。これにより該コンデンサＣ＋＋の
端子電圧Ｖｃ＋か比較電圧Ｖ、以下となるため００ＭＰ
＋２の出力電位■はＨレベルとなり、トランジスタＴ　
Ｒｌ　２の出力電位［相］はＬレベルとなる。

前記トランジスタＴ　Ｒｌ　２の出力電位■は第１の電
子回路１の出力電圧であり、出力端子１５より第２の電
子回路２の入力電圧■として入力端子２１に入力される
。Ｌレベルの入力によりＣＯＭＰ２１（７）出力＠はＨ
レベルとなり、トランジスタＴ　Ｒ２１がオンとなるた
め、時定数回路２３内のコンデンサＣ２Ｉは急速に放電
する。これによりＣＯＭ　Ｐ　２２の出力＠は再びＨレ
ベルとなり、トランジスタＴ　Ｒ２２がオンとなって出
力［相］がＬレベル、第１の電子回路ｌの入力０がＨレ
ベルとなる。第１の電子回路１ではＣＯＭ　Ｐ　＋　＋
の出力０がＬレベルとなり、トランジスタＴ　Ｒ＋　＋
がオフとなるので、時定数回路１３のコンデンサＣＩ＋
は再び充電を始める。この点までの動作は電子レベルの
速度で進むため例えば第２の電子回路２の出力電位Φの
電位変化は数マイクロ秒程度のパルスとなって現れる。

第１の電子回路ｌにおいては前記の如く時定数回路１３
のコンデンサＣＩ＋が充電を始めるが、該コンデンサＣ
１１は先に急速な放電を行なっているため、はぼ無充電
状態から充電を開始することとなるか、その充電は抵抗
Ｒ＋＋とコンデンサＣｚの直列回路のもつ時定数に従っ
て電源電圧■。。より行なわれる。該コンデンサＣＩ＋
の端子電圧ＶｃｌはＣＯＭ　Ｐ　＋　２に入力され、比
較電圧Ｖ、と比較されているが、時間Ｔ１後にＶ　ｅ　
＋がＶ６以上となると００ＭＰ＋２は出力電位０をＬレ
ベルとし、トランジスタＴ　Ｒｌ　２をオフとする。こ
れにより、第１の電子回路１の出力端子１５より外部出
力端子４及び第２の電子回路２に対して出力される電位
ＣはＨレベルとなる。

第２の電子回路２においては入力■がＨレベルとなるた
めＣＯＭ　Ｐ　ｔ　＋の出力＠がＬレベルとなり、トラ
ンジスタＴ　Ｒ！　ｌがオフとなるためほぼ無充電状態
にあったコンデンサＣ□が充電を開始する。

この充電も抵抗Ｒｔｌとコンデンサｃｚｉの時定数によ
って行なわれ、時間Ｔｔ後にコンデンサＣｗｔの端子電
圧ｖｃ！がＣＯＭ　Ｆ　２２の比較電圧７１以上になる
と該ＣＯＭ　Ｐ　２２の出力［相］がＬレベルとなりト
ランジスタＴ　Ｒｔ　２がオフ、出力電位［相］がＨレ
ベルとなる。

以下、■かＬレベル、■かＨレベル、０がＬレベルとな
ってコンデンサＣＩ＋が再び放電し、０がＨレベル、［
相］及びＣがＬレベル、ＣがＨレベルとなり、トランジ
スタＴ　Ｒ２１がオンとなってコンデンサＣ２１が放電
し、８がＨレベル、■がＬレベル、■がＨレベル、■が
Ｌレベルとなる。ＣがＬレベルとなるとトランジスタＴ
Ｒ１１がオフとなるのでコンデンサＣ１１の充電が開始
される。

以上の動作の繰り返しにより外部端子４より、第１の電
子回路ｌの時定数回路１３の時定数に対応する時間Ｔ１
と第２の電子回路２の時定数回路２３の時定数に対応す
る時間Ｔ、によりオン／オフするパルスが出力される。

前記のオン／オフ時間Ｔ＋、Ｔｚは第１及び第２の電子
回路の時定数回路１３．２３の定数、特にコンデンサＣ
目及びＣＩ２の容量によって幅広（変化させることかで
きるため、容量に適当な値を選択すれば長周期のパルス
を発生させることが可能である。

以上、第２図及び第３図によって本発明の実施例を説明
したが、第２図及び第３図はあくまで本発明の一実施例
に過ぎず、第１及び第２の電子回路１，２の内部回路に
ついては第２図に示した以外に各種の回路があり得る。

また、第２図に示した回路と同等の特性を示すものとし
て、例えばパワーオンリセット用として知られている半
導体集積回路などが市場に存在するが、かかる半導体集
積回路を使用して本発明の回路を構成することは容易に
可能であり、この場合、長周期で、かつ高精度を要求さ
れないクロック発振回路を極めて経済的に実現すること
かできる。

〔発明の効果〕

以上説明したように、本発明によれば長周期で、かつ高
精度を要求されないクロック発振回路を少ない部品を使
用して容易に実現することができ、かかるクロック発振
回路の経済化に資するところが大きい。

【図面の簡単な説明】

第１図は本発明の基本構成図、第２図は本発明の実施例
回路図、第３図は本発明の実施例波形図、第４図は従来
技術の構成図（１）、第５図は従来技術の構成図（２）
、第６図は従来技術の構成（第５図）の波形図である。 図中、 １１、　２１ １２、　２２ １３、　２３ １４、　２４ １５、　２５ である。 第１の電子回路 第２の電子回路 極性反転回路 外部出力端子 入力端子 入力電位検出回路 時定数回路 出力回路 出力端子 従来技術の構成図（１） 第 図 第 図 従来技術ｑ１１０の波形図 第 図

Claims (1)

1. 【特許請求の範囲】 入力端子（１１、２１）の電位の変化を検出したとき出
   力電位を変化させる入力電位検出回路（１２、２２）と
   、 前記入力検出回路（１２、２２）の出力電位の変化に応
   じて充放電を行なう時定数回路（１３、２３）と、該時
   定数回路（１３、２３）の蓄積電位が特定の値以上また
   は以下となったときに出力端子（１５、２５）の電位を
   変化する出力回路（１４、２４）をそれぞれ備えた第１
   及び第２の電子回路（１、２）と、 入力電位の極性を反転して出力する極性反転回路（３）
   により構成し、かつ、 前記第１の電子回路（１）の出力端子（１５）を前記第
   ２の電子回路（２）の入力端子（２１）に接続し、該第
   ２の電子回路（２）の出力端子（２５）を前記極性反転
   回路（３）を介して前記第１の電子回路（１）の入力端
   子（１１）に接続し、前記第１の電子回路（１）の出力
   端子（１５）を外部出力端子（４）に接続して該外部出
   力端子（４）より長周期のクロックパルスを出力するこ
   とを特徴とするクロック発振回路。