JPH0444157A - データの転送方法 - Google Patents
データの転送方法Info
- Publication number
- JPH0444157A JPH0444157A JP15361390A JP15361390A JPH0444157A JP H0444157 A JPH0444157 A JP H0444157A JP 15361390 A JP15361390 A JP 15361390A JP 15361390 A JP15361390 A JP 15361390A JP H0444157 A JPH0444157 A JP H0444157A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- cpu
- buffer
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕〕
本発明は、バッファを介在させたマイクロコンピュータ
間のデータの転送方法に関する。
間のデータの転送方法に関する。
従来、複数のマイクロコンピュータ（以下、ＣＰＵとい
う）間でデータ転送を行う場合、ＣＰＵ間に介在させる
データバッファとして、例えばＦＩ Ｆ Ｏ（Ｆｉｇｓ
ｔ ｉｎ Ｆｉｒｓｔ ｏｕ＋）が知られている。
う）間でデータ転送を行う場合、ＣＰＵ間に介在させる
データバッファとして、例えばＦＩ Ｆ Ｏ（Ｆｉｇｓ
ｔ ｉｎ Ｆｉｒｓｔ ｏｕ＋）が知られている。
この場合のデータ転送方法は、送信側のＣＰＵから送出
された転送データが前記ＦＩＦ○に一旦、記憶される。
された転送データが前記ＦＩＦ○に一旦、記憶される。
一方、受信側のＣＰＵは、適当なインターバルで前記Ｆ
ＩＦＯから出力されるデータ蓄積状態等を示すフラグを
確認し、転送データがあれば該転送データを読み込む。
ＩＦＯから出力されるデータ蓄積状態等を示すフラグを
確認し、転送データがあれば該転送データを読み込む。
すなわち、受信側のＣＰＵは、ＦＩＦＯからのフラグよ
り転送データがあることを確認すると、転送データの読
み込みを開始し、該転送データの終了を示すフラグが発
生されると、読み込みを終了する。
り転送データがあることを確認すると、転送データの読
み込みを開始し、該転送データの終了を示すフラグが発
生されると、読み込みを終了する。
上記従来のデータ転送方法では、受信側のＣＰＵは定期
的にＦＩＦＯのデータ蓄積状態等を示すフラグを確認し
なければならないので、本来処理すべきデータの処理速
度が低下する。また、ＦＩＦＯから転送データを読み込
む場合、前記フラグを確認し、転送データの終了フラグ
が発生するまで転送データを読み込むようにしているの
で、デ−タの読み込みに時間を要することとなっている
。
的にＦＩＦＯのデータ蓄積状態等を示すフラグを確認し
なければならないので、本来処理すべきデータの処理速
度が低下する。また、ＦＩＦＯから転送データを読み込
む場合、前記フラグを確認し、転送データの終了フラグ
が発生するまで転送データを読み込むようにしているの
で、デ−タの読み込みに時間を要することとなっている
。
また、送信側ＣＰＵの処理速度と受信側ＣＰＵの処理速
度とが相違する場合、例えば送信側ＣＰＵの転送データ
の出力速度が受信側ＣＰＵの転送データの読込速度より
も遅い場合は、受信側ＣＰＵは、転送データの読み込み
に時間を要し、本来の処理能力が低下することとなる。
度とが相違する場合、例えば送信側ＣＰＵの転送データ
の出力速度が受信側ＣＰＵの転送データの読込速度より
も遅い場合は、受信側ＣＰＵは、転送データの読み込み
に時間を要し、本来の処理能力が低下することとなる。
本発明は、上記に鑑みてなされたものであり、ＣＰＵの
処理速度を低下させることなくデータを転送することの
できるデータの転送方法を提供することを目的とする。
処理速度を低下させることなくデータを転送することの
できるデータの転送方法を提供することを目的とする。
上記課題を解決するために本発明は、バッファを介在さ
せたマイクロコンピータ間でデータを転送するデータの
転送方法において、送信側のマイクロコンピュータから
先頭にデータ量を示すヘッダが付加された転送データを
前記バッファに送出して記憶させるとともに、割込信号
を送信相手に送出し、受信側のマイクロコンピュータで
該割込信号に基づき前記バッファから前記転送データを
読み出して取り込むようにしたものである。
せたマイクロコンピータ間でデータを転送するデータの
転送方法において、送信側のマイクロコンピュータから
先頭にデータ量を示すヘッダが付加された転送データを
前記バッファに送出して記憶させるとともに、割込信号
を送信相手に送出し、受信側のマイクロコンピュータで
該割込信号に基づき前記バッファから前記転送データを
読み出して取り込むようにしたものである。
上記のデータの転送方法では、送信側のＣＰＵから転送
すべきデータの先頭にそのデータ量を示すヘッダが付加
されてバッファに送出され、該バッファに一旦記憶され
る。また、前記転送データの送出終了後に割込信号が送
信相手に送出される。
すべきデータの先頭にそのデータ量を示すヘッダが付加
されてバッファに送出され、該バッファに一旦記憶され
る。また、前記転送データの送出終了後に割込信号が送
信相手に送出される。
受信側のＣＰＵは、前記割込信号を受けて前記バッファ
に続出信号を送出し、これにより該バッファから前記転
送データが読み出される。受信側のＣＰＵでは転送デー
タのヘッダが解析され、該ヘッダに示されたデータ量だ
けヘッダに続くデータが読込まれる。
に続出信号を送出し、これにより該バッファから前記転
送データが読み出される。受信側のＣＰＵでは転送デー
タのヘッダが解析され、該ヘッダに示されたデータ量だ
けヘッダに続くデータが読込まれる。
〔実施例〕。
第１図は、本発明に係るデータの転送方法が適用される
データ転送システムの構成図である。同図において、１
及び２はＣＰＵ、３は該ＣＰＵＩとＣＰＵ２間に介在さ
れるバッファ（インダーフェイス）としてのＦＩＦＯで
ある。
データ転送システムの構成図である。同図において、１
及び２はＣＰＵ、３は該ＣＰＵＩとＣＰＵ２間に介在さ
れるバッファ（インダーフェイス）としてのＦＩＦＯで
ある。
ＣＰＵＩからＣＰＵ２にデータが転送される場合、ＣＰ
Ｕ１からは第２図に示す転送データ４がＦＩＦＯ３に送
出され、該転送データ４の送出が終了すると、割込信号
がＣＰＵ２に送出される。
Ｕ１からは第２図に示す転送データ４がＦＩＦＯ３に送
出され、該転送データ４の送出が終了すると、割込信号
がＣＰＵ２に送出される。
第２図に示す転送データ４は、データ部４２を構成する
データ列の先頭に転送量を示すヘッダ４１が付加された
ものであり、１つのデータは１バイト（８ビツト）から
なっている。例えば転送されるデータ部４２のデータ数
が１００バイトであると、データ列の先頭には２進数で
データ数１００を示すｒｏ １１００１００Ｊのヘッダ
５が付加される。なお、データのビット構成は、１バイ
ト単位に限るものではなく、任意のビット数で構成する
ことができる。
データ列の先頭に転送量を示すヘッダ４１が付加された
ものであり、１つのデータは１バイト（８ビツト）から
なっている。例えば転送されるデータ部４２のデータ数
が１００バイトであると、データ列の先頭には２進数で
データ数１００を示すｒｏ １１００１００Ｊのヘッダ
５が付加される。なお、データのビット構成は、１バイ
ト単位に限るものではなく、任意のビット数で構成する
ことができる。
ＣＰＵＩから送出される前記転送データ４は、Ｆ Ｉ
ＦＯ３に一旦、記憶される。一方、ＣＰＵ２は、前記割
込信号を受けて転送データ４の送出が完了したことを確
認し、ＦＩＦＯ３に読込信号を送出して転送データ４の
ヘッダ４１を読込み、該ヘッダ４１に示されたデータ数
を解析する。そして、ヘッダ４１に続くデータ部４２を
前記データ数（第２図では１００個）だけ読み込み、デ
ータの転送を終了する。
ＦＯ３に一旦、記憶される。一方、ＣＰＵ２は、前記割
込信号を受けて転送データ４の送出が完了したことを確
認し、ＦＩＦＯ３に読込信号を送出して転送データ４の
ヘッダ４１を読込み、該ヘッダ４１に示されたデータ数
を解析する。そして、ヘッダ４１に続くデータ部４２を
前記データ数（第２図では１００個）だけ読み込み、デ
ータの転送を終了する。
なお、ＣＰＵ２からＣＰＵＩにデータが転送される場合
も上述と同様の方法でデータ転送される。
も上述と同様の方法でデータ転送される。
以上説明したように本発明によれば、転送データととも
に割込信号を送信相手に送出しているので、受信側のＣ
ＰＵは、該割込信号により転送データの有無を確認する
ことができ、バッファをボーリングする必要がなくなり
、データの処理速度が向上する。
に割込信号を送信相手に送出しているので、受信側のＣ
ＰＵは、該割込信号により転送データの有無を確認する
ことができ、バッファをボーリングする必要がなくなり
、データの処理速度が向上する。
また、転送データの先頭にデータ数を示すヘッダを付加
し、受信側のＣＰＵは該ヘッダに続くデータの種類及び
内容をそれぞれ確認することなくそのデータ数だけ読み
込むようにしているので、従来のようにバッファから出
力されるデータの蓄積状態等を示すフラグを確認しなが
らデータを読込む必要がなくなり、転送データの読込速
度が向上する。また、前記バッファは前記フラグを発生
させなくてもよいので、その分信号線が不要となリ、構
成が簡単となる。
し、受信側のＣＰＵは該ヘッダに続くデータの種類及び
内容をそれぞれ確認することなくそのデータ数だけ読み
込むようにしているので、従来のようにバッファから出
力されるデータの蓄積状態等を示すフラグを確認しなが
らデータを読込む必要がなくなり、転送データの読込速
度が向上する。また、前記バッファは前記フラグを発生
させなくてもよいので、その分信号線が不要となリ、構
成が簡単となる。
第１図は本発明に係るデータの転送方法が適用されるデ
ータ転送システムの構成図、第２図は生成された転送デ
ータの構成を示す図である。 １．２・・・ＣＰＵ、３・・・ＦＩＦＯ（バッファ）、
４・・・転送データ、４１・・・ヘッダ、４２・・・デ
ータ部。 特許出願人 三田工業株式会社代 理 人
弁理士 小谷悦司同 弁理士
長１）正 向 弁理士 伊藤孝夫
ータ転送システムの構成図、第２図は生成された転送デ
ータの構成を示す図である。 １．２・・・ＣＰＵ、３・・・ＦＩＦＯ（バッファ）、
４・・・転送データ、４１・・・ヘッダ、４２・・・デ
ータ部。 特許出願人 三田工業株式会社代 理 人
弁理士 小谷悦司同 弁理士
長１）正 向 弁理士 伊藤孝夫
Claims (1)
- １、バッファを介在させたマイクロコンピータ間でデー
タを転送するデータの転送方法において、送信側のマイ
クロコンピュータから先頭にデータ量を示すヘッダが付
加された転送データを前記バッファに送出して記憶させ
るとともに、割込信号を送信相手に送出し、受信側のマ
イクロコンピュータで該割込信号に基づき前記バッファ
から前記転送データを読み出して取り込むことを特徴と
するデータの転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15361390A JPH0444157A (ja) | 1990-06-11 | 1990-06-11 | データの転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15361390A JPH0444157A (ja) | 1990-06-11 | 1990-06-11 | データの転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444157A true JPH0444157A (ja) | 1992-02-13 |
Family
ID=15566317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15361390A Pending JPH0444157A (ja) | 1990-06-11 | 1990-06-11 | データの転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7828045B2 (en) | 1997-02-24 | 2010-11-09 | Fujitsu Limited | Heat sink and information processor using heat sink |
-
1990
- 1990-06-11 JP JP15361390A patent/JPH0444157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7828045B2 (en) | 1997-02-24 | 2010-11-09 | Fujitsu Limited | Heat sink and information processor using heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7328399B2 (en) | Synchronous serial data communication bus | |
| US5193149A (en) | Dual-path computer interconnect system with four-ported packet memory control | |
| US5519693A (en) | High speed transmission line interface | |
| US5524218A (en) | Dedicated point to point fiber optic interface | |
| JPH0720152B2 (ja) | データ転送方法 | |
| JPS62233870A (ja) | 順次通信制御装置 | |
| US6487615B1 (en) | Apparatus and method for accepting physical write package when the posted write error queue is full | |
| JP2717112B2 (ja) | 二重ポートタイミング制御器 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH0444157A (ja) | データの転送方法 | |
| JP2724322B2 (ja) | 汎用非同期受信機−送信機 | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| EP0482828A3 (en) | Message-oriented bank controller interface | |
| JP3261665B2 (ja) | データ転送方法及びデータ処理システム | |
| JPS62206657A (ja) | プロセツサ間デ−タ転送方式 | |
| JPS60259038A (ja) | 直列通信のバツフア装置 | |
| JPH05241985A (ja) | 入出力制御装置 | |
| JPH09326782A (ja) | シリアル通信方法 | |
| EP1104612B1 (en) | Data-communications unit suitable for asynchronous serial data transmission | |
| KR100211960B1 (ko) | 패리티 방식을 이용한 프레임 구별방법 | |
| JPS6041843A (ja) | 応答送信制御方式 | |
| JPS6159944A (ja) | 順序番号チエツク方式 | |
| JPH04107660A (ja) | ファイル転送方式 | |
| JPH07105781B2 (ja) | インテリジエントバツフア装置 | |
| JPS648864B2 (ja) |