JPH0443049A - サーマルヘッドと厚膜金電極へのメッキ方法 - Google Patents

サーマルヘッドと厚膜金電極へのメッキ方法

Info

Publication number
JPH0443049A
JPH0443049A JP15117990A JP15117990A JPH0443049A JP H0443049 A JPH0443049 A JP H0443049A JP 15117990 A JP15117990 A JP 15117990A JP 15117990 A JP15117990 A JP 15117990A JP H0443049 A JPH0443049 A JP H0443049A
Authority
JP
Japan
Prior art keywords
electrode
plating
thick
gold
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15117990A
Other languages
English (en)
Inventor
Takayuki Yamaguchi
隆行 山口
Hiroyuki Goto
広之 後藤
Masatoshi Ota
正俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP15117990A priority Critical patent/JPH0443049A/ja
Publication of JPH0443049A publication Critical patent/JPH0443049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は厚膜金電極を備えたサーマルヘッドと、サーマ
ルヘッドや等倍センサなど厚膜金電極を備えた電子装置
において、厚膜金電極上に金属メッキ層を形成する方法
に関するものである。
(従来の技術) 厚膜型サーマルヘッドにおいては、電極材料として金レ
ジネート(メタルオーガニック金どもいう)が主に用い
られている。金レジネートによる電極は有機金化合物を
スクリーン印刷法により塗布し焼成した後に写真製版法
とエツチングによりパターン化を施して得られる。金レ
ジネート電極は1通常の厚膜ペーストを用いたスクリー
ン印刷法による電極に比べてパターン精度がよく、密度
を上げることができる利点をもっている。
厚膜型サーマルヘッドでも、発熱体を個別に選択する選
択電極には微細なパターンが要求されるため金レジネー
トが用いられるが、発熱体に共通に通電用電源を供給す
る共通電極は微細なパターンが必要とされないので、安
価で、抵抗値の低い厚膜電極としてAgやAg−Pdな
どの厚膜ペーストが主に用いられている。
厚膜型サーマルヘッドで駆動用半導体集積回路袋W(以
下趣動用ICという)と選択電極の間を接続したり、駆
動用ICと入力用配線との間を接続するためにワイヤー
ボンディング法が用いられている。これに対し、薄膜型
サーマルヘッドでは駆動用ICのボンディングの処理効
率を向上させて設備費を減少させるために、ワイヤーボ
ンディングからフリップチップボンディングへ移行しつ
つある。しかし、厚膜型サーマルヘッドでは駆動用IC
と接続される電極が金レジネートであるため、金レジネ
ートパッドへのフリップチップボンディングができない
(発明が解決しようとする課題) 金レジネート電極を用いた厚膜型サーマルヘッドに駆動
用ICをフリップチップボンディングするためには、金
レジネート電極上に金が半田にくわれるのを防止するた
めのバリア層と、半田付は性のよい金属層を何らかの方
法で形成する必要がある。フリップチップボンディング
のパッド寸法が約0.1mmと小さいため、スクリーン
印刷法によるパターン形成は困難である。また、蒸着法
やスパッタリング法によりパッド上に成膜しようとすれ
ば真空装置が必要となり、コスト高となる。
金レジネート上に金属層を形成するには、メッキによる
のが望ましいが、金レジネート上へそのまま金属メッキ
を施しても十分な付着力を得ることができず、メッキ層
が剥がれる問題がある。
本発明は厚膜金電極をもつ厚膜型サーマルヘッドにおい
ては、駆動用ICとボンディングされる電極部分にフリ
ップチップボンディングが可能なように金属メッキ層を
形成したサーマルヘッドを提供することを目的とするも
のである。
また1本発明はサーマルヘッドに限らず、厚膜金電極を
もつ電子装置においては、ICとのボンディングをフリ
ップチップボンディングで実現できるようにするために
、厚膜金電極に金属メッキを施す方法を提供することを
目的とするものである。
(課題を解決するための手段) 本発明のサーマルヘッドでは少なくとも一部の電極は厚
膜金電極であり、厚膜金電極のうち少なくともボンディ
ングパッド部分は厚膜金電極上にニッケルメッキ層を介
して金属メッキ層が積層されている。
また、本発明のメッキ方法では、厚膜金電極をもつ電子
装置で厚膜金電極のメッキを施す部分を露出させ、露出
部分の厚膜金電極表面を薄くエツチングした後、その電
極露出部にニッケルのストライクメッキを施し、そのニ
ッケルメッキ層上にさらに金属メッキを施す。
(作用) ストライクメッキ法は、通常のメッキ条件より電流密度
を高めて行なうメッキ法であり、ストライクメッキ法に
よれば厚膜金電極上にニッケルメッキを施すことができ
る。厚膜金電極上にニッケルメッキ層を形成すれば、さ
らにその上に銅その他の金属メッキ層を形成することが
可能になる。
ストライクNiメッキを施す部分の厚膜金電極表面を薄
くエツチングするのは、厚膜金電極とNiメッキ暦との
付着力を高めるためである。
(実施例) 第1図は一実施例のサーマルヘッドを表わす。
2はアルミナセラミック基板であり、その表面はガラス
質のグレーズ層4で被われている。グレーズ層4上には
金レジネートにより電極6,8が形成されている。6は
全ての発熱体に接続される共通電極であり、8は発熱体
を個別に選択する選択電極である。電極6,8の金レジ
ネートの膜厚は例えば0.3〜IAtmである。画電極
6,8の間には、紙面垂直方向に延びる帯状の発熱体1
0が厚膜法により形成されている。発熱体10の抵抗体
材料としては例えば酸化ルテニウムRu20が用いられ
、その膜厚は例えば数μm〜10μmである。発熱体1
0上から電極6,8にわたって保護膜12が形成されて
いる。保護膜12としては例えばシリコン窒化膜やガラ
スを用いることができる。ボンディングパッドを形成す
るためのパターン化のためにはシリコン窒化膜の方が好
ましい。
選択電極8のうち保護膜12から露出している部分14
は駆動用ICとの間にボンディングを施すためのボンデ
ィングパッドであり、金レジネート電極8上にウッドス
トライクメッキ法により形成された膜厚約1μm以下、
例えば約2000人のニッケルメッキ層16が形成され
、その上に厚さが約3〜15μm、例えば約10μmの
銅メッキ層18が形成され、さらにその上に厚さが約1
〜3μm、例えば約2μmの半田メッキ層20が形成さ
れている。
共通電極6のうち保護膜12から露出した部分22は共
通電極6の電流容量を大きくするための補強部分であり
、ボンディングパッド14と同じ構造をしている。すな
わち、金レジネート電極6上に膜厚約1μm以下1例え
ば約2000人の厚さのウッドストライクメッキ法によ
るニッケルメッキ層24が形成され、その上に厚さが約
3〜15μm、例えば約10μmの銅メッキ層26が形
成され、さらにその上に厚さが約1〜3μm、例えば約
2μmの半田メッキ層28が形成されている。
ボンディングパッド部14には駆動用ICとの間にフリ
ップチップボンディング法による接続が施される。
電極構造以外に、発熱体1oや保護膜12の材質は厚膜
型サーマルヘッドで用いられている既知の他のものを用
いることもできる。
また、メッキ層においてはニッケルメッキ層16.24
上の材質は例示のものに限らない。
次に、第2図により本発明のメッキ方法の一実施例を説
明する。
第1図のサーマルヘッドに適用した例について説明する
と、表面がグレーズ層4で被われた基板上に金レジネー
トを印刷し焼成した後、写真製版とエツチングによりパ
ターン化を施して共通電極6と選択電極8を形成する。
次に、発熱体10を印刷法と焼成により形成する。保護
膜12を形成し、メッキを施すボンディングパッド部分
14と共通電極の補強部分22を保護膜12から露出さ
せた状態のものを用意する。メッキを施す部分以外の部
分をさらにレジストで被覆しておく。
メッキ工程では、まず酸洗浄とアルカリ洗浄を行なう。
酸洗浄では主に硫酸や塩酸を用い、アルカリ洗浄ではK
OHなどを用いる。酸洗浄やアルカリ洗浄はメッキを施
そうとする表面の異物、特に有機物を除去するために行
なうものであり、有機物が部分的にでも付着していると
その部分の金レジネートのエツチングがなされず、メッ
キが異常に成長したり、付着力不足を起こすからである
その後、ライトエッチを施す。これはメッキを施そうと
する金レジネート電極表面を薄くエツチングすることで
あり、エツチング液としてはヨウ素系、アルカリシアン
系又は王水系などのエツチング液を用い1例えば500
〜3000人程度、好ましくは約1000人のエツチン
グを行なう。
このように、金レジネート電極の表面を清浄にし、かつ
、少しエツチングした後、ニッケルのウッドストライク
メッキを行なう。メッキ液は例えば塩化ニッケル30−
300 1 5 0 g / Qを含む溶液であり、ニッケル陽
極(イオウ含有量が0.01%以下のもの)を用い、常
温で3〜IOA/dm”の電流密度で通電し、1〜3分
間メッキを行なう。
その後,ニッケルメッキ層上に銅メッキを施す。
銅メッキ液としては硫酸銅溶液を用いる。銅メッキ層は
抵抗値を下げて電流容量を大きくするたぬに、10μm
程度形成するのが好ましい。
さらに、銅メッキ層上にボンディング用に半田メッキを
施す。
ニッケルメッキ層上に形成するメッキ層のメッキ方法は
、電解メッキと無電解メッキのいずれでもよい。
本発明はサーマルヘッドに限らず、厚膜金電極を備えた
他の電子装置にも適用することができる。
(発明の効果) 本発明により厚膜金電極の少なくともボンディングパッ
ド部にニッケルメッキを介して銅その他の金属メッキ層
を形成したので,厚膜型サーマルヘッドその他の厚膜金
電極をもつ電子装置で、ICをフリップチップボンディ
ング法により接続することが可能になり、厚膜型サーマ
ルヘッドその他の電子装置の製造工程において製造コス
トを低下させることができる。
【図面の簡単な説明】
第1図は一実施例の厚膜型サーマルヘッドを示す断面図
、第2図はメッキ方法の一実施例を示すフローチャート
図である。 6.8・・・・・・金レジネート電極、10・・・・・
・発熱体、12・・・・・・保護膜、14・・・・・・
ボンディングパッド、16.24・・・・・・ニッケル
メッキ層、18.26・・・・・・銅メッキ層、20,
28・・・・・・半田メッキ層、22・・・・・・共通
電極の補強部。

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に発熱体と電極が形成され、少なくとも一
    部の電極は厚膜金電極であり、厚膜金電極のうち少なく
    ともボンディングパッド部分は厚膜金電極上にニッケル
    メッキ層を介して金属メッキ層が積層されているサーマ
    ルヘッド。
  2. (2)厚膜金電極をもつ電子装置で厚膜金電極のメッキ
    を施す部分を露出させ、露出部分の厚膜金電極表面を薄
    くエッチングした後、その電極露出部にニッケルのスト
    ライクメッキを施し、そのニッケルメッキ層上にさらに
    金属メッキを施すメッキ方法。
JP15117990A 1990-06-08 1990-06-08 サーマルヘッドと厚膜金電極へのメッキ方法 Pending JPH0443049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15117990A JPH0443049A (ja) 1990-06-08 1990-06-08 サーマルヘッドと厚膜金電極へのメッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15117990A JPH0443049A (ja) 1990-06-08 1990-06-08 サーマルヘッドと厚膜金電極へのメッキ方法

Publications (1)

Publication Number Publication Date
JPH0443049A true JPH0443049A (ja) 1992-02-13

Family

ID=15513027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15117990A Pending JPH0443049A (ja) 1990-06-08 1990-06-08 サーマルヘッドと厚膜金電極へのメッキ方法

Country Status (1)

Country Link
JP (1) JPH0443049A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044281A (en) * 1995-11-28 2000-03-28 Uniden Corporation Cordless telephone set having charging terminal configured for holding handset
KR20100087011A (ko) 2007-10-19 2010-08-02 오츠카 세이야쿠 가부시키가이샤 매트릭스형 의약 고형 제제
CN110884260A (zh) * 2019-12-28 2020-03-17 厦门芯瓷科技有限公司 一种热敏打印头及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044281A (en) * 1995-11-28 2000-03-28 Uniden Corporation Cordless telephone set having charging terminal configured for holding handset
KR20100087011A (ko) 2007-10-19 2010-08-02 오츠카 세이야쿠 가부시키가이샤 매트릭스형 의약 고형 제제
US9072670B2 (en) 2007-10-19 2015-07-07 Otsuka Pharmaceutical Co., Ltd. Matrix-type pharmaceutical solid preparation
US9289389B2 (en) 2007-10-19 2016-03-22 Otsuka Pharmaceutical Co., Ltd. Method for producing matrix-type pharmaceutical solid preparation
CN110884260A (zh) * 2019-12-28 2020-03-17 厦门芯瓷科技有限公司 一种热敏打印头及其制造方法

Similar Documents

Publication Publication Date Title
JPH07169875A (ja) 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
US6888259B2 (en) Potted hybrid integrated circuit
JPH0443049A (ja) サーマルヘッドと厚膜金電極へのメッキ方法
JP2839600B2 (ja) サーマル・ヘッド及びその製造方法
JP2811741B2 (ja) 半導体装置の製造方法
JP2721580B2 (ja) 半導体装置の製造方法
JPH03101234A (ja) 半導体装置の製造方法
JP3042682B2 (ja) サーマルヘッド及びサーマルヘッドの製造方法
JP2002185108A (ja) 配線基板
KR20000044120A (ko) 보조전극을 이용한 액츄에이터와 전원인가선의 연결방법
JPH03101233A (ja) 電極構造及びその製造方法
US5306669A (en) Integrated circuit device and method for manufacturing the same
TW483057B (en) Semiconductor device with bump electrode
JP2661158B2 (ja) リードパターンの形成方法
JPH06112339A (ja) セラミックパッケージ
JP2580633Y2 (ja) サーマルヘッド
JP3622160B2 (ja) セラミック基板およびその製造方法
JPH01196360A (ja) サーマルヘッド
JPH0419156A (ja) サーマルヘッドとAl電極へのメッキ方法
JP2703757B2 (ja) 電子部品
JPH0823053A (ja) 窒化アルミニウム回路基板
JPH02143530A (ja) 半導体装置の製造方法
JPS61121963A (ja) サ−マルヘツド
JP2002353370A (ja) 半導体装置およびその製造方法
EP0415343A2 (en) Integrated circuit device and method for manufacturing the same