JPH0440669A - Ｆｄｄモーター制御装置 - Google Patents
Ｆｄｄモーター制御装置Info
- Publication number
- JPH0440669A JPH0440669A JP14676590A JP14676590A JPH0440669A JP H0440669 A JPH0440669 A JP H0440669A JP 14676590 A JP14676590 A JP 14676590A JP 14676590 A JP14676590 A JP 14676590A JP H0440669 A JPH0440669 A JP H0440669A
- Authority
- JP
- Japan
- Prior art keywords
- fdd
- ddm
- signal
- motor
- ready
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000004904 shortening Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＦＤＤのモーター０Ｎ／ＯＦＦを制御する情報
処理装置における、ＦＤＤモーター制御装置に関する。
処理装置における、ＦＤＤモーター制御装置に関する。
［従来の技術］
ヘッドロード機構のないフロッピーディスクドライブ（
以後、ＦＤＤと略す）を使用した従来の情報処理装置に
おいては、メディアの摩耗を防止する目的でダイレクト
ドライブモータ（以後、ＤＤＭと略す）の回転をソフト
ウェアによりＯＮ／ＯＦＦ制御していたが、ソフトウェ
アによりＤＤＭの回転制御を行おうとすると、制御を行
わない機種との互換性が損なわれ、過去のソフトウェア
が使えなくなる。また、ハードウェアによりＤＤＭのＯ
Ｎ／○ＦＦ信号を制御した場合、ＦＤＤの一般的仕様に
よりＤＤＭの回転が止まると、ＦＤＤの出力するＲＥＡ
ＤＹ信号はノットレディとなるため、制御回路がＤＤＭ
を止めた場合もユーザーがメディアを取り出した場合も
ソフトウェアからみて同一の状態となり区別がつかない
ことになり、またＤＤＭ停止状態から起動する時にＤＤ
Ｍの回転が安定するまでの時間を待つためには結局ソフ
トウェアがＤＤＭのＯＮ１０ Ｆ Ｆを管理する必要が
あり、ソフトウェアの負担が大きくなるという問題があ
った。
以後、ＦＤＤと略す）を使用した従来の情報処理装置に
おいては、メディアの摩耗を防止する目的でダイレクト
ドライブモータ（以後、ＤＤＭと略す）の回転をソフト
ウェアによりＯＮ／ＯＦＦ制御していたが、ソフトウェ
アによりＤＤＭの回転制御を行おうとすると、制御を行
わない機種との互換性が損なわれ、過去のソフトウェア
が使えなくなる。また、ハードウェアによりＤＤＭのＯ
Ｎ／○ＦＦ信号を制御した場合、ＦＤＤの一般的仕様に
よりＤＤＭの回転が止まると、ＦＤＤの出力するＲＥＡ
ＤＹ信号はノットレディとなるため、制御回路がＤＤＭ
を止めた場合もユーザーがメディアを取り出した場合も
ソフトウェアからみて同一の状態となり区別がつかない
ことになり、またＤＤＭ停止状態から起動する時にＤＤ
Ｍの回転が安定するまでの時間を待つためには結局ソフ
トウェアがＤＤＭのＯＮ１０ Ｆ Ｆを管理する必要が
あり、ソフトウェアの負担が大きくなるという問題があ
った。
［発明が解決しようとする課Ｍ］
第４図は、従来技術による構成であり本体装置４００は
ＦＤＤインタフェース４０１をもちＦＤＤ４０３と接続
され、ＭＯＴＯＲ信号４０５はＤＤＭのＯＮ１０ Ｆ
Ｆ制御を行ない、ＲＥＡＤＹ信号でＦＤＤの状態を示す
信号である。ＦＤＤのＤＤＭを制御しない場合はアクテ
ィブロウのＭＯＴＯＲ信号４０５を常にロウとすること
でＤＤＭを常に回転した状態で使用する。タイマーを用
いＦＤＣに一定時間アクセスが無いと○ＦＦとなりＦＤ
ＣにアクセスするとＯＮとなるような回路でＭＯＴＯＲ
信号４０５を作ることが可能であるが、ＭＯＴＯＲ信号
を制御しない情報処理装置をハトウェアでＭＯＴＯＲ信
号を制御するようにした場合、次のような問題が起こる
。
ＦＤＤインタフェース４０１をもちＦＤＤ４０３と接続
され、ＭＯＴＯＲ信号４０５はＤＤＭのＯＮ１０ Ｆ
Ｆ制御を行ない、ＲＥＡＤＹ信号でＦＤＤの状態を示す
信号である。ＦＤＤのＤＤＭを制御しない場合はアクテ
ィブロウのＭＯＴＯＲ信号４０５を常にロウとすること
でＤＤＭを常に回転した状態で使用する。タイマーを用
いＦＤＣに一定時間アクセスが無いと○ＦＦとなりＦＤ
ＣにアクセスするとＯＮとなるような回路でＭＯＴＯＲ
信号４０５を作ることが可能であるが、ＭＯＴＯＲ信号
を制御しない情報処理装置をハトウェアでＭＯＴＯＲ信
号を制御するようにした場合、次のような問題が起こる
。
第一にＦＤＤ４０３のＤＤＭが停止してＦＤＤのＲＥＡ
ＤＹ信号４０６がノットレディとなったとき、ＭＯＴＯ
Ｒ信号４０５を制御しない場合ＦＤＤ４０３がノットレ
ディとなるのはメディアが抜かれたときだけであるため
、ソフトウェアはＦＤ Ｄ ４０３からメディアが抜か
れたと判断するため異なった処理をしてしまう、第２に
ＤＤＭが起動する時に回転が安定するまでの時間を待つ
必要があるがＤＤＭが停止している状態からＦＤＤ４０
３にアクセスしようとするとエラーを起こしてしまうと
言う二つの問題がある。
ＤＹ信号４０６がノットレディとなったとき、ＭＯＴＯ
Ｒ信号４０５を制御しない場合ＦＤＤ４０３がノットレ
ディとなるのはメディアが抜かれたときだけであるため
、ソフトウェアはＦＤ Ｄ ４０３からメディアが抜か
れたと判断するため異なった処理をしてしまう、第２に
ＤＤＭが起動する時に回転が安定するまでの時間を待つ
必要があるがＤＤＭが停止している状態からＦＤＤ４０
３にアクセスしようとするとエラーを起こしてしまうと
言う二つの問題がある。
本発明は、前述のＦＤＤのＤＤＭをＯＮ／○ＦＦ制御す
る情報処理装置において、ＤＤＭのＯＮ／○ＦＦ制御を
行わない情報処理装置のソフトウェアをそのまま使用可
能とすることを目的とする。
る情報処理装置において、ＤＤＭのＯＮ／○ＦＦ制御を
行わない情報処理装置のソフトウェアをそのまま使用可
能とすることを目的とする。
［課題を解決するための手段］
本発明は、ＦＤＤのＤＤＭの回転を０Ｎ／ＯＦＦ制御し
て使用する情報処理装置において、ハードウェアにより
ＤＤＭの回転を０Ｎ／ＯＦＦＬＦＤＤのＲＥＡＤＹ信号
を変更し疑似的にＤＤＭが停止していないように見せか
けることにより、ソフトウェアを変更する事なくＦＤＤ
のＤＤＭの０Ｎ１０ Ｆ Ｆ制御を可能とすることを特
徴とする。
て使用する情報処理装置において、ハードウェアにより
ＤＤＭの回転を０Ｎ／ＯＦＦＬＦＤＤのＲＥＡＤＹ信号
を変更し疑似的にＤＤＭが停止していないように見せか
けることにより、ソフトウェアを変更する事なくＦＤＤ
のＤＤＭの０Ｎ１０ Ｆ Ｆ制御を可能とすることを特
徴とする。
［実施例］
第１図は本発明の一実施例を示したブロック図である。
本体装置１００内のＦＤＤインタフェース１０１とＦＤ
Ｄ１０３は従来と同様のインタフェース信号１０４で接
続されており、ＭＯＴＯＲ信号１０５は本体装置がＦＤ
Ｄ １０３のＤＤＭをＯＮ／○ＦＦ制御するための信号
で本体装置１００からＦＤＤ１０３に送られており、Ｒ
ＥＡＤＹ信号１０６はＦＤＤ１０３の状態を本体装置に
知らせる信号でＭＯＴＯＲ信号１０５によりＤＤＭが回
転していないときまたはメディアが抜かれている時にノ
ットレディとなる。
Ｄ１０３は従来と同様のインタフェース信号１０４で接
続されており、ＭＯＴＯＲ信号１０５は本体装置がＦＤ
Ｄ １０３のＤＤＭをＯＮ／○ＦＦ制御するための信号
で本体装置１００からＦＤＤ１０３に送られており、Ｒ
ＥＡＤＹ信号１０６はＦＤＤ１０３の状態を本体装置に
知らせる信号でＭＯＴＯＲ信号１０５によりＤＤＭが回
転していないときまたはメディアが抜かれている時にノ
ットレディとなる。
第２図は第１図のＦＤＤモーター制御装置１０２の構成
例であり、ＦＤＣのアクセス信号１０７でリトリガブル
・タイマー２００をリセットすることにより、一定時間
ＦＤＣにアクセスがない場合ＭＯＴＯＲ信号１０５をＯ
ＦＦＬＤＤＭを停止させ、再びＦＤＣにアクセスがある
とＭＯＴＯＲ信号１０５をＯＮすることでＤＤＭを起動
する為の回路と、ＦＤＤ１０３からのＲＥＡＤＹ信号１
０６にＭＯＴＯＲ信号１０５でゲートしたＡＲＥＡＤＹ
信号１０８をＦＤＤインタフェース１０１に出力する回
路とからなり、ＭＯＴＯＲ信号１０５、ＲＥＡＤＹ信号
１０６とＡＲＥＡＤＹ信号１０８は負論理としてかかれ
ている。
例であり、ＦＤＣのアクセス信号１０７でリトリガブル
・タイマー２００をリセットすることにより、一定時間
ＦＤＣにアクセスがない場合ＭＯＴＯＲ信号１０５をＯ
ＦＦＬＤＤＭを停止させ、再びＦＤＣにアクセスがある
とＭＯＴＯＲ信号１０５をＯＮすることでＤＤＭを起動
する為の回路と、ＦＤＤ１０３からのＲＥＡＤＹ信号１
０６にＭＯＴＯＲ信号１０５でゲートしたＡＲＥＡＤＹ
信号１０８をＦＤＤインタフェース１０１に出力する回
路とからなり、ＭＯＴＯＲ信号１０５、ＲＥＡＤＹ信号
１０６とＡＲＥＡＤＹ信号１０８は負論理としてかかれ
ている。
第３図はＦＤＤモーター制御装置の動作を示すタイミン
グチャートである。ＡＣＣＥＳＳ（８号１０７はＦＤＣ
にアクセスがあるとバイパルスとなる信号でＭＯＴＯＲ
信号１０５はＡＣＣＥＳＳ信号１０７が入力されると一
定時間ロウとなる。ＦＤＤにアクセスしている時、ＭＯ
ＴＯＲ信号１０５はロウでありＦＤＤのＤＤＭは回転し
ており、ＲＥＡＤＹ信号１０６はロウでレディ状態とな
っており、ＦＤＣへのアクセスがなくなり、タイマーに
より設定された一定時間が経過するとＭＯＴＯＲ信号１
０５がハイとなり、ＦＤＤのＤＤＭは停止し、ＦＤＤは
ノットレディ状態となるためＲＥＡＤＹ信号１０６はハ
イとなる。しかし、ＦＤＤモーター制御装置により、Ａ
ＲＥＡＤＹ信号１０８がロウのままであり、ＦＤＤイン
タフェース及びソフトウェアはＦＤＤが引き続きレディ
状態にあると判断する。
グチャートである。ＡＣＣＥＳＳ（８号１０７はＦＤＣ
にアクセスがあるとバイパルスとなる信号でＭＯＴＯＲ
信号１０５はＡＣＣＥＳＳ信号１０７が入力されると一
定時間ロウとなる。ＦＤＤにアクセスしている時、ＭＯ
ＴＯＲ信号１０５はロウでありＦＤＤのＤＤＭは回転し
ており、ＲＥＡＤＹ信号１０６はロウでレディ状態とな
っており、ＦＤＣへのアクセスがなくなり、タイマーに
より設定された一定時間が経過するとＭＯＴＯＲ信号１
０５がハイとなり、ＦＤＤのＤＤＭは停止し、ＦＤＤは
ノットレディ状態となるためＲＥＡＤＹ信号１０６はハ
イとなる。しかし、ＦＤＤモーター制御装置により、Ａ
ＲＥＡＤＹ信号１０８がロウのままであり、ＦＤＤイン
タフェース及びソフトウェアはＦＤＤが引き続きレディ
状態にあると判断する。
ＤＤＭが停止している時、ＦＤＤへのアクセスが必要と
なるとＦＤＣへのアクセスが起こり、ＭＯＴＯＲ信号１
０５はロウとなりＤＤＭは起動する。ＤＤＭの回転が安
定するまでの起動時間中はＡＲＥＡＤＹ信号１０８がノ
ットレディとなり、ＦＤＤインタフェースに知らせる。
なるとＦＤＣへのアクセスが起こり、ＭＯＴＯＲ信号１
０５はロウとなりＤＤＭは起動する。ＤＤＭの回転が安
定するまでの起動時間中はＡＲＥＡＤＹ信号１０８がノ
ットレディとなり、ＦＤＤインタフェースに知らせる。
ＤＤＭの起動時間はメディアの交換に比べ短時間である
ことと、ＤＤＭをＯＮ１０ Ｆ Ｆ制御しない場合でも
メディア挿入直後にＦＤＤにアクセスすることを考慮し
、ＦＤＤがノットレディの場合、タイムアウト時間を設
けて一定時間待つようになっているのがソフトウェアの
一般的仕様である事から、ＤＤＭ起動時間をＡＲＥＤＹ
信号１０８をハイとすることで吸収される。
ことと、ＤＤＭをＯＮ１０ Ｆ Ｆ制御しない場合でも
メディア挿入直後にＦＤＤにアクセスすることを考慮し
、ＦＤＤがノットレディの場合、タイムアウト時間を設
けて一定時間待つようになっているのがソフトウェアの
一般的仕様である事から、ＤＤＭ起動時間をＡＲＥＤＹ
信号１０８をハイとすることで吸収される。
このように、ＦＤＤのＤＤＭの回転をＯＮ／ＯＦＦ制御
して使用する情報処理装置で、ＦＤＤインタフェース及
びソフトウェアからＦＤＤのＤＤＭが停止していること
を意識させずにＤＤＭを０Ｎ１０ Ｆ Ｆ制御すること
が可能となる。
して使用する情報処理装置で、ＦＤＤインタフェース及
びソフトウェアからＦＤＤのＤＤＭが停止していること
を意識させずにＤＤＭを０Ｎ１０ Ｆ Ｆ制御すること
が可能となる。
［発明の効果コ
本発明によれば、ＦＤＤのＤＤＭの回転をＯＮ／○ＦＦ
ＩＩＪ御して使用する情報処理装置でＤＤＭを制御しな
い情報処理装置のソフトウェアがそのまま使用すること
ができる。
ＩＩＪ御して使用する情報処理装置でＤＤＭを制御しな
い情報処理装置のソフトウェアがそのまま使用すること
ができる。
第１図は本発明による実施例を示した図第２図は第１図
中のＦＤＤモーター制御装置の構成図 第３図は第２図の動作を示すタイミングチャート第４図
は従来技術による構成図 ＦＤＤを制御する本体装置 ＦＤＤインタフェース ＦＤＤモーター制御装置 ＦＤＤ ＦＤＤのＤＤＭの回転、停止を制御するＭＯＴＯＲ信号 ＦＤＤのレディ状態を示すＲＥＡＤＹ信号 ＦＤＤモーター制御装置が出力するＦＤＤの状態を示す
ＡＲＥＡＤＹ信号 リトリガブル・タイマー 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 菓１図 第２図
中のＦＤＤモーター制御装置の構成図 第３図は第２図の動作を示すタイミングチャート第４図
は従来技術による構成図 ＦＤＤを制御する本体装置 ＦＤＤインタフェース ＦＤＤモーター制御装置 ＦＤＤ ＦＤＤのＤＤＭの回転、停止を制御するＭＯＴＯＲ信号 ＦＤＤのレディ状態を示すＲＥＡＤＹ信号 ＦＤＤモーター制御装置が出力するＦＤＤの状態を示す
ＡＲＥＡＤＹ信号 リトリガブル・タイマー 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 菓１図 第２図
Claims (1)
- フロッピーディスクドライブ装置のダイレクトドライブ
モータの回転をＯＮ／ＯＦＦ制御して使用する情報処理
装置において、前記情報処理装置は、ハードウェアによ
る前記ダイレクトドライブモーターの回転をＯＮ／ＯＦ
Ｆ制御する制御手段とあらかじめ設定されたソフトウェ
アによるタイムアウト時間に比べて短くする手段とを備
えていることを特徴とするＦＤＤモーター制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14676590A JPH0440669A (ja) | 1990-06-05 | 1990-06-05 | Ｆｄｄモーター制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14676590A JPH0440669A (ja) | 1990-06-05 | 1990-06-05 | Ｆｄｄモーター制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0440669A true JPH0440669A (ja) | 1992-02-12 |
Family
ID=15415059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14676590A Pending JPH0440669A (ja) | 1990-06-05 | 1990-06-05 | Ｆｄｄモーター制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0440669A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5458500A (en) * | 1993-05-07 | 1995-10-17 | Yazaki Corporation | Probe tester for electrical connector assembly |
| US5689191A (en) * | 1995-04-13 | 1997-11-18 | Yazaki Corporation | Terminal-in-connector checking device |
-
1990
- 1990-06-05 JP JP14676590A patent/JPH0440669A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5458500A (en) * | 1993-05-07 | 1995-10-17 | Yazaki Corporation | Probe tester for electrical connector assembly |
| US5689191A (en) * | 1995-04-13 | 1997-11-18 | Yazaki Corporation | Terminal-in-connector checking device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6226740B1 (en) | Information processing apparatus and method that uses first and second power supplies for reducing booting time | |
| JPH0677249B2 (ja) | マイクロコンピュータ | |
| JPS62169218A (ja) | 情報処理システムのアプリケ−シヨン中断再開装置 | |
| JPH0440669A (ja) | Ｆｄｄモーター制御装置 | |
| JP3778371B2 (ja) | 同期化機能を備えた周辺装置アクセス | |
| JP2003140946A (ja) | 記憶装置 | |
| JP2675650B2 (ja) | 情報処理装置 | |
| JP2561340B2 (ja) | 情報処理装置 | |
| JPH10111806A (ja) | プログラム起動方式 | |
| JP2006261996A (ja) | 情報処理装置 | |
| JP2526916Y2 (ja) | カードアクセッサ | |
| JPH0325339Y2 (ja) | ||
| US5070417A (en) | Disc drive unit and method and system for controlling the same | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH0520773A (ja) | 周辺制御装置 | |
| JPH01227264A (ja) | 外部記憶装置のモータ起動・停止法 | |
| JPH11282564A (ja) | コンピュータのサスペンドおよびレジューム方式 | |
| JPH05289885A (ja) | 初期プログラムロード処理方式 | |
| JP2004094494A (ja) | 記憶媒体処理装置およびその制御方法 | |
| JP2643786B2 (ja) | バックアップメモリ制御方式 | |
| JPH06314464A (ja) | ディスクサブシステムの起動方式 | |
| JP2017136866A (ja) | 印刷装置、印刷装置に接続されたストレージの制御装置、印刷装置の制御方法及びプログラム | |
| JPH02205913A (ja) | 情報処理装置 | |
| JPS6351598U (ja) | ||
| JPS63133219A (ja) | 入出力装置初期化方式 |