JPH0439930A - 集積回路装置チップの製造方法 - Google Patents

集積回路装置チップの製造方法

Info

Publication number
JPH0439930A
JPH0439930A JP14663890A JP14663890A JPH0439930A JP H0439930 A JPH0439930 A JP H0439930A JP 14663890 A JP14663890 A JP 14663890A JP 14663890 A JP14663890 A JP 14663890A JP H0439930 A JPH0439930 A JP H0439930A
Authority
JP
Japan
Prior art keywords
film
wafer
integrated circuit
wiring
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14663890A
Other languages
English (en)
Inventor
Masato Nishizawa
正人 西澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP14663890A priority Critical patent/JPH0439930A/ja
Publication of JPH0439930A publication Critical patent/JPH0439930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置チップの製造方法、とくにフリッ
プチップとして知られている外部接続用にハンプ電極を
備える集積回路装置チップに適する製造方法に関する。
〔従来の技術] 近年における集積回路の高集積化技術の進展二二は著し
いものがあり、最近では小面積のチップに単に多数の回
路要素を作り込むだけでなく、外部負荷を直接駆動する
出力回路をも組み込んだ集積回路装置が製作され、例え
ばプリンタの印字素子や表示装置の画素の駆動に用いら
れている。集積回路装置の集積度向上にはその各回路要
素用拡散パターンの微細化はもちろん、回路要素間を接
続する配線膜も微細化や多層化をして薄膜積層構造内で
絶縁する必要があるが、各膜厚を薄く積層数を増やすに
つれ内部応力が高まりクランクが発生しやすくなり、上
述の負荷の直接駆動用では内部発熱によりこれが一層促
進されやすい。
また、集積度が高くとくに外部接続点数が多い小形の集
積回路装置では、実装に要するスペースと手間を節約す
るため接続点としてバンブ電極を備える上述のフリップ
チップとするのが有利であるが、その実装時やその後の
温度変化時の熱応力により薄膜積層構造内にクラックが
発生することがある。かかる原因のいずれによるにせよ
、集積回路装置チップの配線膜を含む薄膜積層構造内に
クラックが発生すると、遅速の差はあれ動作特性が低下
し最終的には破壊のおそれがある。
さて、この薄膜積層構造内の最外層には、よく知られて
いるように気密性の高い窒化シリコン膜を用いるのがふ
つうであるが、その硬度が高くてチップをウェハから単
離する際のスクライプ作業に不利なため、ウェハ内の各
チップ領域の相互間に置かれるスクライプゾーンは窒化
シリコン膜で覆わないのが通常である。しかし、窒化シ
リコンの膜端からクランクが発生し進行しやすいため、
最近ではスクライプゾーンもこの窒化シリコン膜で覆う
第5図の構造のものが知られている。
第5図は多数個の集積回路が相互間にスクライプゾーン
Szを置いて作り込まれたウエノ\10の要部拡大断面
で、このウェハ10をスクライプラインSLに沿って割
ることによりチップ60が単離される。
また、この従来例ではチップ60はバンブ電極50を外
部接続用に備えるCMO3集積回路のフリップチップで
、図にはその回路要素を代表してトランジスタTが示さ
れている。
図示のようにこの例ではn形の基板1ないしはエピタキ
シャル層の表面に回路要素間の分離用に厚い酸化膜2が
付けられている。トランジスタTはこの例ではnチャネ
ル電界効果トランジスタであって、通例のようにp形の
ウェル3と、ゲート酸化膜4と、ゲート5と、p形のサ
ブストレート接続層6と、1対のn形のソース・ドレイ
ン層7からなる。そのゲート5上を含めていわゆる層間
絶縁膜用に例えば燐シリケートガラス膜20が付けられ
、その上にドレイン層7と接続する配線1l131とサ
ブストレート接続層6とソース層7に接続する配線膜3
2が配設されている。
もちろん、多層配線の場合かかる配線膜は相互間に眉間
絶縁膜としての酸化シリコン膜や燐シリケートガラス膜
を挟み2層以上に配設されるが、図には簡略化のため1
層配線の場合を示す、前述のように、かかる薄膜積層構
造の最外層の保護膜としては窒化シリコン膜40がふつ
う用いられ、燐シリケートガラス膜20および配線膜3
1と32をこれにより覆うが、この第5図の従来例では
図のようにスクライブゾーンSZの上もこれで覆い、窓
明けはバンブ電極50を設ける個所のみとする。
第4図にスクライプラインSLに沿って単離されたチア
プロ0の端部をバンブ電極50を含めた拡大図で示す、
バンブ電極50は薄い下地膜51とその上に電解めっき
法により成長されるバンプ金属52からなる。なお、下
地膜51を例えばチタン膜と銅膜からなる2層構成とし
、この内の下側のチタン膜をウェハ全面を覆うめっき電
極膜としてその上側の個別パターンの銅膜上にバンプ金
属52を成長させた後に、チタン膜をエツチングにより
取り除いて図示の状態とするのがふつうである。
かかるバンブ電極50を備えるフリップチップの場合、
スクライプゾーンSZを上のように窒化シリコン膜40
で覆うことによってバンプ金属52の成長高さを均一化
できる利点が得られる。そうでない場合、スクライブゾ
ーンSZで下地膜51のチタン膜が基板1に導電接触し
、第5図のバンブ電極50から接続膜32を経てウェル
6と基板1の間のpn接合を順方向に通りスクライブゾ
ーンSz上のチタン膜に至るめっき電流に対する異常な
側路ができるので、バンブ電極50ごとにめっき電流が
ばらついてバンプ金属52の成長高さが不揃いになりや
すいからである。
〔発明が解決しようとする課題〕
以上のようにスクライプゾーン上をも窒化シリコン膜で
覆うことにより、スクライプ作業は若干むつかしくなる
が、膜端がなくなるので薄膜積層構造内にクラックが発
生するおそれを減少させ、かつ上のようにフリップチッ
プではバンブ電極の高さを均一化できるが、なおりラン
ク発生のトラブルを根絶できなかった。
これは、第4図に示すように窒化シリコン膜40自体に
クランクC1が発生することがあるためで、かかるクラ
ンクはいわゆる段差部1例えば図のようにスクライブゾ
ーンSZに隣接する燐シリケートガラス膜20の膜端に
基づく段差部で発生することが多い、また、フリップチ
ップの場合、段差部にかかるクランクC1があると、図
示のようにバンプ電極50の付は根の下地膜51の端の
下側の窒化シリコン膜40にクラックC2が誘発されや
すい、かかるクラックC1やC2はさらに内部にまでは
進行しないものの、そこから外気とくに水分が侵入しや
すくなるので、長期間使用後の特性低下や破壊発生のト
ラブルの原因となる。このクランク発生の原因は窒化シ
リコンが緻密であるが固くて若干脆い点にあると考えら
れるが、気密性の点でこれに替わり得るものはないのが
現状である。
このため本発明の目的は、窒化シリコン膜による優れた
気密性を保ち得るよう、クラック発生を有効に防止でき
る集積回路装置チップの製造方法を提供することにある
〔課題を解決するための手段〕
この目的は本発明方法によれば、ウェハに複数個作り込
みウェハをスクライブラインに沿い割ることにより各チ
ップに単離する集積回路装置を、ウェハの全面に燐シリ
ケートガラス膜を配線膜に対する下側膜として被着する
工程と、ドライエツチング法によって燐シリケートガラ
ス膜に各集積回路に対する配線窓と、スクライブゾーン
の中央部に対するエツチングの終了点検出用のモニタ窓
とを同時に開口する工程と、燐シリケートガラス膜上に
各集積回路装置に対して配線膜を配設する工程と、ウェ
ハ全面に保護膜用に窒化シリコン膜を被着する工程と、
配線膜の所定個所の上の窒化シリコン膜に集積回路の外
部との接続用に接続窓を開口する工程と、スクライブゾ
ーン内でウェハをスクライブしかつ割ってチップ状態に
単離する工程とを経て製造することにより達成される。
なお本発明の有利な態様として、窒化シリコン膜を成長
温度を切り変えながら2層に成長させるのがさらに望ま
しい。
〔作用〕
本発明方法では上記構成からもわかるように、(a)ま
ず燐シリケートガラス膜をウェハ全面に被着した後、こ
れに対する窓明は工程では集積回路に対する配線窓とス
クライブゾーンの中央部に対するモニタ窓を開口するだ
けとして、窒化シリコン膜にクラックが発生しゃすいス
クライブゾーンの両側の段差部に対しては燐シリケート
ガラス膜をそのまま残して置き、その比較的柔らかな性
質を利用してその上に被着される窒化シリコン膜に掛か
りやすい応力を緩和してクラックの発生を有効に防止す
るとともに、 (b)この燐シリケートガラス膜に対するドライエツチ
ング法による窓明は工程において、スクライブゾーンの
中央部に開口するモニタ窓を後述のようにエツチングの
終了点検出に利用しながら、集積回路に対する配線窓を
オーバエツチングすることなくかつドライエツチングが
もつ優れた異方性を利用しながら正確に開口するように
したものである。
〔実施例〕
以下、図を参照しながら本発明の詳細な説明する。第1
図は第5図に対応するウェハ断面について本発明による
集積回路装置子ノブの製造方法をその主な工程ごとの状
態で示すもので、第5図と同じ部分には同じ符号が付け
られている。
第1図(a)は燐ソリケートガラス膜の被着工程であっ
て、集積回路用にnチャネル電界効果トランジスタT等
を作り込んだウェハ10の全面に燐シリケートガラス膜
20をプラズマCVD法により1層程度の厚みに被着す
る。この成膜は通例のようにフォスフインを7%程度添
加したシランと酸素の混合ガス中のI Torr、 4
00℃前後の条件でCVD成長させ所定の熱処理を施す
ことでよい。
第1図(b)は燐シリケートガラス膜20への窓明は工
程であって、ドライエツチング法、望ましくは5〜10
%の酸素を含むCHF5ガス中のりアクティブイオンエ
ツチング法による異方性エツチング条件で集積回路用の
配線窓21とスクライブゾーン内z内のモニタ窓22を
開口する。
第2図にスクライプラインSz内のモニタ窓22の開ロ
バターン例を示す。この例では多数のモニタ窓22がス
クライプゾーンSzの中央部付近に2列に配列されてお
り、本発明ではこれらモニタ窓22の総面積をスクライ
ブゾーンSZの面積の50%程度にするのが有利である
すなわち、リアクティブイオンエツチング中は通例のよ
うに例えば燐シリケートガラス20の分解ガスに含まれ
るCOが発する 396n−のスペクトル線を検出し、
その消失をもってエツチング終了点とするのがふつうで
あるが、モニタ窓22の総面積を上述のように選ぶこと
により特性スペクトル線の消失時期、従ってエツチング
終了点を正確に検出して、集積回路の配線窓21内のソ
ース・ドレイン層7等の浅い拡散層に対するオーバエツ
チングを防止することができる。
またこの窓明は工程では、ドライエツチングないしりア
クティブイオンエツチングが特質とする異方性エツチン
グを利用することにより配線窓21を正確な形状と寸法
で開口できる。
第1図(C)は配線工程であって、ウェハ10の全面に
1層程度のシリコンを含むアルミ等の金属を例えば0.
5〜1nの厚みに被着し、そのフォトエツチングにより
各集積回路に対して上述の配線窓21内で導電接触する
配線膜31と32を形成する0図示の例ではソース層7
に接続された配線膜3】は集積回路の内部配線用で、サ
ブストレート接続層6とドレイン層7とに接続された配
線膜32はその外部接続用である。
第1図(ロ)は窒化シリコン膜の被着工程であり、ウェ
ハlOの全面に窒化シリコン膜40を通常のようにプラ
ズマCVD法によりシランとアンモニアとを含む反応ガ
スを用いて例えば0.5■Torr、 300°Cの条
件で1〜1.5 n程度の厚みに成長させ、スクライブ
ゾーンSZもこれで覆う。
次の同図(e)はこの窒化シリコン膜40に対する窓明
は工程であって、通例のようにふっ素糸ガスを用いるド
ライエツチング法によって各集積回路の外部接続用の配
線膜32の端部に接続窓41をこの例ではバンプ電極用
に開口する。
第1図(f)はバンプ電極の成長工程であって、まず前
述のようにバンプ電極50用の下地膜51として例えば
0.2n程度のチタン膜と0.4n程度の銅膜をウェハ
10の全面にスパッタ法等により被着し、銅膜をフォト
エツチングにより各ハンプ電極50のサイズにパターン
ニングし、ウェハ10の全面上に銅膜のみを露出させる
ようにフォトレジスト膜で覆った後に、チタン膜をめっ
き電極膜としフォトレジスト膜をめっき用マスクとして
、金や銅等のバンプ金属52を電解めっき法により所定
の高さにまで成長させる。
第2図はこの状態におけるウェハ10の上面図であって
、バンプ電極50は例えば図示のパターンで配列される
。なお、第1図は第2図のY−Y矢視断面に相当する。
第1図(g)はチップの単離工程であって、同図(f)
のウェハ10をスクライプラインSLに沿って通例のよ
うにカッタでスクライプした後に僅かに圧力を掛けて割
ることによって、ごく簡単に各集積回路装置のチップ6
0に単離することができる。
第3図はこのように単離された状態のチップ60の端部
を第4図と対応する拡大断面で示すものである。本発明
では、スクライブゾーンSZに隣接する段差部の窒化シ
リコン膜40の下に燐シリケートガラス膜20が配置さ
れており、その応力緩和作用により窒化シリコン膜40
に第4図の場合のようなりランクC1やC2の発生が防
止される。
以上説明した実施例により、窒化ンリコン膜のクラック
発生問題がほぼ根絶されるが、本発明のさらに有利な第
2の実施例として第1図((1)の工程で被着する窒化
シリコン膜40を成長温度を切り換えながら内部応力が
互いに異なる2層複合構造に成長させることによって、
その対クラック強度を上げることができる。
かかる2層の成膜には、上述と同様なプラズマCVD法
によりまず1層目を250”C程度の温度で例えば0.
7nの厚みに成長させ、その表面をスクラバ等によって
清浄化しかつ充分に乾燥させた上で、2層目を350 
’C程度の温度で例えば1.4nの厚みに成長させる。
このように2層の成長温度を互いに変えることにより、
内部応力はいずれについても圧縮性ではあるが低温成長
された1層目が5 x 10” dyne/ cj程度
、高温成長された2層目が10” dyne/cj程度
となり、いわば合わせガラスの原理によりががる複合窒
化シリコン膜40の対クランク強度を著しく向上できる
。経験的には、かかる複合構造の窒化シリコン膜は第4
図のハンプ電極50の付は根付近のクラックC2に対す
る防止効果がとくに高いことが認められている。
以上のいずれの実施例によっても、最も条件が不利とさ
れているフリップチップの窒化シリコン膜のクランク発
生をほぼ根絶することができ、これが加速熱サイクル試
験や高温下の実装試験により実証されている。
以上説明した実施例に限らず、本発明は種々の11様で
実施をすることができる0例えば、通常の接続バンドを
備える集積回路装置チップに対しても本発明を適用でき
る。また、実施例中の具体的な数値はあくまで一例であ
る。
〔発明の効果] 本発明方法では、ウェハの全面に燐シリケートガラス膜
を配線膜の下側膜用に被着する工程と、燐シリケートガ
ラス膜にドライエツチング法により各集積回路装置に対
する配線窓と、スクライプゾーンの中央付近に対しエツ
チング終了点検出用モニタ窓を同時に開口する工程と、
燐シリケートガラス膜上に集積回路装置に対する配線膜
を配設する工程と、ウェハの全面に保護膜用に窒化シリ
コン膜を被着する工程と、配線膜の所定個所上の窒化シ
リコン膜に集積回路の外部接続用に接続窓を開口する工
程と、ウェハをスクライプゾーン内でスクライプしかつ
割ってチップの状態に単離する工程とを経て集積回路装
置チップを製造することにより、次の効果を得ることが
できる。
(萄最もクラックが発生しやすいスクライプゾーンの隣
接段差部の窒化シリコン膜下に燐シリケートガラス膜を
置いて、その柔らかな性質を利用して窒化シリコン膜に
掛かる過大な応力を有効に緩和してクランクの発生をほ
ぼ根絶できる。
(5)スクライプゾーン中央部の燐シリケートガラス膜
にモニタ窓を開口することにより、窓明は中のドライエ
ツチングの終了点を正確に検出でき、これと同時に窓明
けする集積回路の配線窓内の浅い拡散層のオーバエツチ
ングを防止し、かつドライエツチングがもつ優れた異方
性を利用して配線窓を正確な形状と寸法で開口できる。
かかる特長をもつ本発明方法は、集積度が高く小形の集
積回路装置チップやバンプ電極を備えるフリップチップ
の製造にとくに適し、実施に際して製造コストを掛ける
ことなく、集積回路の長期信顛性を大幅に向上させるこ
とができる。
【図面の簡単な説明】
第1図から第3図までが本発明に関し、第1図は本発明
による集積回路装置チップの製造方法を主な工程ごとの
状態で例示するウェハの一部拡大断面図、第2図はチッ
プに分離する前のウェハの一部拡大上面図、第3図は集
積回路装置チップの端部の拡大断面図である。第4図以
鋒は従来技術に関し、第4図は第3図に対応するチップ
端部の拡大断面図、第5図は第1図に対応するウェハの
一部拡大断面図である0図において、 l二基板、2:#化膜、3:ウェル、4:ゲート酸化膜
、5:ゲート、6:サブストレート接続層、7:ソース
・ドレイン層、lo:ウェハ、2o:燐ソリケートガラ
ス膜、21:配線窓、22:モニタ窓、30〜32:配
側L4o:窒化シリコン膜、41:接続窓、50:バン
プ電極、51:下地膜、52:バンプ金属、60:チッ
プ、C1,C2: ’) ランク、SLニスクライブラ
イン、SZニスクライブゾーン、T:トランジスタ、で
ある。 第2胆 第3肥 第4記 第5図

Claims (1)

    【特許請求の範囲】
  1.  ウェハ内に複数個作り込みウェハをスクライブライン
    に沿って割ることによりチップに単離する集積回路装置
    の製造方法であって、ウェハの全面に燐シリケートガラ
    ス膜を配線膜に対する下側膜として被着する工程と、燐
    シリケートガラス膜にドライエッチング法により各集積
    回路装置に対する配線窓と、スクライブゾーンの中央付
    近に対してエッチングの終了点検出用のモニタ窓を同時
    に開口する工程と、燐シリケートガラス膜の上に各集積
    回路装置に対する配線膜を配設する工程と、ウェハの全
    面に保護膜用に窒化シリコン膜を被着する工程と、配線
    膜の所定個所上の窒化シリコン膜に集積回路装置の外部
    接続用に接続窓を開口する工程と、ウェハをスクライブ
    ゾーン内でスクライブしかつ割ってチップの状態に単離
    する工程とを少なくとも含むことを特徴とする集積回路
    装置チップの製造方法。
JP14663890A 1990-06-05 1990-06-05 集積回路装置チップの製造方法 Pending JPH0439930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14663890A JPH0439930A (ja) 1990-06-05 1990-06-05 集積回路装置チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14663890A JPH0439930A (ja) 1990-06-05 1990-06-05 集積回路装置チップの製造方法

Publications (1)

Publication Number Publication Date
JPH0439930A true JPH0439930A (ja) 1992-02-10

Family

ID=15412254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14663890A Pending JPH0439930A (ja) 1990-06-05 1990-06-05 集積回路装置チップの製造方法

Country Status (1)

Country Link
JP (1) JPH0439930A (ja)

Similar Documents

Publication Publication Date Title
KR0175206B1 (ko) 반도체 장치 및 그 제조방법
US4525733A (en) Patterning method for reducing hillock density in thin metal films and a structure produced thereby
JPS61174744A (ja) 集積回路装置およびその製造方法
JPH06244185A (ja) 配線構造とその製法
US5498571A (en) Method of manufacturing a semiconductor device having reliable multi-layered wiring
JPH08172062A (ja) 半導体ウエハ及び半導体ウエハの製造方法
JP2002100740A (ja) 半導体記憶素子及びその製造方法
JPH0439930A (ja) 集積回路装置チップの製造方法
JPH0837289A (ja) 半導体装置及びその製造方法
WO2005117120A1 (ja) 半導体装置及びその製造方法
JPH06267935A (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH07153756A (ja) 半導体集積回路装置
KR0156216B1 (ko) 박막트랜지스터 제조방법
JP2004303784A (ja) 半導体装置の製造方法
JPS60224229A (ja) 半導体装置
KR100565840B1 (ko) 반도체소자 및 그의 제조방법
JPH04111324A (ja) 半導体装置
KR100420178B1 (ko) 반도체 금속 박막 형성 방법
KR100423532B1 (ko) 반도체 소자의 본딩 패드 형성 방법
KR100559036B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH05343408A (ja) Tab用半導体チップ
JPH03112151A (ja) 能動層積層素子
JPH04167547A (ja) 半導体装置
JPH03214735A (ja) 半導体装置の製造方法