JPH0439256B2 - - Google Patents
Info
- Publication number
- JPH0439256B2 JPH0439256B2 JP13948386A JP13948386A JPH0439256B2 JP H0439256 B2 JPH0439256 B2 JP H0439256B2 JP 13948386 A JP13948386 A JP 13948386A JP 13948386 A JP13948386 A JP 13948386A JP H0439256 B2 JPH0439256 B2 JP H0439256B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- transmitted
- confirmation
- link
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012790 confirmation Methods 0.000 claims description 67
- 238000004891 communication Methods 0.000 claims description 37
- 230000005540 biological transmission Effects 0.000 claims description 35
- 238000007726 management method Methods 0.000 claims description 25
- 230000015654 memory Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Description
【発明の詳細な説明】
〔概要〕
マルチリンク制御方式パケツト通信システムに
おいて、受信側による送達確認を待つ送信済みパ
ケツトの待行列を送信順に管理し、待行列の先頭
に位置するパケツトの送信通番を送信済マルチリ
ンク確認変数として設定することにより、送信済
マルチリンク確認変数管理の経済化を図る。
おいて、受信側による送達確認を待つ送信済みパ
ケツトの待行列を送信順に管理し、待行列の先頭
に位置するパケツトの送信通番を送信済マルチリ
ンク確認変数として設定することにより、送信済
マルチリンク確認変数管理の経済化を図る。
〔産業上の利用分野〕
本発明はマルチリンク制御方式パケツト通信シ
ステムにおける送信済マルチリンク確認変数管理
方式の改良に関する。
ステムにおける送信済マルチリンク確認変数管理
方式の改良に関する。
パケツト通信システムにおいて、送信側と受信
側との間に、複数の通信回線を経由して論理リン
クを設定するマルチリンク制御方式が実用化され
つつある。
側との間に、複数の通信回線を経由して論理リン
クを設定するマルチリンク制御方式が実用化され
つつある。
第５図は本発明の対象となるパケツト通信シス
テムの一例を示す図であり、第６図は第５図にお
けるパケツト送信および確認過程の一例を示す図
である。
テムの一例を示す図であり、第６図は第５図にお
けるパケツト送信および確認過程の一例を示す図
である。
第５図において、パケツト通信装置１および２
には、パケツトの送受信を司るパケツト制御部
PC４または７と、各通信回線３−１乃至３−３
に対するパケツトの送受信を司る回線制御部LC
６または９との間に、マルチリンク制御部MLP
５または８が挿入されている。
には、パケツトの送受信を司るパケツト制御部
PC４または７と、各通信回線３−１乃至３−３
に対するパケツトの送受信を司る回線制御部LC
６または９との間に、マルチリンク制御部MLP
５または８が挿入されている。
第５図および第６図において、パケツト通信装
置１と２との間に、通信回線３−１乃至３−３を
経由して論理リンクが設定され、パケツト通信装
置１のパケツト制御部４が、前記論理リンクを経
由してパケツト通信装置２に伝送されるパケツト
Ｐ１乃至Ｐ４を、順次マルチリンク制御部５に伝
達すると、マルチリンク制御部５は、パケツトＰ
１乃至Ｐ４にそれぞれ送信通番ｎ１乃至ｎ４を付
与し、回線制御部６を介して任意の通信回線３−
１乃至３−３に送出する。
置１と２との間に、通信回線３−１乃至３−３を
経由して論理リンクが設定され、パケツト通信装
置１のパケツト制御部４が、前記論理リンクを経
由してパケツト通信装置２に伝送されるパケツト
Ｐ１乃至Ｐ４を、順次マルチリンク制御部５に伝
達すると、マルチリンク制御部５は、パケツトＰ
１乃至Ｐ４にそれぞれ送信通番ｎ１乃至ｎ４を付
与し、回線制御部６を介して任意の通信回線３−
１乃至３−３に送出する。
パケツトＰ１乃至Ｐ４は、各通信回線３−１乃
至３−３の輻輳状況に応じて順序不同に、例えば
パケツトＰ３，Ｐ１，Ｐ４およびＰ２の順序にパ
ケツト通信装置２に伝達される。
至３−３の輻輳状況に応じて順序不同に、例えば
パケツトＰ３，Ｐ１，Ｐ４およびＰ２の順序にパ
ケツト通信装置２に伝達される。
パケツト通信装置２においては、マルチリンク
制御部８が通信回線３−１乃至３−３から最初に
到着するパケツトＰ３を回線制御部９を介して受
信すると、パケツトＰ３に付与されている送信通
番ｎ３を、パケツト通信装置１宛のパケツト（例
えばＰ５）と共に返送する。
制御部８が通信回線３−１乃至３−３から最初に
到着するパケツトＰ３を回線制御部９を介して受
信すると、パケツトＰ３に付与されている送信通
番ｎ３を、パケツト通信装置１宛のパケツト（例
えばＰ５）と共に返送する。
パケツト通信装置１においては、マルチリンク
制御部５が送信済みパケツトＰ１乃至Ｐ４が障害
等で送達されなかつた場合の再送に備えて保持し
ており、受信側パケツト通信装置２から送信通番
ｎ３が返送されると、送信通番ｎ３が付与された
パケツトＰ３がパケツト通信装置２に送達された
ことを確認し、保持していたパケツトＰ３を抹消
する。
制御部５が送信済みパケツトＰ１乃至Ｐ４が障害
等で送達されなかつた場合の再送に備えて保持し
ており、受信側パケツト通信装置２から送信通番
ｎ３が返送されると、送信通番ｎ３が付与された
パケツトＰ３がパケツト通信装置２に送達された
ことを確認し、保持していたパケツトＰ３を抹消
する。
以下同様に、パケツト通信装置２がパケツトＰ
１，Ｐ４およびＰ２を受信する度に、付与されて
いる送信通番ｎ１，ｎ４およびｎ２を返送する
と、マルチリンク制御部５は保持しているパケツ
トＰ１，Ｐ４およびＰ２を順次抹消する。
１，Ｐ４およびＰ２を受信する度に、付与されて
いる送信通番ｎ１，ｎ４およびｎ２を返送する
と、マルチリンク制御部５は保持しているパケツ
トＰ１，Ｐ４およびＰ２を順次抹消する。
更にマルチリンク制御部５は、送達未確認のパ
ケツトの内、最も早く送信したパケツトの送信通
番を、送信済マルチリンク確認変数MVとして保
持している。
ケツトの内、最も早く送信したパケツトの送信通
番を、送信済マルチリンク確認変数MVとして保
持している。
送信済マルチリンク確認変数MVとしては、パ
ケツトＰ１乃至Ｐ４を送信し終わつた時点ではパ
ケツトＰ１の送信通番ｎ１が設定され、送信通番
ｎ３が返送された時点でもパケツトＰ１およびＰ
２が送達未確認の為送信通番ｎ１に維持され、送
信通番ｎ１が返送された時点で、送信通番ｎ２に
更新される。
ケツトＰ１乃至Ｐ４を送信し終わつた時点ではパ
ケツトＰ１の送信通番ｎ１が設定され、送信通番
ｎ３が返送された時点でもパケツトＰ１およびＰ
２が送達未確認の為送信通番ｎ１に維持され、送
信通番ｎ１が返送された時点で、送信通番ｎ２に
更新される。
かかる送信済マルチリンク確認変数MVの管理
は、極力経済的に実行されることが望まれる。
は、極力経済的に実行されることが望まれる。
第７図は従来ある送信済マルチリンク確認変数
管理方式の一例を示す図である。
管理方式の一例を示す図である。
第７図においては、マルチリンク制御部５内に
送達確認メモリ５１が設けられている。
送達確認メモリ５１が設けられている。
送達確認メモリ５１は、マルチリンク制御部５
が送信パケツトに付与可能な総ての送信通番ｎ
（第７図においては０乃至4095）に対応して１ビ
ツトの記憶領域を具備し、送信パケツトに付与す
ると論理“１”に設定し、受信側から返送されて
送達が確認されると論理“０”に設定する。
が送信パケツトに付与可能な総ての送信通番ｎ
（第７図においては０乃至4095）に対応して１ビ
ツトの記憶領域を具備し、送信パケツトに付与す
ると論理“１”に設定し、受信側から返送されて
送達が確認されると論理“０”に設定する。
従つて送達確認メモリ５１において、論理
“１”に設定されている最も小さい送信通番が、
送信済マルチリンク確認変数MVとして設定され
る。
“１”に設定されている最も小さい送信通番が、
送信済マルチリンク確認変数MVとして設定され
る。
以上の説明から明らかな如く、従来ある送信済
マルチリンク確認変数管理方式においては、送信
済マルチリンク確認変数MVを設定する為に、論
理リンク毎に4096種類の送信通番に対応する送達
確認メモリ５１（32ビツト×128語）を設ける必
要があり、論理リンク数の増加と共に所要送達確
認メモリ５１が増大し、当該パケツト通信システ
ムの経済性を損なう恐れがあつた。
マルチリンク確認変数管理方式においては、送信
済マルチリンク確認変数MVを設定する為に、論
理リンク毎に4096種類の送信通番に対応する送達
確認メモリ５１（32ビツト×128語）を設ける必
要があり、論理リンク数の増加と共に所要送達確
認メモリ５１が増大し、当該パケツト通信システ
ムの経済性を損なう恐れがあつた。
第１図は本発明の原理を示す図である。
第１図において、１００は本発明により設けら
れ、受信側による送達確認を待つ送信済みパケツ
トの待行列を送信順に管理する待行列管理手段で
ある。
れ、受信側による送達確認を待つ送信済みパケツ
トの待行列を送信順に管理する待行列管理手段で
ある。
また２００は本発明により設けられ、待行列管
理手段１００により管理される待行列の先頭に位
置するパケツトの送信通番ｎ１を、送信済マルチ
リンク確認変数MVとして設定する送信済マルチ
リンク確認変数制御手段である。
理手段１００により管理される待行列の先頭に位
置するパケツトの送信通番ｎ１を、送信済マルチ
リンク確認変数MVとして設定する送信済マルチ
リンク確認変数制御手段である。
前述の如く、送信側のパケツト通信装置は、再
送に備えて送達未確認パケツトを保持している
が、待行列管理手段１００はかかるパケツトを、
送達確認待行列により送信順に管理している為、
待行列の先頭に位置するパケツトが最も早く送信
されたパケツトであり、該パケツトに付与されて
いる送信通番ｎ１が送信済マルチリンク確認変数
MVとして設定可能となる。
送に備えて送達未確認パケツトを保持している
が、待行列管理手段１００はかかるパケツトを、
送達確認待行列により送信順に管理している為、
待行列の先頭に位置するパケツトが最も早く送信
されたパケツトであり、該パケツトに付与されて
いる送信通番ｎ１が送信済マルチリンク確認変数
MVとして設定可能となる。
従つて、送信済マルチリンク確認変数MVの設
定の為に専用のメモリを設ける必要が無くなり、
当該パケツト通信システムの経済性が向上する。
定の為に専用のメモリを設ける必要が無くなり、
当該パケツト通信システムの経済性が向上する。
以下、本発明の一実施例を図面により説明す
る。第２図は本発明の一実施例による送信済マル
チリンク確認変数管理方式を示す図であり、第３
図は第２図における送達確認過程の一例を示す図
であり、第４図は第３図における送達確認過程の
一例を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。また対象とするパケツト
通信システムは第５図に示す通りとし、またパケ
ツト送信および確認過程は第６図に示す通りとす
る。
る。第２図は本発明の一実施例による送信済マル
チリンク確認変数管理方式を示す図であり、第３
図は第２図における送達確認過程の一例を示す図
であり、第４図は第３図における送達確認過程の
一例を示す図である。なお、全図を通じて同一符
号は同一対象物を示す。また対象とするパケツト
通信システムは第５図に示す通りとし、またパケ
ツト送信および確認過程は第６図に示す通りとす
る。
第２図乃至第４図においては、送達確認待行列
管理部５２が待行列管理手段１００として、また
送信済マルチリンク確認変数制御部５３が送信済
マルチリンク確認変数制御手段２００としてマル
チリンク制御部５（および８）内に設けられてい
る。
管理部５２が待行列管理手段１００として、また
送信済マルチリンク確認変数制御部５３が送信済
マルチリンク確認変数制御手段２００としてマル
チリンク制御部５（および８）内に設けられてい
る。
第２図において、パケツトＰ１乃至Ｐ４がパケ
ツト通信装置１からパケツト通信装置２に送信さ
れた時点では、パケツトＰ１乃至Ｐ４はそれぞれ
再送に備えてバツフアメモリ５４−１乃至５４−
４に格納される。
ツト通信装置１からパケツト通信装置２に送信さ
れた時点では、パケツトＰ１乃至Ｐ４はそれぞれ
再送に備えてバツフアメモリ５４−１乃至５４−
４に格納される。
送達確認待行列管理部５２の先頭アドレス領域
５２１には、最初に送信されたパケツトＰ１を格
納するバツフアメモリ５４−１のアドレスａ１が
格納され、末尾アドレス領域５２２には、最後に
送信されたパケツトＰ４を格納するバツフアメモ
リ５４−４のアドレスａ４が格納されている。
５２１には、最初に送信されたパケツトＰ１を格
納するバツフアメモリ５４−１のアドレスａ１が
格納され、末尾アドレス領域５２２には、最後に
送信されたパケツトＰ４を格納するバツフアメモ
リ５４−４のアドレスａ４が格納されている。
また各バツフアメモリ５４−１乃至５４−３の
リンクエリア５５−１乃至５５−３には、それぞ
れ次に送信されたパケツトＰ２乃至Ｐ４を格納す
るバツフアメモリ５４−２乃至５４−４のアドレ
スａ２乃至ａ４が格納され、バツフアメモリ５４
−４のリンクエリア５５−４には、最後に送信さ
れたパケツトＰ４が格納されていることを示す論
理“０”が格納されている。
リンクエリア５５−１乃至５５−３には、それぞ
れ次に送信されたパケツトＰ２乃至Ｐ４を格納す
るバツフアメモリ５４−２乃至５４−４のアドレ
スａ２乃至ａ４が格納され、バツフアメモリ５４
−４のリンクエリア５５−４には、最後に送信さ
れたパケツトＰ４が格納されていることを示す論
理“０”が格納されている。
以上により送達確認待行列管理部５２は、送達
未確認パケツトＰ１乃至Ｐ４を送信順に管理する
こととなる。
未確認パケツトＰ１乃至Ｐ４を送信順に管理する
こととなる。
一方送信済マルチリンク確認変数制御部５３
は、送達確認待行列管理部５２の先頭アドレス領
域５２１を参照して最初に送信されたパケツトＰ
１を検索し、パケツトＰ１に付与されている送信
通番ｎ１を抽出し、送信済マルチリンク確認変数
領域５３１に送信済マルチリンク確認変数MVと
して設定する。
は、送達確認待行列管理部５２の先頭アドレス領
域５２１を参照して最初に送信されたパケツトＰ
１を検索し、パケツトＰ１に付与されている送信
通番ｎ１を抽出し、送信済マルチリンク確認変数
領域５３１に送信済マルチリンク確認変数MVと
して設定する。
かかる状態で、パケツトＰ３を最初に受信した
パケツト通信装置２から送信通番ｎ３が返送され
ると、第３図において送達確認待行列管理部５２
は先頭アドレス領域５２１、並びにバツフアメモ
リ５４−１および５４−２のリンクエリア５５−
１および５５−２を順次参照して、送信通番ｎ３
を付与されたパケツトＰ３をバツフアメモリ５４
−３から検索すると、バツフアメモリ５４−２の
リンクエリア５５−２に格納されているアドレス
ａ３を、バツフアメモリ５４−３のリンクエリア
５５−３に格納されているアドレスａ４に更新
し、バツフアメモリ５４−３を送達確認待行列か
ら解放する。
パケツト通信装置２から送信通番ｎ３が返送され
ると、第３図において送達確認待行列管理部５２
は先頭アドレス領域５２１、並びにバツフアメモ
リ５４−１および５４−２のリンクエリア５５−
１および５５−２を順次参照して、送信通番ｎ３
を付与されたパケツトＰ３をバツフアメモリ５４
−３から検索すると、バツフアメモリ５４−２の
リンクエリア５５−２に格納されているアドレス
ａ３を、バツフアメモリ５４−３のリンクエリア
５５−３に格納されているアドレスａ４に更新
し、バツフアメモリ５４−３を送達確認待行列か
ら解放する。
なおバツフアメモリ５４−３を解放した後も、
送達確認待行列の先頭はパケツトＰ１であり、ま
た末尾はパケツトＰ４である為、先頭アドレス領
域５２１および末尾アドレス領域５２２の記憶内
容はそれぞれアドレスａ１およびａ４であり、ま
た送信済マルチリンク確認変数領域５３１に設定
されている送信済マルチリンク確認変数MVも送
信通番ｎ１と変わらない。
送達確認待行列の先頭はパケツトＰ１であり、ま
た末尾はパケツトＰ４である為、先頭アドレス領
域５２１および末尾アドレス領域５２２の記憶内
容はそれぞれアドレスａ１およびａ４であり、ま
た送信済マルチリンク確認変数領域５３１に設定
されている送信済マルチリンク確認変数MVも送
信通番ｎ１と変わらない。
次にパケツトＰ１を受信したパケツト通信装置
２から送信通番ｎ１が返送されると、第４図にお
いて送達確認待行列管理部５２は先頭アドレス領
域５２１を参照して、送信通番ｎ１を付与された
パケツトＰ３をバツフアメモリ５４−１から検索
すると、先頭アドレス領域５２１に格納されてい
るアドレスａ１を、バツフアメモリ５４−１のリ
ンクエリア５５−１に格納されているアドレスａ
２に更新し、バツフアメモリ５４−１を送達確認
待行列から解放する。
２から送信通番ｎ１が返送されると、第４図にお
いて送達確認待行列管理部５２は先頭アドレス領
域５２１を参照して、送信通番ｎ１を付与された
パケツトＰ３をバツフアメモリ５４−１から検索
すると、先頭アドレス領域５２１に格納されてい
るアドレスａ１を、バツフアメモリ５４−１のリ
ンクエリア５５−１に格納されているアドレスａ
２に更新し、バツフアメモリ５４−１を送達確認
待行列から解放する。
その結果、送信済マルチリンク確認変数制御部
５３は、送達確認待行列管理部５２の先頭アドレ
ス領域５２１を参照し、最も早く送信された送達
未確認パケツトＰ２を検索し、パケツトＰ２に付
与されている送信通番ｎ２を抽出して送信済マル
チリンク確認変数領域５３１に送信済マルチリン
ク確認変数MVとして設定する。
５３は、送達確認待行列管理部５２の先頭アドレ
ス領域５２１を参照し、最も早く送信された送達
未確認パケツトＰ２を検索し、パケツトＰ２に付
与されている送信通番ｎ２を抽出して送信済マル
チリンク確認変数領域５３１に送信済マルチリン
ク確認変数MVとして設定する。
以上の説明から明らかな如く、本実施例によれ
ば、送達確認待行列管理部５２が送達未確認パケ
ツトを先頭アドレス領域５２１、末尾アドレス領
域５２２、並びにバツフアメモリ５４−１乃至５
４−４により送信順に管理するに伴い、送信済マ
ルチリンク確認変数制御部５３が先頭アドレス領
域５２１により指定されるバツフアメモリ５４−
１または５４−２から抽出した送信通番ｎ１また
はｎ２を送信済マルチリンク確認変数MVとして
設定する為、第７図に示す如き送達確認待行列管
理部５２は全く不要となる。
ば、送達確認待行列管理部５２が送達未確認パケ
ツトを先頭アドレス領域５２１、末尾アドレス領
域５２２、並びにバツフアメモリ５４−１乃至５
４−４により送信順に管理するに伴い、送信済マ
ルチリンク確認変数制御部５３が先頭アドレス領
域５２１により指定されるバツフアメモリ５４−
１または５４−２から抽出した送信通番ｎ１また
はｎ２を送信済マルチリンク確認変数MVとして
設定する為、第７図に示す如き送達確認待行列管
理部５２は全く不要となる。
なお、第２図乃至第４図はあく迄本発明の一実
施例に過ぎず、例えばパケツトの送信順序並びに
送達確認順序は図示されるものに限定されること
は無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また本発明
の対象となるマルチリンク制御方式パケツト通信
システムは図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。
施例に過ぎず、例えばパケツトの送信順序並びに
送達確認順序は図示されるものに限定されること
は無く、他に幾多の変形が考慮されるが、何れの
場合にも本発明の効果は変わらない。また本発明
の対象となるマルチリンク制御方式パケツト通信
システムは図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。
以上、本発明によれば、前記マルチリンク制御
方式パケツト通信システムにおいて、送信済マル
チリンク確認変数の設定の為に専用のメモリを設
ける必要が無くなり、当該パケツト通信システム
の経済性が向上する。
方式パケツト通信システムにおいて、送信済マル
チリンク確認変数の設定の為に専用のメモリを設
ける必要が無くなり、当該パケツト通信システム
の経済性が向上する。
第１図は本発明の原理を示す図、第２図は本発
明の一実施例による送信済マルチリンク確認変数
管理方式を示す図、第３図は第２図における送達
確認過程の一例を示す図、第４図は第３図におけ
る送達確認過程の一例を示す図、第５図は本発明
の対象となるパケツト通信システムの一例を示す
図、第６図は第５図におけるパケツト送信および
確認過程の一例を示す図、第７図は従来ある送信
済マルチリンク確認変数管理方式の一例を示す図
である。 図において、１および２はパケツト通信装置、
３−１乃至３−３は通信回線、４および７はパケ
ツト制御部PC、５および８はマルチリンク制御
部MLP、６および９は回線制御部LC、５１は送
達確認メモリ、５２は送達確認待行列管理部、５
３は送信済マルチリンク確認変数制御部、５４−
１乃至５４−４はバツフアメモリ、５５−１乃至
５５−４はリンクエリア、５２１は先頭アドレス
領域、１００は待行列管理手段、２００は送信済
マルチリンク確認変数制御手段、５２２は末尾ア
ドレス領域、５３１は送信済マルチリンク確認変
数領域、ａ１乃至ａ４はアドレス、ｎ１乃至ｎ４
は送信通番、Ｐ１乃至Ｐ４はパケツト、を示す。
明の一実施例による送信済マルチリンク確認変数
管理方式を示す図、第３図は第２図における送達
確認過程の一例を示す図、第４図は第３図におけ
る送達確認過程の一例を示す図、第５図は本発明
の対象となるパケツト通信システムの一例を示す
図、第６図は第５図におけるパケツト送信および
確認過程の一例を示す図、第７図は従来ある送信
済マルチリンク確認変数管理方式の一例を示す図
である。 図において、１および２はパケツト通信装置、
３−１乃至３−３は通信回線、４および７はパケ
ツト制御部PC、５および８はマルチリンク制御
部MLP、６および９は回線制御部LC、５１は送
達確認メモリ、５２は送達確認待行列管理部、５
３は送信済マルチリンク確認変数制御部、５４−
１乃至５４−４はバツフアメモリ、５５−１乃至
５５−４はリンクエリア、５２１は先頭アドレス
領域、１００は待行列管理手段、２００は送信済
マルチリンク確認変数制御手段、５２２は末尾ア
ドレス領域、５３１は送信済マルチリンク確認変
数領域、ａ１乃至ａ４はアドレス、ｎ１乃至ｎ４
は送信通番、Ｐ１乃至Ｐ４はパケツト、を示す。
Claims (1)
- 【特許請求の範囲】 １ 論理リンクを複数の通信回線を経由して設定
するマルチリンク制御方式パケツト通信システム
において、 受信側による送達確認を待つ送信済みパケツト
Ｐ１乃至Pnの待行列を送信順に管理する待行列
管理手段１００と、 該待行列管理手段１００により管理される前記
待行列の先頭に位置するパケツトＰ１の送信通番
ｎを、送信済マルチリンク確認変数MVとして設
定する送信済マルチリンク確認変数制御手段２０
０とを設けることを特徴とする送信済マルチリン
ク確認変数管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139483A JPS62295538A (ja) | 1986-06-16 | 1986-06-16 | 送信済マルチリンク確認変数管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61139483A JPS62295538A (ja) | 1986-06-16 | 1986-06-16 | 送信済マルチリンク確認変数管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295538A JPS62295538A (ja) | 1987-12-22 |
| JPH0439256B2 true JPH0439256B2 (ja) | 1992-06-29 |
Family
ID=15246302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61139483A Granted JPS62295538A (ja) | 1986-06-16 | 1986-06-16 | 送信済マルチリンク確認変数管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62295538A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121018B2 (ja) * | 1988-08-19 | 1995-12-20 | 日本電気株式会社 | パケット再送制御方法 |
| JPH0813056B2 (ja) * | 1989-01-31 | 1996-02-07 | 日本電気株式会社 | 装置間通信制御装置 |
-
1986
- 1986-06-16 JP JP61139483A patent/JPS62295538A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295538A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7051112B2 (en) | System and method for distribution of software | |
| EP0074864B1 (en) | System and method for name-lookup in a local area network data communication system | |
| FI80975C (fi) | Naet i ett multiprocessorsystem. | |
| US6178174B1 (en) | Optimistic, eager rendezvous transmission mode and combined rendezvous modes for message processing systems | |
| US5664101A (en) | Intelligent industrial local area network module for use in a distributed control system | |
| CA2092875A1 (en) | Method for implementing a data communication protocol stack | |
| EP0304074B1 (en) | Communication control device and method in computer system | |
| CN104506280B (zh) | 一种基于时分多址接入空间动态网络的可靠数据传输方法 | |
| EP0350838B1 (en) | Communication system | |
| US6035335A (en) | Optimistic, eager rendezvous transmission system and combined rendezvous system for message processing, and related data structures | |
| JPH0439256B2 (ja) | ||
| JP2565743B2 (ja) | パケット伝送装置及びパケット伝送システム網 | |
| JPS62226744A (ja) | ル−プネツトワ−クシステムの伝送装置 | |
| US5384566A (en) | Load sharing system for computer network protocols | |
| JPS61127245A (ja) | 通信ネツトワ−ク | |
| WO1991008630A1 (en) | Packet handling method | |
| JPH04150436A (ja) | バス転送方式 | |
| JPS61214829A (ja) | 系間通信制御方式 | |
| JPS61187445A (ja) | パケツト再送制御方式 | |
| JPS6298840A (ja) | パケツト通信方式 | |
| JPS63169855A (ja) | 誤り再送機能付きパケツト伝送方式 | |
| JP2799507B2 (ja) | 障害復旧制御方式 | |
| JPS6160042A (ja) | ノ−ドの配列順序識別方式 | |
| CA2385470C (en) | Message piggybacking during transport medium congestion | |
| JPS63263940A (ja) | ネツトワ−ク管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |