JPH0439254B2 - - Google Patents
Info
- Publication number
- JPH0439254B2 JPH0439254B2 JP61151789A JP15178986A JPH0439254B2 JP H0439254 B2 JPH0439254 B2 JP H0439254B2 JP 61151789 A JP61151789 A JP 61151789A JP 15178986 A JP15178986 A JP 15178986A JP H0439254 B2 JPH0439254 B2 JP H0439254B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- information
- register
- code system
- bcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 239000000284 extract Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は一つのコード体系における情報を他
の一つのコード体系における情報に変換するコー
ド変換装置に関する。
の一つのコード体系における情報に変換するコー
ド変換装置に関する。
［従来の技術］
一般に文字，図形，記号等の情報をコード化す
る場合、標準的なコード体系である例えばBIN
コード体系，ASCコード体系，BCDコード体
系等に従つてコード化される。
る場合、標準的なコード体系である例えばBIN
コード体系，ASCコード体系，BCDコード体
系等に従つてコード化される。
そしてコード体系の異る装置間で情報の伝達を
行う場合、ある一つのコード体系における情報の
ビツト構成を別のコード体系における文字のビツ
ト構成にコード変換して初めて各装置間での情報
の伝達が可能となる。
行う場合、ある一つのコード体系における情報の
ビツト構成を別のコード体系における文字のビツ
ト構成にコード変換して初めて各装置間での情報
の伝達が可能となる。
第４図はコード変換が必要とされる各装置間の
接続構成を示す図で、図において、１は送信側の
端末、２１，２２は二つの装置間で情報の送受を
行う時にタイミングや電気信号あるいはコードの
違い等の調整を行うＩ／Ｏインターフエイス、３
は例えば８セグメントのLEDで構成される表示
装置、４は受信側の端末、５は送信側の端末１と
Ｉ／Ｏインターフエイス２１，２２の間に介在さ
れているバス、５１はＩ／Ｏインターフエイス２
１と表示装置３との間に介在されているバス、５
２はＩ／Ｏインターフエイス２２と受信側の端末
４との間に介在されている通信回線である。
接続構成を示す図で、図において、１は送信側の
端末、２１，２２は二つの装置間で情報の送受を
行う時にタイミングや電気信号あるいはコードの
違い等の調整を行うＩ／Ｏインターフエイス、３
は例えば８セグメントのLEDで構成される表示
装置、４は受信側の端末、５は送信側の端末１と
Ｉ／Ｏインターフエイス２１，２２の間に介在さ
れているバス、５１はＩ／Ｏインターフエイス２
１と表示装置３との間に介在されているバス、５
２はＩ／Ｏインターフエイス２２と受信側の端末
４との間に介在されている通信回線である。
このように構成されている一つの情報通信シス
テムにおいて送信側の端末１からバス５、Ｉ／Ｏ
インターフエイス２１、バス５１を介して表示装
置３に情報を伝達し、表示装置３に文字，数字，
記号等を表示する場合、Ｉ／Ｏインターフエイス
２１は送信側の端末５から送信されて来た２進符
号（BINコード体系）をBCDコード体系にコー
ド変換して表示装置３に伝達する。
テムにおいて送信側の端末１からバス５、Ｉ／Ｏ
インターフエイス２１、バス５１を介して表示装
置３に情報を伝達し、表示装置３に文字，数字，
記号等を表示する場合、Ｉ／Ｏインターフエイス
２１は送信側の端末５から送信されて来た２進符
号（BINコード体系）をBCDコード体系にコー
ド変換して表示装置３に伝達する。
また送信側の端末１からバス５、インターフエ
イス２２、通信回線５２を介して受信側の端末４
に情報を伝達する場合、Ｉ／Ｏインターフエイス
２２は送信側の端末１から送られて来た２進符号
（BINコード体系）をASCコード体系にコー
ド変換して受信側の端末４に伝達する。
イス２２、通信回線５２を介して受信側の端末４
に情報を伝達する場合、Ｉ／Ｏインターフエイス
２２は送信側の端末１から送られて来た２進符号
（BINコード体系）をASCコード体系にコー
ド変換して受信側の端末４に伝達する。
しかして従来のこのようなコード変換において
はコード変換用のICチツプを用いてハード的に
コード変換をしたり、あるいは制御部，演算部，
レジスタ部，メモリ部等の各構成要素を一体化し
たマイクロプロセツサ等を用いて、プログラムを
組み、ソフト的にコード変換を行なつていた。
はコード変換用のICチツプを用いてハード的に
コード変換をしたり、あるいは制御部，演算部，
レジスタ部，メモリ部等の各構成要素を一体化し
たマイクロプロセツサ等を用いて、プログラムを
組み、ソフト的にコード変換を行なつていた。
第５図Ａ，Ｂはこのようなコード変換装置の様
子を示すもので、第５図ＡはBINコード体系を
BCDコード体系に変換するデコーダ６の一例を
示し、第５図ＢはCPU７の中にコード変換プロ
グラム７１を格納し、CPU７に入力される４ビ
ツトのBINコードを８ビツトのASCコード体
系に変換するマイクロプロセツサの一例を示して
いる。
子を示すもので、第５図ＡはBINコード体系を
BCDコード体系に変換するデコーダ６の一例を
示し、第５図ＢはCPU７の中にコード変換プロ
グラム７１を格納し、CPU７に入力される４ビ
ツトのBINコードを８ビツトのASCコード体
系に変換するマイクロプロセツサの一例を示して
いる。
［発明が解決しようとする問題点］
従来のコード変換装置は上記のように構成され
ているので、ハード的に行う場合には変換の速度
が速いが、常に一つのコード体系から他の一つの
コード体系にしか変換することができず、コード
変換の汎用性を保つことができないという問題点
があつた。
ているので、ハード的に行う場合には変換の速度
が速いが、常に一つのコード体系から他の一つの
コード体系にしか変換することができず、コード
変換の汎用性を保つことができないという問題点
があつた。
またソフト的に行う場合にはコード変換プログ
ラムを数種類用意することにより、一つのコード
体系からあらゆる他の一つのコード体系にコード
変換することができるが、変換の速度が遅くなる
問題点があつた。
ラムを数種類用意することにより、一つのコード
体系からあらゆる他の一つのコード体系にコード
変換することができるが、変換の速度が遅くなる
問題点があつた。
この発明は上記のような問題点を解消するため
になさたもので、１つのコード体系からいくつか
の他の一つのコード体系にコード変換することが
できるコード変換装置を得ることを目的としてい
る。
になさたもので、１つのコード体系からいくつか
の他の一つのコード体系にコード変換することが
できるコード変換装置を得ることを目的としてい
る。
［問題点を解決するための手段］
このためこの発明に係るコード変換装置は、コ
ード体系の異る情報を入力した時コード体系の違
いによつて弁別される情報をコード体系毎に格納
する複数個のレジスタと、該複数個のうち一つの
レジスタに格納されている一つのコード体系の情
報を他の１つのコード体系の情報に変換して他の
一つのレジスタに格納するコード変換器、及び上
記他の一つのレジスタに格納されている他の一つ
のコード体系の情報を上記一つのコード体系の情
報を上記一つのコード体系の情報に変換して上記
一つのレジスタに格納する他のコード変換器の二
個一対で構成される上記一つのレジスタと上記他
の一つのレジスタとの間に介在された上記レジス
タの個数より一つ少ない数のレジスタで構成され
るコード変換器群と、上記複数個のレジスタに格
納される情報の入出力を制御するとともに上記コ
ード変換器の交換のタイミングを制御して任意の
一つのコード体系の情報を他の一つのコード体系
の情報に変換して上記レジスタから取り出す制御
回路を備えたことを特徴としている。
ード体系の異る情報を入力した時コード体系の違
いによつて弁別される情報をコード体系毎に格納
する複数個のレジスタと、該複数個のうち一つの
レジスタに格納されている一つのコード体系の情
報を他の１つのコード体系の情報に変換して他の
一つのレジスタに格納するコード変換器、及び上
記他の一つのレジスタに格納されている他の一つ
のコード体系の情報を上記一つのコード体系の情
報を上記一つのコード体系の情報に変換して上記
一つのレジスタに格納する他のコード変換器の二
個一対で構成される上記一つのレジスタと上記他
の一つのレジスタとの間に介在された上記レジス
タの個数より一つ少ない数のレジスタで構成され
るコード変換器群と、上記複数個のレジスタに格
納される情報の入出力を制御するとともに上記コ
ード変換器の交換のタイミングを制御して任意の
一つのコード体系の情報を他の一つのコード体系
の情報に変換して上記レジスタから取り出す制御
回路を備えたことを特徴としている。
［作用］
この発明に係るレジスタは、コード体系の異る
情報を入力した時コード体系の違いによつて弁別
される情報をコード体系毎に格納する。
情報を入力した時コード体系の違いによつて弁別
される情報をコード体系毎に格納する。
またコード変換群は、一つのレジスタに格納さ
れている一つのコード体系の情報を変換して他の
一つのレジスタに格納するコード変換器、及び上
記他の一つのレジスタに格納されている他の一つ
のコード体系の情報を上記一つのコード体系の情
報を上記一つのコード体系の情報に変換して上記
一つのレジスタに格納する。
れている一つのコード体系の情報を変換して他の
一つのレジスタに格納するコード変換器、及び上
記他の一つのレジスタに格納されている他の一つ
のコード体系の情報を上記一つのコード体系の情
報を上記一つのコード体系の情報に変換して上記
一つのレジスタに格納する。
ここにおいて制御回路は、上記複数個のレジス
タに格納される情報の入出力を制御するとともに
上記コード変換器の変換のタイミングを制御して
任意の一つのコード体系の情報を他の一つのコー
ド体系の情報に変換して上記レジスタから取り出
すように作用する。
タに格納される情報の入出力を制御するとともに
上記コード変換器の変換のタイミングを制御して
任意の一つのコード体系の情報を他の一つのコー
ド体系の情報に変換して上記レジスタから取り出
すように作用する。
［実施例］
以下、図面に基いて本発明の一実施例を説明す
る。第１図は本発明の一実施例を示す構成図で、
図において、８１は情報入力線Ｌ１から入力され
るBINコード体系の信号を取り込み、あるいは
他のコード体系の情報がBINコード体系に変換
された場合の信号を格納するためのBINレジス
タ、８２は情報入力線Ｌ１から入力されるBCD
コード体系の信号を取り込み、あるいは他のコー
ド体系からBCDコード体系に変換された情報を
取り込むためのBCDレジスタ、８３は情報入力
線Ｌ１から入力されるASCコード体系の情報
を取り込み、あるいは他のコード体系からASC
コード体系に変換された情報を取り込むための
ASCレジスタ、９１はBINコード体系の信号
をBCDコード体系の信号に変換し、あるいは
BCDコード体系の信号をBINコード体系の信号
に変換する第１コード変換群、９２はBCDコー
ド体系の情報をASCコード体系の情報に変換
し、あるいはASCコード体系の情報をBCDコ
ード体系の情報に変換する第２コード変換群、１
０はBINレジスタ８１，BCDレジスタ８２，
ASCレジスタ８３，第１コード変換群９１，
第２コード変換群９２の格納動作や変換動作を制
御するためのタイミング信号や制御信号を出力し
て情報入力線Ｌ１から入力された一つのコード体
系の情報を他の一つのコード体系の情報に変換し
て各レジスタ８１，８２，８３からその変換され
たコード体系の情報を取り出す制御回路である。
る。第１図は本発明の一実施例を示す構成図で、
図において、８１は情報入力線Ｌ１から入力され
るBINコード体系の信号を取り込み、あるいは
他のコード体系の情報がBINコード体系に変換
された場合の信号を格納するためのBINレジス
タ、８２は情報入力線Ｌ１から入力されるBCD
コード体系の信号を取り込み、あるいは他のコー
ド体系からBCDコード体系に変換された情報を
取り込むためのBCDレジスタ、８３は情報入力
線Ｌ１から入力されるASCコード体系の情報
を取り込み、あるいは他のコード体系からASC
コード体系に変換された情報を取り込むための
ASCレジスタ、９１はBINコード体系の信号
をBCDコード体系の信号に変換し、あるいは
BCDコード体系の信号をBINコード体系の信号
に変換する第１コード変換群、９２はBCDコー
ド体系の情報をASCコード体系の情報に変換
し、あるいはASCコード体系の情報をBCDコ
ード体系の情報に変換する第２コード変換群、１
０はBINレジスタ８１，BCDレジスタ８２，
ASCレジスタ８３，第１コード変換群９１，
第２コード変換群９２の格納動作や変換動作を制
御するためのタイミング信号や制御信号を出力し
て情報入力線Ｌ１から入力された一つのコード体
系の情報を他の一つのコード体系の情報に変換し
て各レジスタ８１，８２，８３からその変換され
たコード体系の情報を取り出す制御回路である。
ここにおいて第１変換群９１は、BINコード
体系の情報をBCDコード体系の情報に変換する
BIN−BCDコード変換器９１ａと、BCDコード
体系の情報にコード変換するBCD−BINコード
変換器９１ｂとから構成されている。
体系の情報をBCDコード体系の情報に変換する
BIN−BCDコード変換器９１ａと、BCDコード
体系の情報にコード変換するBCD−BINコード
変換器９１ｂとから構成されている。
また第２コード変換群９２は、BCDコード体
系の情報をASCコード体系の情報にコード変
換するBCD−ASCコード変換器９２ａと、
ASCコード体系の情報をBCD体系の情報にコ
ード変換するASC−BCDコード変換器９２ｂ
とから構成されている。
系の情報をASCコード体系の情報にコード変
換するBCD−ASCコード変換器９２ａと、
ASCコード体系の情報をBCD体系の情報にコ
ード変換するASC−BCDコード変換器９２ｂ
とから構成されている。
次に動作について説明する。
今、情報入力線Ｌ１からBINコード体系の情
報を入力し、ASCコード体系の情報を取り出
す場合を例にとつて考える。
報を入力し、ASCコード体系の情報を取り出
す場合を例にとつて考える。
この場合、情報入力線Ｌ１からBINコード体
系の情報が入力されると、ASCコード体系の
情報は、まずBINレジスタ８１に取り込まれこ
のBINレジスタ８１において一時格納される。
系の情報が入力されると、ASCコード体系の
情報は、まずBINレジスタ８１に取り込まれこ
のBINレジスタ８１において一時格納される。
次にこのBINレジスタ８１に格納された情報
は、BIN−BCD変換器９１ａによつてBINコー
ド体系からBCDコード体系に変換され、BCDレ
ジスタ８２に取り込まれる。
は、BIN−BCD変換器９１ａによつてBINコー
ド体系からBCDコード体系に変換され、BCDレ
ジスタ８２に取り込まれる。
BCDレジスタ８２に取り込まれたBCDコード
体系の情報は、さらにBCD−ASCコード変換
群９２ａによりASCコード体系に変換され、
ASCレジスタ８３に取り込まれる。
体系の情報は、さらにBCD−ASCコード変換
群９２ａによりASCコード体系に変換され、
ASCレジスタ８３に取り込まれる。
そこでASCコード体系に変換された情報は
ASCレジスタ８３から取り出される。
ASCレジスタ８３から取り出される。
同様に情報入力線Ｌ１からBCD体系の情報を
入力し、ASCコード体系の信号を取り出す場
合には、BCDレジスタ８２、BCD−ASCコー
ド変換器９２ａ、ASCレジスタ８３を介して、
ASCコード体系の情報に変換し、ASCレジ
スタ８３から外部に取り出す。
入力し、ASCコード体系の信号を取り出す場
合には、BCDレジスタ８２、BCD−ASCコー
ド変換器９２ａ、ASCレジスタ８３を介して、
ASCコード体系の情報に変換し、ASCレジ
スタ８３から外部に取り出す。
同様に情報入力線Ｌ１からASCコード体系
の情報を入力し、BIN体系の情報に変換して外
部に取り出す場合には、まず情報入力線Ｌ１から
ASCレジスタ８３、ASC−BCDコード変換
器９２ｂ、BCDレジスタ８２、BCD−BINコー
ド変換器９１ｂ，BINレジスタ８１をそれぞれ
介すると、外部にBINコード体系の信号が取り
出されることになる。
の情報を入力し、BIN体系の情報に変換して外
部に取り出す場合には、まず情報入力線Ｌ１から
ASCレジスタ８３、ASC−BCDコード変換
器９２ｂ、BCDレジスタ８２、BCD−BINコー
ド変換器９１ｂ，BINレジスタ８１をそれぞれ
介すると、外部にBINコード体系の信号が取り
出されることになる。
次に第２図に基いて上記各レジスタ、各コード
変換器および制御回路の詳細な構成を説明する。
変換器および制御回路の詳細な構成を説明する。
第２図は各レジスタ、各コード変換器および制
御回路の一実施例を示す図で、図に示すように
BINレジスタ８１は、情報入力線Ｌ１から入力
されたBINコード体系の情報を格納するチヤン
ネルＡと、BCD−BINコード変換器９１ｂによ
りBINコード体系に変換された情報を取り込ん
で格納するチヤンネルＢから成り立つている。
御回路の一実施例を示す図で、図に示すように
BINレジスタ８１は、情報入力線Ｌ１から入力
されたBINコード体系の情報を格納するチヤン
ネルＡと、BCD−BINコード変換器９１ｂによ
りBINコード体系に変換された情報を取り込ん
で格納するチヤンネルＢから成り立つている。
またBCDレジスタ８２は、BINコード体系に
変換されたデータを取り込むチヤンネルＡと、情
報入力Ｌ１から入力されるBCDコード体系の信
号を取り込むチヤンネルＢと、ASC−BCDコ
ード変換器９２ｂによつてBCDコード体系に変
換された情報を取り込むためのチヤンネルＣと、
チヤンネルＡ，Ｂ，Ｃの各３つのレジスタに格納
されたデータを回転させるためのチヤンネルＤと
から成り立つている。
変換されたデータを取り込むチヤンネルＡと、情
報入力Ｌ１から入力されるBCDコード体系の信
号を取り込むチヤンネルＢと、ASC−BCDコ
ード変換器９２ｂによつてBCDコード体系に変
換された情報を取り込むためのチヤンネルＣと、
チヤンネルＡ，Ｂ，Ｃの各３つのレジスタに格納
されたデータを回転させるためのチヤンネルＤと
から成り立つている。
またASCレジスタ８３はBCD−ASCコー
ド変換器９２ａによつてASCコード体系に変
換されたデータを順次取り込んでいくためのチヤ
ンネルＡと、情報入力線Ｌ１から入力された
ASCコード体系の情報を入力するためのチヤ
ンネルＢと、チヤンネルＡ及びチヤンネルＢに格
納されたデータを右方向に回転し、一桁ごとに
ASC−BCDコード変換器９２ｂを介してBCD
レジスタ８２にデータを転送するチヤンネルＣと
から構成されている。
ド変換器９２ａによつてASCコード体系に変
換されたデータを順次取り込んでいくためのチヤ
ンネルＡと、情報入力線Ｌ１から入力された
ASCコード体系の情報を入力するためのチヤ
ンネルＢと、チヤンネルＡ及びチヤンネルＢに格
納されたデータを右方向に回転し、一桁ごとに
ASC−BCDコード変換器９２ｂを介してBCD
レジスタ８２にデータを転送するチヤンネルＣと
から構成されている。
このようにレジスタを回転するチヤンネルを備
えると、ビツト数の異なるコード情報を変換する
ことが可能となる。
えると、ビツト数の異なるコード情報を変換する
ことが可能となる。
なお、この実施例ではBINコード体系の信号
は14ビツト、BCDコード体系の信号はそれぞれ
の桁の位が４ビツト、ASCコード体系の信号
は８ビツトとした例を示している。
は14ビツト、BCDコード体系の信号はそれぞれ
の桁の位が４ビツト、ASCコード体系の信号
は８ビツトとした例を示している。
また制御回路１０に入出力される信号は第２図
Ｂで示され、第２Ｂに示すように制御回路１０に
は、外部データをBINレジスタ８１、BCDレジ
スタ８２、ASCレジスタ８３のいずれに入力
するかあるいは出力するかの弁別をするアドレス
信号と、この弁別したレジスタに外部からの外部
データを取り込むのか出力するのかの判定を行う
Ｒ／Ｗ信号と、データの取り込みと出力を制御す
るDS信号とが入力され、BINレジスタ８１、
BCDレジスタ８２、ASCレジスタ８３の各レ
ジスタにデータを取り込むためのLBIN信号、
LBCD信号LASC信号のタイミング信号と、BIN
レジスタ８２、ASCレジスタ８３の各レジス
タの入出力を選択するGBIN信号、GBCD信号、
GASC信号とが出力されている。
Ｂで示され、第２Ｂに示すように制御回路１０に
は、外部データをBINレジスタ８１、BCDレジ
スタ８２、ASCレジスタ８３のいずれに入力
するかあるいは出力するかの弁別をするアドレス
信号と、この弁別したレジスタに外部からの外部
データを取り込むのか出力するのかの判定を行う
Ｒ／Ｗ信号と、データの取り込みと出力を制御す
るDS信号とが入力され、BINレジスタ８１、
BCDレジスタ８２、ASCレジスタ８３の各レ
ジスタにデータを取り込むためのLBIN信号、
LBCD信号LASC信号のタイミング信号と、BIN
レジスタ８２、ASCレジスタ８３の各レジス
タの入出力を選択するGBIN信号、GBCD信号、
GASC信号とが出力されている。
この制御回路１０、BINレジスタ８１、BCD
レジスタ８２、ASCレジスタ８３の各レジス
タとの間で行なわれる信号のタイミングチヤート
は第３図に示される。
レジスタ８２、ASCレジスタ８３の各レジス
タとの間で行なわれる信号のタイミングチヤート
は第３図に示される。
例えばBINコード体系から他のBCDコード体
系あるいはASCコード体系に変換される時の
タイミングチヤートを第３図Ａを基に説明する
と、制御回路１０から出力されるGBIN信号によ
りBINレジスタ８１はレジスタＡを選択してい
て、ここで制御回路１０からLBIN信号が出力さ
れると、このLBIN信号の立下りエツジにより、
情報入力線Ｌ１から入力されるBIN信号として
の外部データは、BINレジスタ８１のレジスタ
Ａに取り込まれる。
系あるいはASCコード体系に変換される時の
タイミングチヤートを第３図Ａを基に説明する
と、制御回路１０から出力されるGBIN信号によ
りBINレジスタ８１はレジスタＡを選択してい
て、ここで制御回路１０からLBIN信号が出力さ
れると、このLBIN信号の立下りエツジにより、
情報入力線Ｌ１から入力されるBIN信号として
の外部データは、BINレジスタ８１のレジスタ
Ａに取り込まれる。
この取り込まれた外部データは制御回路１０か
ら出力されるGBCD信号により選択されたBCD
レジスタ８２のレジスタＡに、制御回路１０から
出力されるLBCD信号の第１番目パルスに基づい
てBIN−BCDコード変換器９２ａから出力され
るBCD変換された外部データが取り込まれる。
ら出力されるGBCD信号により選択されたBCD
レジスタ８２のレジスタＡに、制御回路１０から
出力されるLBCD信号の第１番目パルスに基づい
てBIN−BCDコード変換器９２ａから出力され
るBCD変換された外部データが取り込まれる。
その後BCDレジスタ８２を回転するとしなが
ら、１桁づつBCDコード体系の外部データを
ASCレジスタ８３に転送する。
ら、１桁づつBCDコード体系の外部データを
ASCレジスタ８３に転送する。
同様にBCDコード体系から他のBINコード体
系やASCコード体系に変換する場合であつて
も、またASCコード体系から他のBINコード
体系やBCDコード体系に変換する場合であつて
も第３図Ｂ，Ｃに示すタイミングチヤートに従つ
て変換される。
系やASCコード体系に変換する場合であつて
も、またASCコード体系から他のBINコード
体系やBCDコード体系に変換する場合であつて
も第３図Ｂ，Ｃに示すタイミングチヤートに従つ
て変換される。
［発明の効果］
以上説明したようにこの発明は、コード体系の
異る情報を入力した時コード体系の違いによつて
弁別される情報をコード体系毎に格納する複数個
のレジスタと、一つのレジスタに格納されている
一つのコード体系の情報を変換して他の一つのレ
ジスタに格納するコード変換器及び上記他の一つ
のレジスタに格納されている他の一つのコード体
系の情報を上記一つのコード体系の情報を上記一
つのコード体系の情報に変換して上記一つのレジ
スタに格納するコード変換器の二個一対で構成さ
れる上記一つのレジスタと上記他の一つのレジス
タとの間に介在された複数のコード変換群と、上
記複数個のレジスタに格納される情報の入出力を
制御するとともに上記コード変換器の変換のタイ
ミングを制御して任意の一つのコード体系の情報
を他の一つのコード体系の情報に変換して上記レ
ジスタから取り出す制御回路とを備えたので、構
成が簡単であり変換の速度が速く、しかも１つの
コード体系の信号を他の色々なコード体系の信号
に変換することができるとともに変換の双方向性
を得ることができる。
異る情報を入力した時コード体系の違いによつて
弁別される情報をコード体系毎に格納する複数個
のレジスタと、一つのレジスタに格納されている
一つのコード体系の情報を変換して他の一つのレ
ジスタに格納するコード変換器及び上記他の一つ
のレジスタに格納されている他の一つのコード体
系の情報を上記一つのコード体系の情報を上記一
つのコード体系の情報に変換して上記一つのレジ
スタに格納するコード変換器の二個一対で構成さ
れる上記一つのレジスタと上記他の一つのレジス
タとの間に介在された複数のコード変換群と、上
記複数個のレジスタに格納される情報の入出力を
制御するとともに上記コード変換器の変換のタイ
ミングを制御して任意の一つのコード体系の情報
を他の一つのコード体系の情報に変換して上記レ
ジスタから取り出す制御回路とを備えたので、構
成が簡単であり変換の速度が速く、しかも１つの
コード体系の信号を他の色々なコード体系の信号
に変換することができるとともに変換の双方向性
を得ることができる。
第１図はこの発明の一実施例を示す構成図、第
２図Ａは各レジスタの詳細な構成図、第２図Ｂは
制御回路の入出力の信号の説明図、第３図Ａ，
Ｂ，Ｃは一つの体系から他のコード体系に変換す
る時の各信号のタイミングを示すタイミングチヤ
ート、第４図はコード変換を必要とする各装置の
接続構成図、第５図Ａ，Ｂは従来のコード変換の
方法を示すための図である。 ８１……BINレジスタ、８２……BCDレジス
タ、８３……ASCレジスタ、９１……第１コ
ード変換群、９２……第２コード変換群、９１ａ
……BIN−BCDコード変換器、９１ｂ……BCD
−BINコード変換器、９２ａ……BCD−ASC
コード変換器、９２ｂ……ASC−BCDコード
変換器。
２図Ａは各レジスタの詳細な構成図、第２図Ｂは
制御回路の入出力の信号の説明図、第３図Ａ，
Ｂ，Ｃは一つの体系から他のコード体系に変換す
る時の各信号のタイミングを示すタイミングチヤ
ート、第４図はコード変換を必要とする各装置の
接続構成図、第５図Ａ，Ｂは従来のコード変換の
方法を示すための図である。 ８１……BINレジスタ、８２……BCDレジス
タ、８３……ASCレジスタ、９１……第１コ
ード変換群、９２……第２コード変換群、９１ａ
……BIN−BCDコード変換器、９１ｂ……BCD
−BINコード変換器、９２ａ……BCD−ASC
コード変換器、９２ｂ……ASC−BCDコード
変換器。
Claims (1)
- １ コード体系の異る情報を入力した時コード体
系の違いによつて弁別される情報をコード体系毎
に格納する複数個のレジスタと、該複数個のうち
の一つのレジスタに格納されている一つのコード
体系の情報を他の一つのコード体系の情報に変換
して他の一つのレジスタに格納するコード変換器
及び上記他の一つのレジスタに格納されている他
の一つのコード体系の情報を上記一つのコード体
系の情報に変換して上記一つのレジスタに格納す
る他のコード変換器の二個一対で構成された上記
複数個のレジスタの個数より一つ少ない数の対の
コード変換器群と、上記複数個のレジスタに格納
される情報の入出力を制御するとともに上記コー
ド変換器の変換のタイミングを制御して任意の一
つのコード体系の情報を他の一つのコード体系の
情報に変換して上記レジスタから取り出す制御回
路とからなるコード変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151789A JPS639254A (ja) | 1986-06-30 | 1986-06-30 | コ−ド変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61151789A JPS639254A (ja) | 1986-06-30 | 1986-06-30 | コ−ド変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS639254A JPS639254A (ja) | 1988-01-14 |
| JPH0439254B2 true JPH0439254B2 (ja) | 1992-06-29 |
Family
ID=15526329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61151789A Granted JPS639254A (ja) | 1986-06-30 | 1986-06-30 | コ−ド変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS639254A (ja) |
-
1986
- 1986-06-30 JP JP61151789A patent/JPS639254A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS639254A (ja) | 1988-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3836888A (en) | Variable message length data acquisition and retrieval system and method using two-way coaxial cable | |
| JPS5810236A (ja) | インタ−フエイス回路 | |
| JPS6414631A (en) | Analog bus connecting system | |
| US5862367A (en) | Apparatus and method for serial-to-parallel data conversion and transmission | |
| JPS61100046A (ja) | ル−プ伝送方法 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| JPH0439254B2 (ja) | ||
| JPH02179046A (ja) | 信号符号化方式 | |
| JPS6073575A (ja) | デ−タ表示装置 | |
| US4679045A (en) | Sequencing data transmission process | |
| JPS59134943A (ja) | デ−タ通信システム | |
| JP3062858B2 (ja) | 多点プログラマブル端末装置 | |
| EP0526765A1 (en) | Transmission apparatus having a function for broadcast communication | |
| JPS6153985B2 (ja) | ||
| JPH10145433A (ja) | データ転送速度変換装置および通信ネットワークシステム | |
| JPS63197141A (ja) | デ−タ送受信回路 | |
| JP2888004B2 (ja) | 伝送回線インタフェース回路 | |
| JPH02218224A (ja) | データ転送方法 | |
| SU1043710A1 (ru) | Устройство дл приема и передачи информации | |
| JPH0430775B2 (ja) | ||
| JPH02119463A (ja) | データ転送制御装置 | |
| SU1278871A1 (ru) | Устройство дл сопр жени микропроцессорных внешних устройств с каналом ввода-вывода ЭВМ | |
| JPS5942875B2 (ja) | パタ−ンデ−タの転送出力方式 | |
| JP3266789B2 (ja) | 通信制御装置 | |
| JPS62175849A (ja) | 入出力制御装置 |