JPH0438895A - 回路基板及び多層回路基板の製造方法 - Google Patents

回路基板及び多層回路基板の製造方法

Info

Publication number
JPH0438895A
JPH0438895A JP14550090A JP14550090A JPH0438895A JP H0438895 A JPH0438895 A JP H0438895A JP 14550090 A JP14550090 A JP 14550090A JP 14550090 A JP14550090 A JP 14550090A JP H0438895 A JPH0438895 A JP H0438895A
Authority
JP
Japan
Prior art keywords
insulating film
organic insulating
conductive material
circuit board
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14550090A
Other languages
English (en)
Other versions
JP2918994B2 (ja
Inventor
Masakazu Ishino
正和 石野
Hideo Arima
有馬 英夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14550090A priority Critical patent/JP2918994B2/ja
Publication of JPH0438895A publication Critical patent/JPH0438895A/ja
Application granted granted Critical
Publication of JP2918994B2 publication Critical patent/JP2918994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIチップなどの電子部品を搭載するため
の回路基板の製造方法に関する。
〔従来の技術〕
回路基板は絶縁基板上の回路パターンが配線されてなり
、これにLSIチップなどの電子部品が搭載されて回路
パターンと電気的に接続されることにより、電子部品相
互の電気的接続が可能となる。かかる回路基板を複数個
重ねて積層することにより、多層の回路基板が構成され
るが、これら回路基板の回路パターン間の電気的接続を
可能とするため、各回路基板に導電材料が充填されたス
ルーホールを設けて回路パターンの端子を回路基板の反
対側の面に導出し、直接型なった2つの回路基板の回路
パターンがスルーホール中の導電材料を介して接続され
る。
かかる回路基板の製造方法の一例が特開昭581216
98号公報に開示されている。これは、導電材料が充填
されたスルーホールを次のように形成するものである。
すなわち、仮の基板の回路パターンが形成されている面
上に、この回路パターンまで達するホールを有するレジ
スト膜を形成し、このホール内にメツキを施こしてレジ
スト膜を取り除く。これにより、回路パターンの所定位
置から柱状の導電材料が直立した状態となる。しかる後
、仮の基板の面と回路パターンの面の上に柱状の導電材
料の高さまで絶縁性樹脂を塗布し、硬化させる。この硬
化された絶縁性樹脂が本来の絶縁基板となるものであり
、最終的に上記仮の基板は除かれる。
この方法によると、スルーホールを機械加工によって形
成する必要がなく、スルーホールを微細に構成できるか
ら、回路パターンも微細にできて高密度化が図かれ、基
板の小型化、高集積化が可能となる。
(発明が解決しようとする課題) しかしながら、従来では、回路基板の面の平坦度を精度
良く一定に保持する点については配慮されていないのが
一般的である。このために、複数の回路基板を積層して
多層化する場合には、その積層数が増加するとともに、
多層化された回路基板の電子部品の搭載面に凹凸が大き
く現われ、この搭載面での回路パターンの精度を維持で
きなくなるし、電子部品の取り付けや回路パターンへの
接続に支障をきたす場合もある。
また、先の特許公開公報に開示される技術においては、
直立した柱状の導電材料間に絶縁性樹脂を塗布し、これ
を硬化させて絶縁基板を形成する場合、この絶縁基板の
柱状導電材料による盛り上がりを研磨などによって取り
除き、絶縁基板の面を平坦化しているが、この研磨加工
には、平面度を高めようとすると、非常な手間と時間と
を要し、回路基板の量産化には不向きなものである。
本発明の目的は、かかる問題点を解消し、比較的簡単な
プロセスによって回路基板の面を高精度に平坦化できる
ようにした回路基板の製造方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために、本発明は、膜厚が極めて正
確に制御された第1の有機絶縁膜と金属導体膜とが積層
されてなる積層体の該第1の有機絶縁膜に所定個数のス
ルーホールを形成し、該スルーホール内に該第1の有機
絶縁膜の面と平らになるように導電材料を充填し、該導
電材料の面まで含む該第1の有機絶縁膜の面上に回路パ
ターンを形成する。
本発明は、さらに、該回路パターンが形成された該第1
の有機絶縁膜の面に膜厚が極めて正確に制御された第2
の有機絶縁膜を接着し、該第2の有機絶縁膜に該回路パ
ターンと合致して該回路パターンまで達する開口部を形
成し、該開口部内に該第2の有機絶縁膜の面と平らにな
るように導電材料を充填し、前記金属導体膜を取り除く
〔作用〕
第1の有機絶縁膜のスルーホール内に充填される導電材
料の一方の面はこの第1の有機絶縁膜の一方の面に積層
された金属導体膜によって規制され、他方の面は、導電
材料を充填する際、第1の有機絶縁膜の他方の面と平ら
になるように規制される。このために、導電材料の2つ
の面は、いずれも、第1の有機絶縁膜の面に平らである
。一方、第1の有機絶縁膜は膜厚が極めて正確に制御さ
れているから、スルーホールが形成されて導電材料が充
填された第1の有機絶縁膜の面は、高い精度で平坦度が
維持される。
回路パターンは、この平坦度を劣化させない程度の膜厚
で形成され得る。
回路パターンが形成された第1の有機絶縁膜の面に膜厚
が極めて正確に制御された第2の有機絶縁膜を接着して
も、回路パターンに影響されず、第2の有機絶縁膜の面
は極めて高い平坦度が維持できる。このために、この第
2の有機絶縁膜に設けられた開口部に導電材料を充填し
ても、この導電材料の面が第2の有機絶縁膜の面と平ら
になるようにするから、第2の有機絶縁膜の面と導電材
料の面とからなる面の平坦度は極めて高いものとなる。
〔実施例〕
以下、本発明の実施例を図面によって説明する。
第1図は本発明による多層回路基板の製造方法の一実施
例を示す工程図である。
まず、第1図(atに示すように、電子回路パターンを
形成するための素材となる有機絶縁膜1と金属導体膜2
,3とが貼り合わされた積層体が形成される。有機絶縁
膜1はたとえばポリイミドを主成分とし、2〜10μm
程度の厚さの膜である。
また、金属導体膜2はポリイミドと密着性が良好で、か
つ反応性が小さいCrやTiなどの界面層であり、金属
導体膜3はCuなどの電気抵抗が小さい導電層である。
界面層である金属導体膜2と金属導体膜3とは、ウェッ
トエツチング時、エツチングの選択性が充分大きいこと
が必要である。
ここでは、後述するように、金属導体膜2が、金属導体
膜3よりも、ウェットエツチングでのエツチング速度が
遅いようにする。
次に、第1図(blに示すように、この積層体の有機絶
縁膜1上に耐ドライエツチング性のA7!などからなる
マスクを施こし、酸素プラズマにより、金属導体膜2.
3をストッパーとして有機絶縁膜]にスルーホール4を
形成する。なお、アスペクト比(膜厚/スルーホール4
の直径)が小さい場合には、ヒドラジンなどを用いたウ
ェットエツチング法によってスルーホール4を形成して
もよい。
このようにスルーホール4が形成された積層体に対し、
金属導体膜2.3を電極とし、電気メツキ法もしくは無
電解メツキ法により、Cuなとの導電材料を選択的に成
膜してスルーホール4内を有機絶縁膜Iの表面と平らに
なるように埋め込む。
そして、有機絶縁膜1の表面全体にわたって均一にかつ
薄く、スパッタリング法などの真空蒸着法により、Cr
などの層を形成し、ホトリソグラフ技術を用いて所望の
回路パターン5を形成する。
この回路パターン5が、第1図(C1に示すように、金
属導体膜2に対し、第2の界面層をなしている。
しかる後、第1図FCIに示すように、熱硬化性の接着
剤を表面に薄く塗布したポリイミドのシートである有機
絶縁膜6を、接着剤が塗布された面が有機絶縁膜1側に
向くようニーして、この有機絶縁膜1上に重ね合わせ、
圧延ローラなど用いて圧着して接着させた後、熱を加え
て接着剤を硬化させる。これにより、有機絶縁膜6が有
機絶縁1t!i! 1に強固に接着する。
なお、ポリイミドどおしの接着は、真空中で行なうと、
より密着性が向上する。
また、接着された有機絶縁膜6が有機絶縁膜1上の回路
パターン5によって段差が生じないように、回路パター
ン5の厚さを1μm以下とすることが望ましい。
次に、第1図(dlに示すように、第1図fb)に示し
たスルーホール4の形成プロセスと同様にして、有機絶
縁膜6に回路パターン5と合致した開口部7を設けてこ
れに導体材料を埋め込み、これら開口部7に埋め込まれ
た導体材料上にたとえばAuなどを選択メツキしてなる
表面保護層8を設ける。
この場合、有機絶縁膜1上に回路パターン5があっても
、有機絶縁膜6の上面は平坦であるため、この上面への
マスクの取りつけが容易かつ高精度に行なうことができ
、したがって、回路パターンに高精度に合致した開口部
が得られる。表面保護層8は後述する回路パターンの積
層時にハンダとの濡れ性を確保するためのものであって
、材料としてはAu、Sn、ハンダなどが望ましい。ま
た、表面保護層8は開口部7での導体材料の表面酸化を
防(のに充分な厚さがあればよいが、厚すぎると有機絶
縁膜6の表面の平坦性が損なわれるおそれがあるので、
1μm以下の厚さとするのが望ましい。さらに、この表
面保護層8は、この上に積層されるポリイミドシートに
も接触するので、ポリイミドとの接着性も良好である必
要がある。この接着性を確保するためには、表面保護層
8の材料としてNi、Ti、Crなどを用いればよいが
、後述する回路パターンの積層時に表面保護層8のこの
回路パターンと接続される部分を上記のAuなどで覆い
、ハンダとの濡れ性を確保するようにしてもよい。
次いで、最下層の金属導体膜2.3をエツチングで除去
し、第1図(e)に示すように、スルーホー金属導体膜
2.3をエツチングする場合には、上記のように、金属
導体膜2をCr膜とし、金属導体膜3をCu膜とすると
、エツチング液として過硫酸ナトリウム液を用いること
により、Cuに比べてCrのエツチング速度が遅く、こ
れにより、金属導体膜2,3の良好な選択エツチングが
可能となる。そこで、まず、過硫酸ナトリウム液を用い
て金属導体膜3をエツチング除去し、次いで、Crのエ
ツチング液を用いて金属導体膜2をエツチング除去する
。このようにして金属導体膜23を除去すると、金属導
体膜3のエツチング除去に際しての過硫酸ナトリウム液
によるスルーホール4内のCuからなる導電材料のエツ
チングが金属導体膜2によって妨げられ、また、金属導
体膜2のエツチング液に対しては、CuはCrに比べて
充分エツチング速度が遅いから、結局、スルーホール4
内の導電材料の下面とf機絶縁膜1の下面とが正確に一
致するように、金属導体膜2,3をエツチング除去する
ことができる。
スルーホール4に埋め込まれた導電材料の表面を覆う低
融点金属層9としては、たとえば5n−pbハンダなど
を用いることができる。
以上のようにして、回路基板が形成される。第1図te
lに示すかかる回路基板を複数個、夫々の上面や下面に
接着剤を薄く塗布して重ね合わせ、ハンダの溶融温度以
上に加熱して圧着することにより、これら回路基板が強
固に接着して所望の多層回路基板が得られる。但し、直
接型なる2つの回路基板どおしの回路パターンが接続さ
れる部分には、上記接着材が塗布されないようにするこ
とは明らかである。
以上説明した実施例においては、第1図(alに示した
積層体は、膜厚のバラツキが極めて小さく制御されたシ
ート状の有機絶縁膜1と金属導体膜23とからなり、こ
のため、全体の膜厚が高精度に均一であって両面は平坦
である。そして、第1図(C1の工程では、有機絶縁膜
1に設けられたスルーホール4内に、この有機絶縁膜1
の上面と平らになるように、導電材料が充填され、この
有機絶縁膜1の上面に1μm以下の膜厚の回路パターン
5が形成された後、M厚のバラツキが極めて小さく制御
された有機絶縁膜6が接着される。この場合、スルーホ
ール4の導電材料を含めた有機絶縁膜lの上面は平坦で
あるから、回路パターン5を高精度かつ高密度に形成す
ることができるし、また、回路パターン5の膜厚が1μ
m以下であるため、この回路パターン5によって有機絶
縁膜6の上面に段差が生じない。したがって、第1図(
e)に示す積層体は、厚さが均一で上、下面とも平坦で
ある。
また、第1図!dlにおいては、有機絶縁膜6に形成さ
れた開口部7に、この有機絶縁膜6の上面と平らになる
ように、導体材料が埋め込まれ、この導体材料の上面に
表面保護層8が形成されるが、この表面保護層8の膜厚
は1μm以下と充分薄いから、やはり、第1図(dlに
示す積層体の上面も極めて平坦である。
さらに、有機絶縁膜1のスルーホール4は、金属導体膜
2.3をストッパーとして、ドライエツチングによって
形成され、また、第1図(dlから第1図(e)にかけ
て説明したように、金属導体膜2゜3は選択エツチング
で除去され、有機絶縁膜1のスルーホール4内の導電材
料はエツチングされないから、この導体材料の下面も含
めた有機絶縁膜1の下面全体が平坦である。
このようにして、厚さが均一で上、下面が高い精度で平
坦な回路基板が得られることになる。したがって、かか
る回路基板を複数個積層してなる多層回路基板もその上
、下面とも平坦性に優れており、その上面にLSIチッ
プなどを高密度に搭載し、かつ信軌性よく接続すること
を可能とする。
〔発明の効果〕
以上説明したように、本発明によれば、面が極めて平坦
な回路基板を形成することができ、したがって、かかる
回路基板を複数個積層しても、面の平坦精度が損われる
ことはない。
また、このため、微細な回路パターンを信頼性良く形成
することができるし、かかる回路基板を複数積層して多
層回路基板とする工程を短期間で処理することができる
【図面の簡単な説明】
第1図は本発明による回路基板の製造方法の一実施例を
示す工程図である。 1・・・・・・有機絶縁膜、2,3・・・・・・金属導
体膜、4・・・・・・スルーホール、5・・・・・・回
路パターン、6・・・・・・有機絶縁膜、7・・・・・
・開口部、8・・・・・・表面保護層、9・・・・・・
低融点金属N。

Claims (8)

    【特許請求の範囲】
  1. 1.第1の有機絶縁膜と金属導体膜とが積層されてなる
    積層体の該第1の有機絶縁膜に所定個数のスルーホール
    を設ける第1の工程と、 該スルーホール内に該第1の有機絶縁膜の面と平らにな
    るように導電材料を充填し、該導電材料の面まで含めた
    該第1の有機絶縁膜の面上に回路パターンを形成する第
    2の工程と を有することを特徴とする回路基板の製造方法。
  2. 2.請求項1において、 該回路パターンが形成された該第1の有機絶縁膜の面に
    重ねて第2の有機絶縁膜を接着する第3の工程と、 該第2の有機絶縁膜に該回路パターンと合致する開口部
    を形成し、該開口部内に該第2の有機絶縁膜の面となる
    ように導電材料を充填し、該導電材料の面に表面保護層
    を設ける第4の工程と、 前記金属導体膜を除去する第5の工程と からなることを特徴とする回路基板の製造方法。
  3. 3.請求項2において、 前記第5の工程で形成された回路基板を複数個重ね合わ
    せて積層することを特徴とする回路基板の製造方法。
  4. 4.請求項1において、 前記積層体はシート状をなすことを特徴とする回路基板
    の製造方法。
  5. 5.請求項1において、 前記第1の工程では、前記金属1体膜をストツパーとす
    るドライエツチング法により、前記スルーホールを形成
    することを特徴とする回路基板の製造方法。
  6. 6.請求項1において、 前記第2の工程では、前記金属導体膜を電極とする電気
    メツキ法もしくは無電解メツキ法により、前記スルーホ
    ール内に前記導電材料を選択的に成膜することを特徴と
    する回路基板の製造方法。
  7. 7.請求項2において、 前記金属導体膜は選択エツチングが可能な異なる材料の
    第1,第2の導体層が積層されてなり、 前記第5の工程では、該第1,第2の導体層を選択エツ
    チングによって除去することを特徴とする回路基板の製
    造方法。
  8. 8.請求項2において、 前記第4の工程で形成される表面保護層は、少なくとも
    回路パターンとの接続部分でハンダとの良好な濡れ性を
    有することを特徴とする回路基板の製造方法。
JP14550090A 1990-06-05 1990-06-05 回路基板及び多層回路基板の製造方法 Expired - Fee Related JP2918994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14550090A JP2918994B2 (ja) 1990-06-05 1990-06-05 回路基板及び多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14550090A JP2918994B2 (ja) 1990-06-05 1990-06-05 回路基板及び多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0438895A true JPH0438895A (ja) 1992-02-10
JP2918994B2 JP2918994B2 (ja) 1999-07-12

Family

ID=15386699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14550090A Expired - Fee Related JP2918994B2 (ja) 1990-06-05 1990-06-05 回路基板及び多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2918994B2 (ja)

Also Published As

Publication number Publication date
JP2918994B2 (ja) 1999-07-12

Similar Documents

Publication Publication Date Title
US8633392B2 (en) Circuit board with high-density circuit patterns
US20060112544A1 (en) Wiring board manufacturing method
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JPH04283987A (ja) 電子回路装置とその製造方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
US20080264677A1 (en) Circuit board structure having embedded capacitor and fabrication method thereof
US20120175162A1 (en) Printed circuit board
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
EP0147566B1 (en) Method of forming contacts for flexible module carriers
JP2881270B2 (ja) 多層配線基板の製造方法
JP5715237B2 (ja) フレキシブル多層基板
TWI552662B (zh) A manufacturing method of a substrate in which an element is incorporated, and a substrate having a built-in element manufactured by the method
JP2002151853A (ja) 多層配線基板とその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP7187821B2 (ja) プリント配線板およびその製造方法
JPS63182886A (ja) プリント配線板およびその製法
JPH0438895A (ja) 回路基板及び多層回路基板の製造方法
JP2006303338A (ja) 多層回路基板とその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2005244140A (ja) 配線基板の製造方法
JP2000133943A (ja) 多層基板の製造方法
JP2750809B2 (ja) 厚膜配線基板の製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法
JP2002076577A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees