JPH0437578B2 - - Google Patents
Info
- Publication number
- JPH0437578B2 JPH0437578B2 JP57113132A JP11313282A JPH0437578B2 JP H0437578 B2 JPH0437578 B2 JP H0437578B2 JP 57113132 A JP57113132 A JP 57113132A JP 11313282 A JP11313282 A JP 11313282A JP H0437578 B2 JPH0437578 B2 JP H0437578B2
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- gas
- gas outlet
- opening
- semiconductor manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000002159 abnormal effect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は半導体の製造装置に係わり、特にプラ
ズマCVDもしくはプラズマエツチングのための
電極構造を有する半導体製造装置に関する。
ズマCVDもしくはプラズマエツチングのための
電極構造を有する半導体製造装置に関する。
(2) 技術の背景
近年、例えばMOSIC製造工程時に多結晶Si，
SiO2，PSG（ポスフオシリケードガラス）等は
CVD法によつて形成されている。しかし、CVD
法は耐温性，フラツク等の点で問題があるため、
最近プラズマ反応を用いたすなわち低温で反応を
おこし薄膜を形成させるプラズマCVD法が行わ
れるようになつてきた。
SiO2，PSG（ポスフオシリケードガラス）等は
CVD法によつて形成されている。しかし、CVD
法は耐温性，フラツク等の点で問題があるため、
最近プラズマ反応を用いたすなわち低温で反応を
おこし薄膜を形成させるプラズマCVD法が行わ
れるようになつてきた。
(3) 従来技術と問題点
第１図ａ乃至ｃは、従来のプラズマCVD装置
であり、第１図ａは全体の構成を示す略線的断面
図、第１図ｂは電極部を下から見た平面図と第１
図ｃは同部断面図をそれぞれ示す。
であり、第１図ａは全体の構成を示す略線的断面
図、第１図ｂは電極部を下から見た平面図と第１
図ｃは同部断面図をそれぞれ示す。
同図において、上部電極部１は主にガス取入れ
口２、基板電極３、ガス吹出し口は透光４等から
なり、また所定の化学反応を起こして薄膜を形成
させるためのウエハ９を載置させた下部電極５と
対向配置され、該下部電極５の外周部の真空排気
口６の下方にはチヤンバ７を真空状態になすため
の真空ポンプ（図示せず）が設けられている。
口２、基板電極３、ガス吹出し口は透光４等から
なり、また所定の化学反応を起こして薄膜を形成
させるためのウエハ９を載置させた下部電極５と
対向配置され、該下部電極５の外周部の真空排気
口６の下方にはチヤンバ７を真空状態になすため
の真空ポンプ（図示せず）が設けられている。
真空排気口６の下方に設けられた真空ポンプに
よつてチヤンバ７の内部を例えばほぼ1Torr程度
度の低圧状態に維持させておき、ガス取入れ口２
よりプラズマガスとして用いる例えばSiH4，
NH3等の気体を取り入れてガス吹出し口４から
放出させ、さらにまた、高周波発生部８により上
部電極部１と下部電極５とに高周波電圧を印加さ
せて高周波放電をおこさせることにより、プラズ
マを形成する。このプラズマ中のイオン電子等に
よりウエハ９上において所定の化学反応がおこり
薄膜がウエハ上に成長して所望の半導体が形成さ
れる。しかしながら、従来は電極部が同図ｂ及び
ｃの如く円形のガス吹出し口４のエツジ部１０が
孔開けされたままの鋭利な形状を有するために高
電圧をかけると孔のエツジ部１０に電界の集中が
起こり高周波放電が不均一となりいわゆる異常放
電を生じ易く、かかる異常放電下でプラズマ
CVDを行うと例えばウエハ９における膜厚成長
速度が不均一となり、膜厚にムラが生じたり、ま
た著しい場合には気相反応が発生してウエハ９上
に白い粉が落下して所定の薄膜成長がなされず半
導体の製造上不都合を生じていた。なお、上述の
異常放電の発生は、例えば電極に設けられた吹出
し口４の径を小さくすることによりある程度抑え
ることができるが、電極加工の困難な材質を用い
た場合には小さなアパチヤが得られない欠点があ
つた。
よつてチヤンバ７の内部を例えばほぼ1Torr程度
度の低圧状態に維持させておき、ガス取入れ口２
よりプラズマガスとして用いる例えばSiH4，
NH3等の気体を取り入れてガス吹出し口４から
放出させ、さらにまた、高周波発生部８により上
部電極部１と下部電極５とに高周波電圧を印加さ
せて高周波放電をおこさせることにより、プラズ
マを形成する。このプラズマ中のイオン電子等に
よりウエハ９上において所定の化学反応がおこり
薄膜がウエハ上に成長して所望の半導体が形成さ
れる。しかしながら、従来は電極部が同図ｂ及び
ｃの如く円形のガス吹出し口４のエツジ部１０が
孔開けされたままの鋭利な形状を有するために高
電圧をかけると孔のエツジ部１０に電界の集中が
起こり高周波放電が不均一となりいわゆる異常放
電を生じ易く、かかる異常放電下でプラズマ
CVDを行うと例えばウエハ９における膜厚成長
速度が不均一となり、膜厚にムラが生じたり、ま
た著しい場合には気相反応が発生してウエハ９上
に白い粉が落下して所定の薄膜成長がなされず半
導体の製造上不都合を生じていた。なお、上述の
異常放電の発生は、例えば電極に設けられた吹出
し口４の径を小さくすることによりある程度抑え
ることができるが、電極加工の困難な材質を用い
た場合には小さなアパチヤが得られない欠点があ
つた。
(4) 発明の目的
本発明は、上記従来の欠点に鑑み、プラズマ
CVD装置或いはプラズマエツチング装置の基板
電極のガス吹出し口をスリツト状に形成すること
によつて、均一なプラズマを生成し、さらにまた
電極部内のスリツトの直前部に多孔板を設けるこ
とによつてさらに均一なプラズマを生成し、良好
な半導体の膜厚成長を提供することを目的とする
ものである。
CVD装置或いはプラズマエツチング装置の基板
電極のガス吹出し口をスリツト状に形成すること
によつて、均一なプラズマを生成し、さらにまた
電極部内のスリツトの直前部に多孔板を設けるこ
とによつてさらに均一なプラズマを生成し、良好
な半導体の膜厚成長を提供することを目的とする
ものである。
(5) 発明の構成
本発明の特徴は、上部電極部と該上部電極部に
対向して配置されウエハを載置する下部電極とを
有するチヤンバ内に上方よりガスを注入し該上部
電極部の該下部電極に対向する電極板に設けた複
数のガス吹出し口から放出させて充填し、前記上
部電極部と前記下部電極間に高周波電圧を印加し
てプラズマ放電させてなる半導体製造装置におい
て、前記上部電極部内には前記ガス吹き出し口の
開口部を覆う多孔板が設けられるとともに、前記
上部電極部の電極板に設けたガス吹出し口は、前
記開口部の面積に対する該開口部の外縁周長の比
が円よりも大きい形状の開口として形成されるこ
とを特徴とする半導体製造装置を提供することに
ある。
対向して配置されウエハを載置する下部電極とを
有するチヤンバ内に上方よりガスを注入し該上部
電極部の該下部電極に対向する電極板に設けた複
数のガス吹出し口から放出させて充填し、前記上
部電極部と前記下部電極間に高周波電圧を印加し
てプラズマ放電させてなる半導体製造装置におい
て、前記上部電極部内には前記ガス吹き出し口の
開口部を覆う多孔板が設けられるとともに、前記
上部電極部の電極板に設けたガス吹出し口は、前
記開口部の面積に対する該開口部の外縁周長の比
が円よりも大きい形状の開口として形成されるこ
とを特徴とする半導体製造装置を提供することに
ある。
(6) 発明の実施例
以下、本発明の実施例について図面を用いて説
明する。
明する。
第２図ａ，ｂは本発明半導体製造装置の構成を
示す断面図と本発明の上部電極部の構造を示す斜
視断面図である。
示す断面図と本発明の上部電極部の構造を示す斜
視断面図である。
第２図ａ，ｂにおいて第１図ａと同一部分には
同一符号を付して重複説明を省略する。上部電極
部１′は基板電極３′の下面のガス吹出し口をスリ
ツト４′となし、該ガス吹出し口のスリツト４′を
覆うように多孔板１１を該ガス吹出し口の上に配
設する。
同一符号を付して重複説明を省略する。上部電極
部１′は基板電極３′の下面のガス吹出し口をスリ
ツト４′となし、該ガス吹出し口のスリツト４′を
覆うように多孔板１１を該ガス吹出し口の上に配
設する。
これら上部電極部１′と下部電極５間にウエハ
９を配設し排気口６の下方延長上に設けられる真
空ポンプによつてチヤンバ７の気密状態を例えば
ほぼ1Torr程度の低圧状態に保たせる一方、高周
波発生部８により上部電極部１′と対向する下部
電極５との間に高周波電圧を印加させて高周波放
電を発生させ、さらにガス取入れ口２よりプラズ
マを発生させるための例えばSiH4，NH3等の気
体を取入れて多孔版１１を通過させて基板電極
３′に設けたガス吹出し口用のスリツト４′から放
出させる。かかる上下電極板間の放電により、取
入れられた例えばSiH4，NH3等のガスはプラズ
マ状態になり、従つてラジカルやイオンが生成さ
れウエハ９にて気相化学反応をおこして薄膜が形
成される。なお、ここでガス吹出し口として第２
図ｂの如き細長い形状を有するスリツト４′を形
成させている理由について説明する。一般的に円
の面積に対する円周の割合αは、半径をｒとする
と α＝2πr／πr2∝１／ｒ すなわち円の径が小さいほど円周の割合は大き
くなり、従つて、換言すれば、円の径が小さいほ
ど電界密度が低く、故に電界の集中を抑えること
が容易になる。従つてかかる異常放電の原因とな
る電界集中を防止するためには上述の如く開口部
の径の大きさを小さくする程良いわけであるが、
実際上電極部の材質等により孔の径のスケーリン
グには一定の限度を有している。このためこれに
代る方法として、ガス吹出し口の形状を細長い楕
円若しくは本発明の実施例の如きスリツト状開口
部を形成することによつて電界集中が抑えられる
ため上記の異常放電は阻止可能となる。また、本
発明の上部電極に設けたスリツト４′上に設けた
多孔板１１はガスを振分ける機能を有しており、
さらにガス吹出し口のスリツト４′の直前に配し
た多孔板には円形の孔を多数穿設してやることで
スリツト４′からのガスの吹出しを均一にして下
部電極５上に載置されたウエハ９の薄膜の成長も
均一化が可能となつた。
９を配設し排気口６の下方延長上に設けられる真
空ポンプによつてチヤンバ７の気密状態を例えば
ほぼ1Torr程度の低圧状態に保たせる一方、高周
波発生部８により上部電極部１′と対向する下部
電極５との間に高周波電圧を印加させて高周波放
電を発生させ、さらにガス取入れ口２よりプラズ
マを発生させるための例えばSiH4，NH3等の気
体を取入れて多孔版１１を通過させて基板電極
３′に設けたガス吹出し口用のスリツト４′から放
出させる。かかる上下電極板間の放電により、取
入れられた例えばSiH4，NH3等のガスはプラズ
マ状態になり、従つてラジカルやイオンが生成さ
れウエハ９にて気相化学反応をおこして薄膜が形
成される。なお、ここでガス吹出し口として第２
図ｂの如き細長い形状を有するスリツト４′を形
成させている理由について説明する。一般的に円
の面積に対する円周の割合αは、半径をｒとする
と α＝2πr／πr2∝１／ｒ すなわち円の径が小さいほど円周の割合は大き
くなり、従つて、換言すれば、円の径が小さいほ
ど電界密度が低く、故に電界の集中を抑えること
が容易になる。従つてかかる異常放電の原因とな
る電界集中を防止するためには上述の如く開口部
の径の大きさを小さくする程良いわけであるが、
実際上電極部の材質等により孔の径のスケーリン
グには一定の限度を有している。このためこれに
代る方法として、ガス吹出し口の形状を細長い楕
円若しくは本発明の実施例の如きスリツト状開口
部を形成することによつて電界集中が抑えられる
ため上記の異常放電は阻止可能となる。また、本
発明の上部電極に設けたスリツト４′上に設けた
多孔板１１はガスを振分ける機能を有しており、
さらにガス吹出し口のスリツト４′の直前に配し
た多孔板には円形の孔を多数穿設してやることで
スリツト４′からのガスの吹出しを均一にして下
部電極５上に載置されたウエハ９の薄膜の成長も
均一化が可能となつた。
以上のようにスリツト状ガス吹出し口を用いる
と、真円の孔よりも開口面積に比してエツジの長
さを長くすることが可能であり電界集中を避ける
ことができ、従つて異常放電は起りにくくなる。
またさらに必要に応じてスリツト間隔を狭めるこ
とは小さな孔を開けるよりはるかに容易に形成で
きる。
と、真円の孔よりも開口面積に比してエツジの長
さを長くすることが可能であり電界集中を避ける
ことができ、従つて異常放電は起りにくくなる。
またさらに必要に応じてスリツト間隔を狭めるこ
とは小さな孔を開けるよりはるかに容易に形成で
きる。
(7) 発明の効果
本発明の半導体製造装置を用いると、上部電極
部におけるガス吹出し口の開口部の面積に比して
外縁周長の割合が大きいため、異常放電を起す原
因となる電界の集中が阻止可能となり、均一な膜
厚を有する半導体の製造が可能となる。
部におけるガス吹出し口の開口部の面積に比して
外縁周長の割合が大きいため、異常放電を起す原
因となる電界の集中が阻止可能となり、均一な膜
厚を有する半導体の製造が可能となる。
また、上部電極部の製造の際に、例えば基板電
極のスリツトの形成加工が容易となり、より精度
の高い製造装置が得られる。
極のスリツトの形成加工が容易となり、より精度
の高い製造装置が得られる。
第１図ａ乃至ｃは従来のプラズマCVD装置に
おける全体の構成を示す断面図と電極部の下から
見た平面図及び同部断面図をそれぞれ示す。第２
図ａ，ｂは本発明半導体装置の構成を示す断面図
と本発明の特徴とする電極部の構造を示す斜視断
面図である。 １，１′……上部電極部、２……ガス取入れ口、
３，３′……基板電極、４′……スリツト、５……
下部電極、７……チヤンバ、８……高周波発生
部、９……ウエハ、１０……エツジ部、１１……
多孔板。
おける全体の構成を示す断面図と電極部の下から
見た平面図及び同部断面図をそれぞれ示す。第２
図ａ，ｂは本発明半導体装置の構成を示す断面図
と本発明の特徴とする電極部の構造を示す斜視断
面図である。 １，１′……上部電極部、２……ガス取入れ口、
３，３′……基板電極、４′……スリツト、５……
下部電極、７……チヤンバ、８……高周波発生
部、９……ウエハ、１０……エツジ部、１１……
多孔板。
Claims (1)
- 【特許請求の範囲】 １ 上部電極部と該上部電極部に対向して配置さ
れウエハを載置する下部電極とを有するチヤンバ
内に上方よりガスを注入し該上部電極部の該下部
電極に対向する電極板に設けた複数のガス吹出し
口から放出させて充填し、前記上部電極部と前記
下部電極間に高周波電圧を印加してプラズマ放電
させてなる半導体製造装置において、 前記上部電極部内には前記ガス吹き出し口の開
口部を覆う多孔板が設けられるとともに、前記上
部電極部の電極板に設けたガス吹出し口は、前記
開口部の面積に対する該開口部の外縁周長の比が
円よりも大きい形状の開口として形成されること
を特徴とする半導体製造装置。 ２ 前記上部電極部のガス吹出し口は、楕円形状
をなすことを特徴とする特許請求の範囲第１項記
載の半導体製造装置。 ３ 前記上部電極部のガス吹出し口は、スリツト
状をなすことを特徴とする特許請求の範囲第１項
記載の半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11313282A JPS594028A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11313282A JPS594028A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594028A JPS594028A (ja) | 1984-01-10 |
| JPH0437578B2 true JPH0437578B2 (ja) | 1992-06-19 |
Family
ID=14604351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11313282A Granted JPS594028A (ja) | 1982-06-30 | 1982-06-30 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594028A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046029A (ja) * | 1983-08-24 | 1985-03-12 | Hitachi Ltd | 半導体製造装置 |
| JPS6164128A (ja) * | 1984-09-05 | 1986-04-02 | Toshiba Corp | 試料処理装置 |
| US4590042A (en) * | 1984-12-24 | 1986-05-20 | Tegal Corporation | Plasma reactor having slotted manifold |
| JPS61174721A (ja) * | 1985-01-30 | 1986-08-06 | Toshiba Corp | 平行平板形ドライエツチング装置 |
| JPS62109317A (ja) * | 1985-11-08 | 1987-05-20 | Anelva Corp | プラズマエツチング装置 |
| US5000113A (en) | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
| US4892753A (en) * | 1986-12-19 | 1990-01-09 | Applied Materials, Inc. | Process for PECVD of silicon oxide using TEOS decomposition |
| JPH0741153Y2 (ja) * | 1987-10-26 | 1995-09-20 | 東京応化工業株式会社 | 試料処理用電極 |
| JPH02114530A (ja) * | 1988-10-25 | 1990-04-26 | Mitsubishi Electric Corp | 薄膜形成装置 |
| US5091217A (en) * | 1989-05-22 | 1992-02-25 | Advanced Semiconductor Materials, Inc. | Method for processing wafers in a multi station common chamber reactor |
| KR100489156B1 (ko) * | 1994-01-13 | 2005-05-17 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 장치 |
| JPH07278851A (ja) * | 1994-09-19 | 1995-10-24 | Tokai Carbon Co Ltd | プラズマエッチング用電極板とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468169A (en) * | 1977-11-11 | 1979-06-01 | Hitachi Ltd | Plasma processor of capacitor type |
-
1982
- 1982-06-30 JP JP11313282A patent/JPS594028A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5468169A (en) * | 1977-11-11 | 1979-06-01 | Hitachi Ltd | Plasma processor of capacitor type |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS594028A (ja) | 1984-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4820371A (en) | Apertured ring for exhausting plasma reactor gases | |
| JP3242166B2 (ja) | エッチング装置 | |
| KR100760243B1 (ko) | 플라즈마 리액터 내의 천공된 플라즈마 한정 링 및 이 한정 링을 구비하여 플라즈마로 기판을 처리하기 위한 디바이스 및 리액터 및 방법 | |
| US5451290A (en) | Gas distribution system | |
| JPH0437578B2 (ja) | ||
| US4461237A (en) | Plasma reactor for etching and coating substrates | |
| JPH0359573B2 (ja) | ||
| JP3205878B2 (ja) | ドライエッチング装置 | |
| JPH0473289B2 (ja) | ||
| EP0140975A1 (en) | Reactive ion etching apparatus | |
| US4554047A (en) | Downstream apparatus and technique | |
| JPS6353932A (ja) | 半導体ウエハ−の薄膜成長装置 | |
| JPS6316625A (ja) | ドライエツチング用電極 | |
| JP2004186404A (ja) | プラズマ処理装置 | |
| JP3057744B2 (ja) | 減圧ｃｖｄ装置 | |
| JPH02184022A (ja) | Ｃｖｄ電極 | |
| JPS60123033A (ja) | プラズマ処理装置 | |
| JPS6234834B2 (ja) | ||
| JPS59172236A (ja) | 反応性イオンエツチング装置 | |
| JPS6134933A (ja) | プラズマ気相成長装置 | |
| JPH0663107B2 (ja) | 平行平板型ドライエツチング装置 | |
| JPH07201837A (ja) | 半導体製造装置 | |
| JPH02200784A (ja) | Ｃｖｄ電極 | |
| JPS607133A (ja) | プラズマｃｖｄ装置 | |
| JPH0555150A (ja) | マイクロ波プラズマ処理装置 |