KR100489156B1 - 반도체 장치의 제조 장치 - Google Patents

반도체 장치의 제조 장치 Download PDF

Info

Publication number
KR100489156B1
KR100489156B1 KR1020040013413A KR20040013413A KR100489156B1 KR 100489156 B1 KR100489156 B1 KR 100489156B1 KR 1020040013413 A KR1020040013413 A KR 1020040013413A KR 20040013413 A KR20040013413 A KR 20040013413A KR 100489156 B1 KR100489156 B1 KR 100489156B1
Authority
KR
South Korea
Prior art keywords
gas
discharge
electrode
electronic component
surface treatment
Prior art date
Application number
KR1020040013413A
Other languages
English (en)
Inventor
미야까와다꾸야
모리요시아끼
야마사끼야스오
아난마꼬또
하마노리까따
구라시마요헤이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP00295095A external-priority patent/JP3557682B2/ja
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Application granted granted Critical
Publication of KR100489156B1 publication Critical patent/KR100489156B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma Technology (AREA)

Abstract

전자 부품과 리드를 접속하여, 수지로 밀봉하는 반도체 장치의 제조에 있어서, 전자 부품과 리드와의 접합성을 높이며, 몰드 수지와의 번짐성을 향상시키고 밀착성을 높여 신뢰성의 향상을 도모한다. 대기압 또는 그 근방의 압력 하에서 전극(3)에 전압을 인가하고, 가스 공급 장치(4)에서 공급되는 가스 중에 기체 방전을 생기게 한다. 그 기체 방전에 의해 생성되는 가스 활성종에 전자 부품(6) 또는 리드(7) 중 적어도 어느 한 쪽을 노출시킨다. 감압 환경을 필요로 하지 않고, 장치를 소형으로 이동 가능하게 되며, 또한 낮은 가격으로 처리 능력이 높고, 피처리재에 가해지는 손상이 적으며, 또한 필요에 따라 국소적으로 표면을 처리할 수 있다.

Description

반도체 장치의 제조 장치{Apparatus for manufacturing semiconductor apparatus}
본 발명은 반도체 장치의 제조에 있어서 피처리재의 표면을 에칭 또는 애싱(ashing)하여 무기물이나 유기물을 제거하거나 질을 바꿔 번짐성을 개선하는 표면 처리 기술에 관한 것으로, 예컨대 실장 공정의 전처리 또는 후처리로서, 또는 전자부품을 수지 밀봉하기 위해 또는 반도체 표면의 성막(成膜) 등을 위해 사용된다.
종래부터 반도체 장치의 제조에 있어서 여러 가지 표면 처리 기술이 사용되고 있다. 예컨대, 전자 부품류를 실장하는 경우에는 납땜에 사용하는 플럭스와 같은 유기물을 제거하는 방법으로서, 유기 용제에 의한 웨트 세정법이나 오존, 자외선 등을 조사하여 유기물에 화학 반응을 생기게 하여 제거하는 드라이 세정법이 있다. 그러나, 웨트법에서는 유기물의 세정 후에 세정제를 제거하는 린스 공정과 기판을 건조시키는 공정 및 이들을 실행하기 위해 고정된 설비가 필요하고 많은 시간 및 노력을 요구함과 함께 제조 가격이 높아지는 문제가 있었다. 또한, 웨트법에 의한 세정에서는 세정제가 전자 부품에 영향을 끼칠 우려가 있다. 또한, 드라이 법에서는 특히 분자량이 큰 유기물의 제거 능력이 낮기 때문에 충분한 세정 효과는 기대할 수 없다.
이 때문에, 최근에는 진공 중에 플라즈마를 발생하고 이를 이용하여 유기물 및 무기물을 제거하는 방법이 개발되어 있다. 예컨대 일본 특개소 58-147143호 공보에는 IC 칩을 플라스틱 패키지로 할 경우에 감압 하에서 마이크로파 방전에 의해 활성화시킨 산소 가스에 의해 리드 프레임의 표면을 처리함으로써 리드 프레임과 수지와의 밀착성을 개선하여 신뢰성을 향상시키는 방법이 개시되어 있다. 또한, 일본 특개평 4-116837호 공보에 기재되는 전자 부품의 표면 실장 방법에서는 플라즈마 에칭 장치에 1∼10 토르(Torr)의 수소가스를 도입하여 방전함으로써 산화물을 제거하고 있다. 또한, 일본 특개평 5-160170호 공보에서는 감압된 처리실내에서 전극에 고주파 전압을 인가하여 아르곤 산소 플라즈마 또는 수소환원 플라즈마를 발생시킴으로써 리드 프레임을 에칭하는 방법이 개시되어 있다.
또한, 희가스와 약간의 반응가스를 대기압 하에서 이용하여 플라즈마를 발생시킴으로써 플라즈마 CVD, 애싱, 에칭 표면 처리가 가능한 것으로 알려져 있다. 이들은 많은 경우 고주파 전극과 피처리재와의 사이에서 방전을 발생시킨다. 이에 대해, 전원 전극과 접지 전극 사이에서 방전시키도록 한 것으로서 일본 특개평 3-133125호 공보에는 불화물을 포함하는 가스를 대기압 방전시키고, 기판에 부착시키거나 오존 분위기 하에서 노출시킴으로써 애싱하는 방법이 개시되어 있고, 또한, 일본 특개평 4-145139호 공보에는 불소계 부재의 표면을 헬륨 가스 분위기 하에서 대기압으로 플라즈마 방전 처리함으로써 표면을 친수화(親水化)시켜 접착에 적합한 표면으로 개량하는 방법이 개시되어 있다.
그러나, 상기한 종래 플라즈마 방전을 이용한 표면 처리 기술에 있어서, 일본 특개소 58-147143호와 일본 특개평 4-116837호 등과 같이 감압된 환경 하에서 방전시키는 경우에는, 진공 챔버나 진공 펌프 등의 특별한 설비가 필요하며, 그 때문에 장치 전체가 대형화·복잡화되며, 또한 고가로 가격이 상승함과 함께 현장에서의 작업이나 국소적인 처리는 곤란하다는 문제점이 있었다. 또한, 방전시에 챔버 내를 소정 압력까지 감압하고, 또한 유지할 필요가 있으며, 1 시간에 2 회 정도밖에 처리할 수 없는 등 처리 자체에도 장시간을 요하기 때문에 작업이 불편한데 비해 처리 능력이 낮고, 일괄 처리는 가능하지만 낱장 처리가 곤란하기 때문에 인라인화할 수 없다고 하는 문제가 있었다. 또한, 진공중 또는 감압하의 플라즈마 방전에서는 여기종(勵起種)에 비해 전자와 이온이 많기 때문에, 특히 반도체 장치의 표면 처리에 이용한 경우에는 전자 부품에 대한 손상이 크게 된다.
이에 대해, 대기압 하에서, 플라즈마 방전시키는 방법은, 진공 설비를 필요로 하지 않는 점에서 유리하지만, 전극과 피처리재와의 사이에서 방전을 발생시키는 것은 방전 상태가 불균일하게 되기 쉽고, 피처리재를 손상시킬 우려가 있으며, 그 때문에 전극과 피처리재 사이의 거리와 피처리재의 재질 등이 제한되게 된다. 특히 피처리재의 형상이 복잡하거나 요철(凹凸)이 큰 경우에는 그에 대응하여 전극의 형상이 복잡하게 되거나, 방전이 국소적으로 생기거나, 오목한 부분은 충분히 처리할 수 없는 등의 문제가 있었다.
전극 사이에서 방전시키는 경우에도, 일본 특개평 3-133125호의 방법은 패터닝 후의 기판에서 레지스터를 제거하기 위한 것으로서, 피처리재를 여기 가스에 쬐게 하기 위해 석영 셀 내에 배치하기 때문에 처리작업이 번거로워 인라인화나 현장에서의 처리는 곤란하다. 또한, 국소적인 애싱이나 에칭에는 적합하지 않으며, 특히 전자부품을 수지로 밀봉하는 경우나 반도체 장치에서 불량칩을 제거하여 양품(良品)을 재실장할 경우에, 실제로 표면 처리를 할 수 없다. 또한, 일본 특개평 4-145139호의 대기압 플라즈마 방전에서는 전극을 대향시킨 처리실내에 피처리재를 수용하고, 고가인 헬륨 가스를 항시 공급하여 처리하기 때문에 가격이 많이 들며 장치가 대형화된다. 이 때문에, 인라인화가 곤란함과 함께 국소적인 방전 처리나 현장에서의 작업에는 적당하지 않다. 또한, 전극이 방전을 발생시키는 처리실내에 배치되어 있기 때문에 방전에 의한 손상을 받기 쉽고 내구성에 문제가 생기기 쉽다.
특히, 테이프 캐리어에 IC 칩을 접속하는 ILB(inner lead bonding)에 있어서, 종래의 웨트 세정법에서는 내부 리드 표면이나 칩 접합면에 부착된 오염을 제거하는 것이 비교적 번거롭기 때문에 이들을 접합하기 전에 세정화하는 공정은 일반적으로 행해지고 있지 않다. 또한, 테이프 캐리어에는 폴리이미드 수지의 피막이 잔존하고 있는 경우가 있다. 이 때문에, 내부 리드와 IC 칩이 양호하게 접합될 수 없고, 또한, 후공정에서 수지 밀봉할 때 몰드 수지와의 밀착성이 나쁘며, 수율을 저하시키는 원인의 하나로 되고 있었다.
그래서, 본 발명의 반도체 장치의 제조 방법은 상기한 종래의 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 것은 전자부품과 리드를 접속하며, 또한 이들을 수지로 밀봉함으로써 패키지화된 반도체 장치를 제조함에 있어서, 진공이나 감압을 위한 설비를 필요로 하지 않고, 대기압 또는 그 근방의 압력 하에서 애싱, 에칭, 드라이 세정과 번짐성 개선의 표면 처리를 하는 것이 가능하며, 피처리재를 처리할 수 있고, 장치를 간단히 구성하고 또한 소형화할 수가 있음과 함께, 인라인화 및 낱장 처리가 가능한 낮은 가격으로 처리 능력이 높은 표면 처리를 행할 수 있으며, 이에 의해 전자부품 리드와의 접합성을 높이며, 또한, 이들과 몰드 수지와의 번짐성을 향상시켜 밀착성을 높여 수율을 향상시키며, 또한 신뢰성이 높은 패키지형 반도체 장치를 제조할 수 있는 방법을 제공하는데 있다. 또한 본 발명의 목적은 상기한 방법을 실현하기 위한 반도체 장치의 제조 장치를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 전자부품이나 리드의 형상, 치수나 재질에 구애받지 않고 그것들에 열적 또는 전기적 손상을 주지 않고 안전하게 표면 처리하는 것이 가능한 반도체 장치의 제조 방법 및 장치를 제공하는 것에 있다.
또한, 반도체 장치의 제조에 있어서, 복수의 전자부품을 실장한 후에 불량품의 전자부품을 제거하여 양품의 전자부품을 다시 실장하는 경우에, 종래는 부분적인 표면 처리가 어렵기 때문에, 탑재되어 있는 전체 전자부품을 제거하여 재실장하고 있어, 많은 수고 및 비용을 요구하고 있었다. 여기서, 본 발명의 반도체 장치의 제조 방법은 재접합하는 부분만을 표면 처리하여 다른 부분에 탑재되어 있는 전자 부품 등에 영향을 주지 않고 국소적으로 잔존하는 접착제, 납 재료 등의 오염을 확실하게 또한 간단히 제거하며, 동시에 번짐성을 향상시켜서 양품의 전자부품을 양호하게 접속할 수 있고, 또한 처리속도가 빠르고 현장에서의 처리에 적합하며, 수고 및 비용을 큰 폭으로 삭감할 수 있는 방법을 제공하는 것을 목적으로 한다.
또한, 액정 디스플레이의 제조에 있어서는 최대의 과제인 표시 결함을 일으키는 먼지를 배제하기 위해, 그 제조 공정 중에 몇 번이고 세정 처리가 행해진다. 세정 방법에는 세제에 의한 웨트 세정이나 UV-오존 세정 등의 드라이 세정이 행하여지고 있다. 또한, 유기용제를 이용한 경우의 환경 보호의 관점에서 상기한 진공 중에서의 산소 플라즈마 방전에 의한 드라이 세정도 채용되고 있다. 그러나 상기한 바와 같이, 진공 환경에서의 처리는 장치의 구조상 및 가격상의 문제에서 낱장 처리가 곤란하며 대형 패널의 경우를 제외하고 통상 수백 매 단위의 일괄 처리가 행해지며, 또한 항상 패널 전면이 처리된다. 또한, 한번의 처리매수가 포트 라이프의 문제를 포함해서 후공정을 고려하여 결정되기 때문에 생산 관리가 어렵고 단지 처리 매수를 많게 함으로써 가격을 감소시키는 것은 곤란하다. 그래서, 본 발명의 또 다른 목적은 세정 처리가 비교적 간단하며, 또한 낮은 가격으로 장치를 소형화하는 것이 가능하며, 처리속도가 빠르고 낱장 처리가 가능하며, 이에 의해 후공정과의 인라인화를 실현 가능함과 함께, 생산 관리에 유연성을 부여할 수 있으며, 또한 현장에서 처리할 수 있는 방법을 제공하는데 있다.
또한, 액정 셀에 편광판을 부착할 때에는, 액정 셀 표면으로부터 기판의 패터닝시에 비산(飛散)된 플럭스나 스크라이브의 잔재, 지문에 의한 오염 등을 제거하는 전처리가 필요하다. 이들의 처리는 종래에는 염소계 용제를 이용하여 세정하여 왔지만, 세정후의 용제가 환경에 주는 영향이 크며, 그 때문에 커터나 크리닝 테이프에 의해 수작업으로 기계적으로 오염을 문질러 떨어뜨리는 방법이 일반적이지만 액정 패널에 물리적 손상을 줄 우려가 있다. 또한, 미리 액정 패널을 보호 필름으로 피복하여 놓고 이것을 벗겨 편광판을 붙이는 방법도 있지만 가격이 비싸게 된다. 그래서, 본 발명의 다른 목적은 액정 패널에 편광판을 접착하기 위한 전처리에 있어서 비교적 간단하며, 또한 낮은 가격으로 처리능력이 높으며 액정 패널에 물리적 손상을 주지 않는 우려가 없는 방법을 제공하는 것에 있다.
본 발명은 상기한 목적을 달성하기 위한 것으로서, 이하에서 그 내용을 도면에 도시한 실시예를 참조하여 설명한다.
청구항 제 1 항 기재의 반도체 장치의 제조 장치는 전자부품 또는 리드 중 적어도 어느 한 쪽의 피처리 부재를 표면 처리하기 위한 표면 처리부가 상기 피처리 부재를 통해 서로 대향된 제 1 전극과 제 2 전극으로 되는 2 개의 전극과, 상기 2 개의 전극에 고주파 전력을 인가함으로써 대기압 또는 그 근방의 압력 하에서 가스 중에 기체 방전을 발생시키는 고주파 인가수단과 상기 방전 발생수단 근방에 상기 가스를 공급하는 수단으로 되어 있고,
상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극의 상기 피처리 부재와 대향하고 있는 면에 형성된 절연체를 가지고 있으며,
상기 절연체가 방전이 발생하는 부분보다도 횡방향으로 넓은 형상을 하고 있는 것을 특징으로 한다.
청구항 제 2 항에 기재된 반도체 장치의 제조 장치는,
상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극에, 도중에서 굽은 가스 공급로를 가진 상기 가스를 공급하는 수단이 설치되어 있는 것을 특징으로 한다.
청구항 제 3 항에 기재된 반도체 장치의 제조 장치는 상기 가스 공급로가 상기 가스 공급로에 가스를 공급하는 가스 도입구와 상기 피처리 부재에 가스를 방출하는 가스 방출구로 되어 있고, 상기 가스 도입구는 복수의 스폿 형상이며, 또한 상기 가스 방출구는 슬릿 형상인 것을 특징으로 한다.
청구항 제 4 항에 기재된 반도체 장치의 제조 장치는 상기 가스 방출구에 절연체로 된 다공질의 다공질재가 형성되어 있는 것을 특징으로 한다.
청구항 제 5 항에 기재된 반도체 장치의 제조 장치는 상기 다공질재가 알루미나 또는 세라믹으로 되는 것을 특징으로 한다.
청구항 제 6 항에 기재된 반도체 장치의 제조 장치는,
상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극과 대향하고 있는 상기 피처리 부재가 놓여지는 상기 제 2 전극 중에 형성된 오목부를 가진 것을 특징으로 한다.
청구항 제 7 항에 기재의 반도체 장치의 제조 장치는 상기 오목부가 상기 피처리 부재 아래에 형성되어 있으며, 상기 오목부의 깊이는 3mm에서 5mm인 것을 특징으로 한다.
청구항 제 8 항에 기재된 반도체 장치의 제조 장치는, 상기 피처리 부재와의 사이에서 방전을 일으키기 위한 제 1 전극의 상기 피처리 부재에서 벗어나 있는 부분의 길이를 X(mm)로 하며, 인가하는 상기 고주파 전력을 Y(W)로 한 경우에 X와 Y가 다음의 식을 만족시키는 것을 특징으로 한다.
X ≥ 0.09Y
청구항 제 9 항에 기재된 반도체 장치의 제조 장치는,
단위 면적당 상기 고주파 전력을
0.3∼100 W/cm2
로 하는 것을 특징으로 한다.
따라서, 청구항 제 1 항 기재의 반도체 장치의 제조 장치에 의하면, 절연막의 존재에 의해 아크 방전등의 이상 방전을 방지할 수 있고, 또한, 절연막을 넓은 형상으로 함으로써 사용가스를 보다 적게 할 수 있다.
청구항 제 2 항 기재의 반도체 장치의 제조 장치에 의하면, 가스의 농도를 균등화 할 수가 있으며 이에 의해 플라즈마 처리의 균등화가 행해진다.
청구항 제 4 항 기재의 반도체 장치의 제조 장치에 의하면, 다공질 부재의 존재에 의해 이상 방전을 방지할 수 있다.
청구항 제 6 항 및 제 7 항 기재의 반도체 장치의 제조 장치에 의하면, 오목부를 설치함으로써 TCP와 리드프레임의 뒷면까지 충분히 플라즈마를 들어가게 할 수가 있으며, 또한 TCP의 처리의 경우에 이상 방전을 방지할 수 있다.
청구항 제 8 항 및 제 9 항 기재의 반도체 장치의 제조 장치에 의하면, 안정된 방전을 발생할 수 있다.
실시예
도 1에는, 전자부품과 리드를 접속하고 또한 수지로 밀봉하여 패키지형의 반도체 장치를 제조하는 본 발명의 방법에 사용하기 위한 표면 처리 장치가 개략적으로 도시되어 있다. 도 1의 표면 처리 장치(1)는 전원(2)에 접속된 봉 형상의 방전 발생용 전극(3)과 방전용의 가스를 공급하는 가스 공급 장치(4)로 구성된다. 가스공급장치(4)는 전극(3) 선단 부근에 상기 가스를 토출하기 위한 개구(5)를 갖는다. 전극(3) 선단의 바로 아래에는 피처리재로서 접합된 전자부품(6) 및 리드(7)가 소정의 간격을 두고 배치된다. 전자부품(6) 및 리드(7)는 도 2에 도시한 것과 같이 DIP(Dual Inline Package) 형의 반도체 장치를 제조하기 위한 것이며, 다이 패드(8) 상에 접착된 베어(bare) 칩의 전자부품(6)의 각 전극 패드와 대응하는 리드(7)가 예컨대 금이나 알루미늄의 와이어(9)로 각각 접속되어 있다.
먼저, 가스 공급 장치(4)에서 상기 방전용 가스를 공급하며 전극(3) 선단과 전자부품(6) 및 리드(7)와의 사이 및 그 근방의 분위기를 그 방전용 가스로 치환한다. 이어서, 전원(2)에서 전극(3)에 소정의 전압을 인가하면 전극(3) 선단부와 전자부품(6) 및 리드(7)와의 사이에서 기체 방전이 일어난다. 이 방전 상태에 있는 전극(3)과 전자 부품(6) 및 리드(7) 사이의 영역(10)에는 플라즈마에 의한 상기 방전용 가스의 해리, 전리, 여기 등의 여러 가지 반응이 존재한다. 이들의 반응에 의해 상기 가스 중에 생성된 활성종에 전자부품(6) 및 리드(7)를 소정의 시간 노출하여 표면 처리한다.
다음에, 이들을 주지의 방법에 의해 도 2에 도시된 바와 같이 몰드 수지(11)로 밀봉하여 패키지(12)를 형성한다. 패키지(12)는 상기 표면 처리에 의해 상기 전자부품 및 리드의 표면이 개량되어 번짐성이 큰 폭으로 향상되기 때문에 몰드 수지(11)와의 접촉각이 작아지고, 양자의 밀착성이 향상된다. 몰드 수지(11)와 전자부품(6) 또는 리드(7)와의 계면에 약간이라도 간격이 존재하면 패키지(12) 내에 침입한 수분이 상기 간격에 머물러 전자부품(6)을 오염하거나 리플로우시 고온에 의해 팽창되어 패키지에 크랙을 발생시킬 우려가 있다. 본 발명에 의해 몰드 수지의 밀착성을 향상시킴으로써 이들의 문제점이 해소되며 신뢰성이 현저하게 향상됨과 함께 수율이 향상된다.
또한, 몰드수지(11)가 리드(7)와의 밀착성은 양호하지만 전자부품(6)과의 밀착성에 문제가 있는 경우나 리드(7)가 활성종을 함유하는 가스에 부식하기 쉬운 경우에는 도 3에 도시된 바와 같이 전극(3)의 선단 형상을 전자 부품(6)과 거의 동일한 크기로 작게 한다. 이와 같이 해서 전극(3)에 전압을 인가하면, 상기 기체 방전은 실질적으로 전극(3) 선단과 전자부품(6) 사이에서만 발생한다. 따라서, 전자부품(6)만이 활성종을 포함하는 가스에 노출되어 상기 표면 처리가 행해진다. 이 경우에는, 상기 전자 부품의 표면과 몰드 수지와의 밀착성이 향상된다. 한편, 리드(7)는 방전의 영향으로 부식하거나 할 우려는 없다.
반대로, 몰드 수지(11)가 전자부품(6)과의 밀착성은 좋지만 리드(7)와의 밀착성에 문제가 있는 경우나 전자부품(6)이 방전에 의한 전자와 이온의 영향을 받기 쉬운 경우에는 전극(3)의 선단을 도 4에 도시된 바와 같이 리드(7)의 형상에 맞추어 2 개의 봉형상 부분으로 분기시킨다. 이와 같이 해서, 전극(3)에 전압을 인가하면 상기 기체 방전은 실질적으로 전극(3)의 분기된 2 개의 선단 부분(13)과 그에 대응하는 리드(76) 사이에서만 발생한다. 따라서, 리드(7)만이 활성종을 포함하는 상기 가스에 노출되어 상기 표면 처리가 행해진다. 이 경우에는, 상기 리드와 몰드 수지와의 밀착성은 향상되지만 전자부품(6)이 방전에 의해 이온이나 전자의 영향으로 손상을 받거나 할 우려가 없다.
본 발명에 의한 반도체 장치의 제조 방법의 다른 실시예에서는 전자부품(6)과 리드(7)를 와이어 본딩에 의해 접속하기 전에, 표면 처리 장치(1)를 이용하여 표면 처리할 수 있다. 도 5에 도시한 표면 처리 장치(1)는 전극(3) 선단이 그 아래방향에 나란히 배치되는 전자부품(6) 및 좌우의 리드(7)에 맞추어 3 개의 봉형상 부분으로 분기되어 있다. 그리고, 전극(3)에 전압을 인가함으로써 그 3 개의 선단 부분(14)과 대응하는 전자부품(6) 및 좌우의 리드(7)와의 사이에서 각각 상기 기체 방전이 발생한다. 따라서, 전자부품(6) 및 리드(7)를 동시에 표면처리할 수 있다.
다음에, 이들을 주지의 본딩 방법에 의해 접속하고 또한 몰드 수지로 밀봉한다. 본 실시예에서는 전자 부품(6) 및 리드(7)의 표면이 각각 활성되어 있기 때문에 양자의 접합성이 향상되며 양호하게 접속할 수 있다. 동시에 양자의 표면은 개량되어 번짐성이 향상되어 있기 때문에 몰드 수지(11)로 밀봉하는 경우에 그 수지와의 밀착성이 아울러 향상된다.
또한, 당연하지만, 전자부품(6)과 리드(7)는 각각 별개로 표면 처리되는 것도 가능하다. 이 경우, 같은 표면 처리 장치를 이용하여도 좋으며 또한, 별개의 표면 처리 장치를 이용하여 표면 처리를 할 수도 있다. 전자부품(6)만을 표면 처리할 경우에는 도 3에 도시한 것과 같은 선단이 작은 전극을 사용할 수 있으며 또한, 리드프레임에 결합된 상태의 리드(7)만을 표면 처리하는 경우에는 도 4에 도시된 바와 같이 선단이 분기된 전극을 사용하면 좋다.
또한, 별개의 실시예에서는 상기한 DIP와 같은 패키지가 아닌, 테이프 캐리어의 배선에 접속된 전자부품을 수지로 밀봉하여 TCP 형의 반도체 장치를 제조하는 것이 가능하다. 예컨대, 테이프 캐리어의 전극 패드에 IC 칩의 전극을 와이어 본딩한 후 트랜스퍼 몰드에 의해 수지 밀봉하기 전에 또는 테이프 캐리어의 내부 리드에 IC 칩을 접속하는 ILB 후 본딩 몰드에 의해 수지밀봉하기 전에 상기한 활성종을 함유하는 가스에 의한 표면 처리를 행하여, 몰드 수지와의 밀착성을 향상시키는 것이 가능하다. 또한, 본 발명의 반도체 제조 방법은 상기 실시예의 DIP 와 TCP 만이 아닌 SIP, ZIP, MFP, SOP 등의 각양각색인 수지 밀봉형 패키지의 반도체 장치에 관해서 마찬가지로 적용할 수 있다.
여기에서, 사용하는 가스종에 관해서는 헬륨, 아르곤, 산소, 질소, 수소, 및 이것들의 혼합가스를 이용하여 실험한 결과, 이들 모두의 가스종에 관해서 몰드 수지(11)와 전자부품(6) 또는 리드(7)와의 밀착성의 향상이 확인되었다. 일반적으로, 헬륨 등의 희가스를 대기압 또는 그 근방의 압력 하에서 이용하여 고주파수의 전압을 인가하면 기체 방전을 발생시키기 쉬우며, 또한 그 방전이 균일하게 노출되는 부재에 주는 손상을 적게 할 수 있지만 가스 자체가 비싸기 때문에 가격이 증대한다. 그래서, 방전 개시시에만 전극 근방의 분위기를 방전을 일으키기 쉬운 헬륨이나 아르곤등의 희가스로 치환하여 두며 전압을 인가하여 방전을 발생시킨 후, 다른 적당한 저렴한 가스로 변경하는 것도 가능하다.
플럭스와 같은 유기물을 제거하고자 하는 경우는 헬륨과 산소와의 혼합 가스를 가스공급장치(4)에서 공급한다. 이에 의해, 산소의 이온 여기종(勵起種) 등의 활성종이 생성되며, 이것이 유기물과 반응하여 일산화탄소, 이산화탄소와 물의 증기로 되어 제거된다. 방전용 가스로서 헬륨과 산소와의 혼합가스에 대신하여 압축공기, 질소와 산소와의 혼합 가스를 이용해도 마찬가지로 유기물을 제거하는 효과 즉 애싱 효과가 얻어진다.
또한, 방전용 가스로서 질소, 불소화합물(CF4, C2F6, SF6 등) 또는 유기물을 함유하는 가스를 이용함으로써 산화물을 제거할 수 있다. 이 경우, 산화물은 질소의 이온 여기종 등의 활성종과 반응하여 질소 산화물로 되며, 또는 불소의 이온, 여기종 등의 활성종과 반응하여 불화물로 되어 제거된다. 유기물을 함유하는 가스의 경우, 상기 산화물은 상기 유기물이 해리, 전리 여기하여 생성하는 유기물, 탄소, 수소의 이온 여기종 등의 활성종과 반응하여 히드록시 화합물, 옥소 화합물 카르본산, 이산화탄소, 수증기 등으로 되어 제거된다. 상기 유기물은 방전용 가스에 부가하는 대신에 피처리 부재의 표면에 도포할 수도 있다. 이 경우에는 방전 영역에 있어서 플라즈마에 의해 가스가 해리, 전리, 여기되어 에너지 상태가 높게 된다. 도포된 상기 유기물은 일부가 증발하고 또는 방전되어 해리, 전리, 여기되며, 유기물, 탄소 여기종 등의 활성종으로 된다. 또한, 다른 일부는, 에너지 상태가 높은 가스의 활성종으로부터 에너지를 받아, 해리, 전리, 여기되어 유기물, 탄소, 수소의 이온 여기종 등의 활성종으로 된다.
이들의 활성종에 의해 방전용 가스에 유기물을 첨가한 경우와 동종의 작용 효과가 얻어진다. 또한, 이 활성종은 플럭스에 함유되는 염소화합물과 같은 피처리재의 표면에 잔류하지 않는다. 이와 같이 산화물을 제거하는 에칭 효과가 얻어지는 방전용 가스로서는 예컨대 헬륨 또는 압축 공기와 사불화탄소와의 혼합가스가 있다. 당연한 것이지만 이것들의 혼합 가스등으로는 방전을 일으키기 어려운 경우에는 상기한 바와 같이 방전 개시시에만 헬륨 단체를 도입해 주면 된다. 또한, 압축 공기 대신에 산소를 이용해도 된다. 또한 본 발명자에 의하면 헬륨에 대해서 불소화합물(예컨대 CF4)이 0.5∼5%, 바람직하게는 1%, 산소 0.5∼5%, 바람직하게는 1%가 함유되는 혼합 가스계라면, 에칭 효과가 최대로 되는 것이 확인되었다.
또한, 본 발명의 별도의 실시예에 의하면 상기한 가스 공급 장치에서는 희가스만을 도입하여 방전을 발생시키며, 또한 이것과는 별개의 가스 공급 수단을 설치하여 처리 목적에 따라 질소, 불소화합물 등의 반응성 가스를 방전 영역에 공급한다. 이에 의해 상기 반응성 가스의 활성종이 생성되어 원하는 표면 처리가 행해진다.
또한, 전원에 관해서는, 10 KHz, 400 KHz, 13.56 MHz의 주파수로 실험한 결과, 이들 전 주파수에서 마찬가지로 몰드 수지(11)와 전자 부품(6) 또는 리드(7)와의 밀착성의 향상이 확인되었다. 이들의 실험 결과는 아래에 나타낸 바와 같다.
먼저, 본 발명의 표면 처리에 의한 번짐성의 개선을 확인하였다. 이 실험에서는 피처리재의 표면에 본 발명에 의한 표면 처리를 5 초간 행하고 액적식(液滴式) 접촉각계를 이용하여 접촉각을 측정하여 모든 표면 처리를 행하지 않은 것 및 감압 하에서 활성화시킨 산소 가스를 이용하는 종래 기술로 15 분간 처리한 것에 대해서 마찬가지로 접촉각을 측정하고, 본 발명과 비교한 결과 표 1에 도시된 바와 같이 사용 가스종에 따라 다소의 차가 있기는 하지만, 본 발명의 현저한 효과를 나타내는 결과가 얻어졌다.
[표 1]
다음에, 몰드 수지와 전자 부품 또는 리드와의 밀착성에 기인하는 패키지의 크랙 발생에 관하여 실험하였다. 양쪽 모두 본 발명의 표면 처리를 행한 전자 부품 및 리드 조와 양쪽 모두 상기한 종래 기술의 표면 처리를 행한 전자 부품 및 리드 조와 양쪽 모두 전혀 표면 처리를 행하지 않은 전자 부품 및 리드 조를 각각 접합한 수지 밀봉한 3 조의 패키지에 관하여 125˚C로 10 시간 건조시켜 온도 85˚C, 습도 85% 의 분위기 내에서 504 시간 흡습시킨 후, 250˚C 에서 10 초간 리플로우 처리를 행하여 크랙의 발생률을 확인한 결과, 표 2에 도시한 결과가 얻어졌다. 이에 의해 본 발명에 의하면 종래 기술에 의한 경우와 비해 처리 시간이 약 1/180임에도 불구하고 적어도 마찬가지 이상의 밀착성 향상의 효과가 인정되었다.
[표 2]
또한 방전에 의해 발생되는 이온이나 전자가 전자 부품에 주는 손상에 의해 생기는 소자 파손에 관하여 그 불량품 발생률을 실험하였다. 실험에서는 10KHz의 전원을 이용하여 본 발명의 표면 처리를 1 시간 행한 전자 부품과, 13.56MHz의 전원을 이용하여 동일한 본 발명의 표면 처리를 1 시간 행한 전자 부품과 상술한 종래 기술의 표면 처리를 1 시간 행한 전자 부품 등에 관해서 각각의 불량 발생률을 조사한 결과, 아래에 나타낸 표 3의 결과가 얻어졌다. 이 실험 결과에 의하면 13.56MHz 의 전원을 이용한 본 발명의 표면 처리의 경우에, 불량 발생률이 최저임을 알았다. 이것으로부터, MHz 정도의 주파수 쪽이 손상이 보다 적다고 말할 수 있다. 그러나, 어느 주파수의 전원을 이용하여도 실제로 본 발명의 표면 처리에 필요한 시간은 5 초간 정도이기 때문에 어느 주파수에서도 실제상 전자 부품의 불량은 거의 발생하지 않는다고 생각해도 좋다.
[표 3]
위와 같은 실험 결과에서 본 발명의 표면 처리를 산소 또는 수소를 함유하는 분위기 중에서 행한 경우에 최선의 결과가 얻어짐을 알았다. 단, 이들의 경우에는 당연한 것이지만, 산소에 의한 처리를 장시간 행하면 리드의 금속이 산화하여 부식되며, 수소를 장시간 이용하면 리드의 금속이 수소화하여 버릴 우려가 있기 때문에 실제로는 처리 조건을 엄격하게 관리할 필요가 있다.
도 6에는 본 발명에 적용되는 표면 처리 장치의 제 2 실시예가 개략적으로 도시되어 있다. 전원(15)에 접속된 가늘고 긴 봉 형상의 방전 발생용 전극(16)이 접지되고, 또한 아래쪽에 개방된 거의 원통형을 이루는 금속 커버(17)의 중심에 절연 부착구(18)에 의해 전기적으로 뜬 상태로 되어 수직으로 유지되어 있다. 금속 커버(17)의 하단에서 돌출하는 전극(16) 선단의 바로 아래쪽에는 도 1의 제 1 실시예와 마찬가지로 전자 부품(6) 및 리드(7)가 소정의 간격을 갖고 배치되어 있다. 금속 커버(17)의 내부는 방전용의 가스를 공급하는 가스 공급 장치(19)에 연결되어 있다.
먼저, 가스 공급 장치(19)에서 금속 커버(17)내에 상기 방전용 가스를 공급하며, 전극(16)과 전자 부품(6) 및 리드(7)와의 사이 및 그 근방의 분위기를 상기 방전용 가스로 치환한다. 다음에, 전극(16)에 전원(15)에서 전압을 인가하면 전극(16) 선단부와 전자 부품(6) 및 리드(7)와의 사이에서 기체 방전이 일어나며, 제 1 실시예의 경우와 마찬가지로 표면 처리가 된다. 또한, 이때 발생하는 반응 가스는 전극 근방에 배치된 덕트(20)에 의해 배기할 수 있다.
도 7에는 도 6의 제 2 실시예의 표면 처리 장치의 변형예가 도시되어 있다. 본 실시예에서는, 금속 커버(17)의 하단을 전극(16)의 선단 근방까지, 전극(16)이 금속 커버(17) 내에 완전히 수용되는 위치까지 연장시키고, 이것을 전원 전극(16)에 대한 방전 발생을 위한 쌍전극(21)으로 하고 있다. 그리고, 쌍전극(21)에 의해 형성되는 금속 커버(17)의 하단 개구(22)의 아래쪽에 전자 부품(6) 및 리드(7)를 배치한다. 또한, 전극(16)은 냉각 장치(23)에서 파이프(24)를 이용하여 냉각수를 순환시킴으로써 장시간에 걸친 방전 처리에 의해 전극(16)이 지나치게 과열하지 않도록 냉각하는 것이 가능하다. 금속 커버(17)의 하단 개구는 전자 부품(6) 및 리드(7)와의 사이에 금속 메시(25)가 배치되어 있다.
가스 공급 장치(19)에서 방전용 가스를 공급하고, 그 가스로 금속 커버(17) 내부를 치환한다. 전극(16)에 전원(15)에서 전압을 인가하면 전극(16)의 선단부와 쌍전극(21)과의 사이에서 기체 방전이 생긴다. 가스 공급 장치(19)로부터는 상기 방전용 가스가 연속적으로 공급되고 있기 때문에 방전 영역(26)을 상기 가스가 통과하는 과정에서 그 일부는 이온, 여기종 등의 활성종으로 되어 있고, 금속 커버(17)의 하단 개구(22)로부터 반응성 가스류(27)로 되어 아래쪽으로 분출된다. 이 반응성 가스류에 포함되는 상기 활성종에 의해 전자 부품(6) 및 리드(7)가 표면 처리된다.
본 실시예에 있어서도 가스 공급 장치(19)에서 헬륨 등의 희가스만을 도입하여 방전시키며, 또한 별개의 가스 공급 수단에서 처리 목적에 따라 질소, 불소화합물 등의 반응성 가스를 전자 부품(6) 및 리드(7) 근방에 공급할 수 있다. 이에 의해 상기 방전에 의해 생성되며, 또한, 개구(22)로부터 가스류로 되어 분출되는 헬륨 라디칼과 상기 반응성 가스와의 에너지 변환에 의해 반응 활성종이 생성되어 그것에 의해 원하는 표면 처리가 행해진다.
본 실시예에서는 상기한 반응성 가스류에 의해 피처리재를 노출시키기 위해 이온의 개재라는 의미에서 처리 효과가 약간 작아진다. 당연한 것이나, 전자 부품(6) 및 리드(7)를 금속 커버(17)의 하단 개구(22)에서 이격하는 정도로 그 경향이 강하게 된다. 그러나, 반대로 이온의 개재가 전자 부품(6) 및 리드(7)에서 폐해를 일으키는 경우는 상술한 것같이 하단 개구(22)에 설치한 금속 메시(25)에 의해 반응성 가스류(17)에 함유되는 이온을 트랩하여 중화하며 분출되는 반응성 가스에 이온이 함유되지 않도록 하면 좋다.
또한, 전자 부품(6) 및 리드(7)는 방전 자체에 의해 또는 전극(16)의 복사열에 의해, 조건에 따라서는 200˚C 이상으로 가열된다. 그래서 전자 부품(6) 및 리드(7)를 열에 대하여 보호할 필요가 있을 경우에는 도시되지 않은 냉각 수단에 의해 전자 부품(6) 및 리드(7)를 냉각하면서 처리할 수 있다. 한편, 전자 부품(6) 및 리드(7)가 열에 대한 보호를 필요로 하지 않을 경우는, 반대로 적극적으로 가열을 행해야 한다. 본 발명은 화학 반응을 이용한 환원 처리 방법의 일종이기 때문에 가열은 반응을 촉진시키는 일이 많기 때문이다.
다른 가열 방법으로서는 할로겐 램프 등의 광원을 이용할 수 있다. 이 방법에 의하면 세정해야할 면을 빨리 가열하는 일이 가능하며, 시간의 손실을 적게 하는 것만이 아니라, 피처리재가 요철의 심하고 복잡한 형상이라도 비교적 간단히 가열할 수 있다. 또한, 상기 광원을 이용하여 단파장의 광 즉 자외선을 조사해도 된다. 이 경우에는, 가열 효과만이 아닌 유기물의 화학적 결합을 절단하여 보다 세정 능력을 향상시키는 효과도 얻어진다.
또한, 별도의 보조적인 수단으로서는 블로워 장치를 이용하여 기판에 가스류를 분사하는 방법이 있다. 이에 의해, 피처리재 표면의 유기물을 제거하면서 그 유기물에 씌워져 있거나, 접착되어 있는 무기물의 먼지 등을 상기 가스류로 날릴 수 있다. 이것은 별개의 블로워 장치를 설치하지 않고 금속 커버 내에 공급되는 방전용 가스의 유량을 크게 함으로써 가능하다. 또한, 상기 블로워 장치에 의한 가스류는 그 온도를 조정함으로써 기판의 냉각 또는 가열하는 수단으로서 사용할 수도 있다. 또한, 사용 조건에 따라 전극(16)에 물방울 등이 부착되는 우려가 있는 경우에는 도시하지 않았지만 적당한 히터를 이용하여 전극(16) 및 금속 커버(17)의 주위를 가열해도 된다.
도 8 및 도 9는 도 7의 실시예를 보다 변경시킨 표면 처리 장치의 실시예가 도시되어 있다. 가늘고 긴 봉 형상을 이루는 방전 발생 전극(16)이 금속 커버(17)의 내부에 절연 부착구(18)에 의해 수평으로 유지되어 있다. 금속 커버(17)는, 전극(16)에 대응하는 길이의 가늘고 긴 대체로 단면 정방형의 상자형을 이루며, 그 대각선이 각각 수직, 수평을 이루는 방향으로 배치되는 동시에, 상기 정방향의 아래쪽의 각부(角部)가 전체 길이에 걸쳐서 소정의 폭으로 절제되어 아래를 향해 가늘고 긴 개구(22)가 형성되며, 반응성 가스류를 금속 커버(17)내에서 아래쪽으로 가능하게 되어 있다. 그리고, 길이 방향을 따라 개구(22) 양측의 변 가장자리부(28)가 쌍전극을 구성하고 있다. 당연하게 금속 커버(17)의 개구(22)의 폭을 상당히 확대하여 전극(16)을 금속 커버(17)의 하단에서 아래쪽으로 돌출시키거나 금속 커버(17) 자체를 제거함으로써 전극(16)과 피처리재와의 사이에서 직접 방전을 발생시킬 수 있다.
본 실시예에서는 전극(16)에 전원(15)으로부터 전압을 인가하면 전극(16)의 전체 길이에 걸쳐 금속 커버(17)의 쌍전극부(28)와의 사이에 기체 방전된다. 방전에 의해 생성된 상기 방전용 가스의 활성종은 개구(22)에서 거의 전체 길이에 걸쳐서 아래쪽으로 반응성 가스류(27)로 되어 분출된다. 이때, 상기한 표면 처리 장치와 전자 부품(6) 및 리드(7)를 전극(16)의 횡방향으로 상대적으로 이동시킴으로써 다수의 전자 부품(6) 및 리드(7)를 동시에 일괄하여 처리하는 것이 가능하다.
도 10a 및 도 10b는 전술한 도 8의 전극(16) 및 금속 커버(17) 구조의 변형예가 각각 도시되어 있다. 어느 실시예도 방전 발생용 전극(16)이 단면 역 T 자 형상의 내부 공간(29)을 가진 금속 커버(17)내에 둘러싸이도록 구성되어 있다. 그리고, 금속 커버(17)의 밑면(30)에는 다수의 가스 분출구(31)가 폭방향 및 길이 방향으로 열려 설치되어 있다.
도 10a의 실시예에서는 전극(16)이 금속 커버(17)의 길이방향에 걸쳐서 연장되는 단면 I 자형의 판 형상을 이루고 있기 때문에 방전이 발생하는 것은 전극(16)과 그 바로 아래쪽에 위치하는 금속 커버 밑면(30)의 중앙부분 뿐이다. 따라서, 중앙부근의 분출구(31)에서만 반응성 가스류(27)가 분출된다. 이에 대해, 도 10b의 실시예에서는 전극(16)이 금속커버(17)의 내부공간(29)의 형상에 대응하는 역 T 자형의 단면 형상을 갖는다. 이 때문에, 전극(16)의 폭 방향으로 플랜지 형상으로 연장되어 나온 하단부(32)와 그에 대면하는 금속 커버 밑면(30)과의 사이에 거의 전면적으로 방전이 발생한다. 따라서, 이 경우에는, 거의 모든 분출구(31)에서 반응성 가스류를 분사할 수 있다. 이와 같이 방전을 발생시키는 위치, 그 수 및 가스 분출구 등은 사용조건이나 처리재에 따라 적당히 또한 임의로 변화할 수 있다. 또한, 이와 같은 구성으로 하는 것으로 처리 면적을 보다 한층 크게 하여 처리능력을 높게 하는 것이 가능하다.
도 11는 표면 처리를 현장에서 필요에 따라 국소적으로 하기 위한 처리 장치(33)를 개략적으로 도시하고 있다. 처리 장치(33)는 필요에 따라 작업자가 손으로 쥐고 작업할 수 있는 소위 건(gun) 타입의 구조를 가지고 있고, 그 선단에 개구를 가진 원통 형상의 노즐(34)의 내부에 방전 발생부(35)가 설치되어 있다. 방전 발생부(35)는 그 기본 구조가 상기한 각 실시예의 표면 처리 장치와 같으며 도시되지 않은 가스 공급 장치 및 전원에 접속됨과 함께 방전에 의해 생성되는 활성종을 함유하는 반응성 가스류가 방전 발생부(35)의 하부에서 노즐(34)의 선단 개구(36)로 안내되어 피처리재를 향하여 분출된다.
도 12a에는 방전 발생부(37)와 반응성 가스류를 분사하는 노즐부(38)를 별개로 설치하며, 이들을 가요성 튜브(39)로 연결한 표면 처리 장치(40)가 도시되어 있다. 방전 발생부(37)는 도시되지 않은 전원과 가스 공급 장치 등을 일체로 조립한 고정식 또는 이동식의 본체(41)에 내장되며, 그래서 발생시킨 반응성 가스류가 가요성 튜브(39)를 통해 보내지고, 노즐부(38)에서 피처리재에 분출시키도록 되어 있다. 가요성 튜브(39)의 길이는 활성종을 유효하게 상기 피처리재에 도달시킬 수 있는 점에서 최대로 약 5m, 바람직하게는 2m 정도가 바람직하다. 이와 같이 노즐부(38)를 별체로 함으로써 작업성이 향상함과 함께 장치(40)의 처리 능력을 필요에 따라 높일 수 있다.
노즐부(38)는 가요성 튜브(39)의 선단에 제거 가능하게 장착되어 있다. 도 12b에는 이와 같은 교환 가능한 노즐부(42)가 도시되어 있다. 도 12a의 노즐부(38)는 비교적 큰 원반 형상을 이루며, 넓은 면적을 한번에 처리할 수 있는 반면에, 도 12b의 노즐부(42)는 직사각형을 이루며, 비교적 작은 부분을 처리하는 것에 적합하다. 이와 같이 노즐부를 적당히 교환함으로써 피처리물과 사용 조건의 변화에 용이하게 대응할 수 있으며, 작업상의 융통성이 향상한다.
도 13 내지 도 15에는 각각 본 발명에 의한 방전 처리의 효과를 높이기 위해 수분을 부가하기 위한 구체적인 구성이 도시되어 있다. 도 13에 도시한 실시예에서는, 가스 공급 장치(4)로부터 표면 처리 장치(43)에 가스를 공급하는 파이프(44)의 도중에 바이패스를 설치하여 분기하며 상기 가스의 일부를 밸브(45)에 의해 조절하여 탱크(46) 내에 보낸다. 탱크(46) 내에는 물, 적합하게는 순수(純水)(47)가 저류(貯留)되며, 히터(48)에 의해 가열되어 수증기를 발생시키기 쉽게 되어 있다. 탱크(48)내에 도입된 가스는 수증기를 함유하여 다시 파이프(44)로 되돌아가며 가스 공급 장치(4)에서 직접 보내지는 상기 가스와 혼합되어 표면 처리 장치(43)에 공급된다.
이와 같이 표면 처리 장치(43)에 보내지는 가스 중에 수분을 함유시킴으로써 피처리재에 결로를 생기게 할 우려가 없이 좋은 상태로 된다. 또한, 첨가하는 수분의 양은 밸브(45)의 열림 정도 및 히터(48)로부터 탱크(48)내의 물(47)의 온도를 조절함으로써 조정된다.
도 14에 도시한 다른 실시예에서는 가스 공급 장치(4)에서 상기 표면 처리 장치에 통하는 파이프(44)의 도중에 무화기(霧化器)(49)를 설치하고, 이것에 탱크(46)로부터 물(47)을 공급한다. 이에 의해, 상기 처리 장치에 보내지는 가스에 수분을 부가하는 것이 가능하다. 이 경우, 탱크(46)내에 도 13의 실시예와 마찬가지의 히터를 설치하여 온수를 무화기(49)에 공급함으로써 물의 미립화를 촉진할 수 있다. 또한, 가스 공급 장치(4) 및 파이프(44)는 별개로 송풍 수단 및 관로를 설치하고, 무화기(49)에 의해 무화된 수분을 강제적으로 상기 표면 처리 장치에 직접 보내는 것이 가능하다.
도 15의 실시예에서는 탱크(46)내의 물(47)을 히터(48)로 가열하여 수증기를 발생시켜 파이프(50)에 의해 방전처리가 행해지는 피처리재의 표면부근에 직접 공급할 수 있다. 이 경우, 비교적 온도가 낮은 피처리재의 표면에 결로를 생기게 할 가능성이 있지만, 결로에 의해 상기 피처리재에 바람직하지 않은 영향을 줄 우려가 있는 경우에는, 파이프(50)를 상기 표면 처리 장치에 또는 파이프(44)의 도중에 접속하여 방전을 생기게 하기 이전에 상기 가스에 첨가하는 것도 가능하다.
도 16는 테이프 캐리어에 전자 부품을 접속하는 ILB(inner lead bonding)에 있어서 본 발명에 의해 표면 처리를 행할 수 있는 장치의 실시예를 개략적으로 도시하고 있다. 이 ILB 장치(51)는 테이프 캐리어(52)를 송출하는 릴(53)과 본딩을 행하는 본딩부(54)와 본딩을 종료한 테이프 캐리어(52)를 수납하는 감는 릴(55)로 된 주지의 구성에 부가하여 본딩부(54)의 앞에 테이프 캐리어(52)를 표면 처리하기 위한 표면 처리 장치(56)가 배치되어 있다. 테이프 캐리어(52)는 모터(57)에 의해 반송되며 복수의 가이드 롤러(58)로 안내되고 보냄 릴(53)에서 표면 처리 장치(56) 및 본딩부(54)를 통과하여 감는릴(55)에 보내진다. 본딩부(54)는 잘 알려진 바와 같이 가압 실린더로서 상하로 구동되는 본딩 실(59)을 가지고 있고, 칩 스테이지(60) 위에 위치 결정된 IC 칩(61)에 테이프 캐리어(52)의 열린 구멍으로 돌출되는 내부 리드(62)를 가압 가열하여 접속한다.
표면 처리 장치(56)는 상기 어느 표면 처리 장치, 예컨대 도 1의 표면 처리 장치(1)와 동일의 구성으로 되며, 가스 공급 장치(4)에서 보내진 가스에 전원(2)에서 고주파 전압을 인가함으로써 대기압 근방의 압력 하에서 전극(3)과 테이프캐리어(52)와의 사이에서 기체 방전시킨다. 방전에 의해 발생된 활성종에 노출됨으로써 내부 리드(62) 및 테이프 캐리어(52)의 표면에서 유기물, 무기물의 오염이 제거된다. 이에 의해, 내부 리드(62)와 IC 칩(61)과의 접합성이 큰 폭으로 향상된다. 이 경우, 별개의 표면 처리 장치를 이용하여 IC 칩(61)의 접합면을 마찬가지로 표면 처리하여 두면, 양자의 접합성이 보다 향상된다. 또한, 상기 표면 처리에 의해 동시에 내부 리드(62) 및 테이프 캐리어(52)의 표면이 개질되어 번짐성이 향상된다. 따라서, 후공정에서 이들을 수지 밀봉하는 경우에, 몰드 수지와의 밀착성이 향상된다. 이에 의해, 최종적으로 TCP(Tape Carrier Package)의 수율이 향상된다.
또한, 본 발명의 표면 처리 방법은 액정 디스플레이의 제조에 있어서의 드라이 세정에 이용할 수 있다. 액정 디스플레이의 제조 공정은 도 17에 도시된 바와 같이 공정 순서에 패턴 기판 제작공정, 셀 제작 공정, 액정 모듈의 제작 공정으로 크게 나누어진다. 먼저, 패턴 기판 제작공정에서는, 투명 전극 기판을 세정한 후 필요한 전국, 배선을 주지의 진공 증착법 및 CVD 법을 이용하여 패터닝하여 패턴 기판을 형성한다. 다음에, 셀 제작 공정에 있어서 상기 패턴 기판을 세정한 후 배향막을 형성하고, 또한 세정한 후 액정 셀을 형성한다. 소정 치수의 상기 액정 셀에 편광판을 부착하여 액정 패널을 형성한다. 검사를 통과한 상기 액정 패널은 최후로 모듈 제작 공정에서, 구동용의 IC 칩이나 장착기판을 접속하고, 수납체에 조립되어 액정 디스플레이가 완성된다.
본 실시예에서는, 패턴 기판 제작 공정 중의 세정 공정 및 셀 제작 공정 중의 2 회의 세정 공정에서, 상기한 대기압 근방의 플라즈마 방전에 의한 표면 처리를 기판의 전면에 대해서 행한다. 이에 의해 기판표면으로부터 유기물·무기물의 오염을 제거하며, 후공정을 위해 번짐성을 개선할 수 있다. 본 발명에 의하면, 낱장 처리에 의한 기판의 세정이 가능하기 때문에, 특히 번짐성에 대해서는 일괄 처리의 경우와 같이 포트 라이프에 주의할 필요가 없으며, 나중의 패터닝 공정, 배향막 형성 공정 등의 스케줄, 각 작업이 행해지는 장소, 이들간에 있어서의 운반의 문제 등을 고려하여, 최적으로 생산 관리를 할 수 있다. 또한, 세정 후의 기판은 실시간으로 후공정으로 보내지는 것이 가능하기 때문에 인라인화를 용이하게 실현할 수 있다. 또한 필요에 따라, 기판의 일부분만을 선택적으로 세정하는 것도 가능하다.
또한, 액정 셀 표면에 편광판을 붙여 장착하는 공정의 전처리로서, 마찬가지로 본 발명에 의한 대기압 근방에서의 표면 처리를 행한다. 이에 의해 이전의 공정에 있어서 액정 셀 표면에 부착한 플럭스, 스크라이브의 잔재와 지문의 오염 등의 유기물, 무기물을 간단히 고속도로 또한 낮은 가격으로 제거할 수 있다. 이에 의해, 종래의 사람 손에 의한 오염 제거의 작업이 불필요하게 되며, 수고 및 처리 시간을 줄일 수 있고, 또한 액정 셀 표면을 물리적으로 손상시키지 않고 액정 셀과 편광판과의 사이에 기포가 남아 영상 불량 등의 표시결함을 생길 우려를 확실하게 해소할 수 있다.
최후의 모듈 제작 공정에 있어서, 수납체 조립 후에 최종검사를 행하여 액정 패널에 실장된 반도체 칩에 불량품이 발견된 경우에는 이것을 제거하여 양품의 칩으로 교환한다. 예컨대, 도 18에 나타내는 액정 패널(63)은 소위 COG(Chip on glass) 방식에 의해 액정셀(64)의 유리면에 복수개의 구동용 반도체 칩(65)이 직접 접속되어 있다. 본 발명에 의하면, 발견된 불량품의 반도체 칩(66)만을, 예컨대 그 접합부를 가열함으로써 제거한다.
다음에, 양품의 반도체 칩을 교환하여 실장하기 전에 그 접합 영역(67)에 선택적으로 본 발명에 의한 대기압 근방에서의 방전에 의한 활성종을 함유하는 가스를 노출하여 표면 처리를 행한다. 이 경우, 표면 처리 장치(68)와 액정 셀(64)과의 사이에 도 19에 도시된 바와 같이 접합 영역(67)에 대응하는 열린 구멍(69)을 가진 마스크(70)를 사용하면 간단히 다른 반도체 칩(65)과 그 접합부에 영향을 주지 않도록 하는 것이 가능하기 때문에 문제가 없다. 따라서, 종래의 국소적인 처리가 곤란한 웨트 세정 및 각종 드라이 세정과 같이 전체 반도체 칩을 제거할 필요가 없다. 본원의 발명자가 실험한 결과, 이와 같이 해서 표면 처리함으로써 접합영역(67)에서 불량품(66)을 제거한 후에 잔존하는 접착제, 납땜재 등이 다른 부분에 탑재된 양품의 반도체 칩 등에 어떠한 영향을 주는 일없이 제거되었다. 동시에, 접합 영역(67)의 번짐성이 개선되어 양품의 반도체 칩을 양호하게 접속하는 것이 가능하였다. 또한, 접합부의 세정에 있어서, 상기 표면 처리만으로 지문에 함유된 알카리 잔사(殘渣)를 제거하는 것은 곤란하였지만, 표면 처리의 전 또는 후의 순수 세정을 조합하여 행함으로써 완전히 세정할 수 있었다.
또한, 본 실시예에서는 건 타입의 표면 처리 장치(68)를 이용하여 인라인화할 수 있으며, 이것을 반도체 칩의 본딩 장치와 일체화함으로써 세정기 장착 본딩 장치가 얻어졌다. 또한, 본 발명은 당연하지만 COG 방식 이외의 방법에 의해 액정 셀과 장착 기판을 접속한 액정 패널에 관하여 동일하게 적용할 수 있으며, 또한, 액정 패널 이외에 전자 부품을 탑재한 프린트 기판 등의 반도체 장치의 제조에 있어서도 마찬가지로 적용할 수 있다.
다음에, 또 다른 실시예로서, 상기 도 16에 도시한 테이프 캐리어에 전자 부품을 접속하는 ILB 공정의 후공정에 본원 발명을 적용한 예를 설명한다. 즉, 테이프 캐리어에 전자부품을 ILB 공정으로 접속한 TCP에 대하여 본딩 또는 트랜스퍼 몰딩 등의 패키지를 행한 후에 이 TCP를 또한 회로기판에 접속하는 OLB(Outer Lead Bonding) 공정의 전처리에 본원 발명을 적용함으로써 OLB 공정에서의 번짐성을 향상시킨 것이 본 실시예이다.
TCP의 리드와 회로 기판의 패턴과의 접속은 땜납에 의해 행하는 경우, 이방성 도전 필름에 의해 행하는 경우 등이 있다.
땜납에 의해 행하는 경우는 TCP의 리드의 핑거부에 땜납 코팅을 행하며, 또한 회로 기판의 패턴에 대해서도 땜납 도금을 행한다. 그리고, 이들을 350∼400 ˚C 정도로 지그(jig)에 의해 가열 압착하여 접합한다. 이 가열 압착 전에 상기 본 발명의 플라즈마 처리를 TCP 및/또는 회로 기판의 땜납부분에 행하고, 번짐성을 향상시키는 것이 본 실시예이다. 이어서, 땜납에 의해 접속하는 경우의 구체적인 설명을 행한다.
후술의 도 22에 도시된 상측 전극을 가진 도 21에 도시된 장치를 이용하여, 고주파 전력 200W 처리 가스로서, He를 유량 20 리터/분, CF4를 300ccm, 그것과 수증기 등의 수분이 2%인 것을 이용한다. 그러면, 땜납 위의 자연 산화막(SnO)이 번짐성 향상을 위해 유효한 재질(SnF2)로 아래와 같이 변화한다.
CF4 + 2H2O → CO2 + 4HF
2HF + SnO → H2O + SnF2
이어서, TCP의 리드와 회로기판의 패턴과의 접속이 이방성 도전필름에 의해 행해지는 경우의 실시예에 대하여 서술한다. 여기에서 TCP의 리드 또는 회로기판 패턴의 양쪽 또는 어느 한 쪽에 땜납이 형성되어 있으면 상기와 마찬가지로 처리를 행하면 좋다. 그러나, 예를 들어 TCP의 리드에 납이 형성되어 있지 않으면, 더욱이 그 리드가 동으로 된 경우에도 상기와 마찬가지의 처리 조건으로 행한다. 이때, 구리(銅) 위의 접합에 좋지 않은 자연 산화막(CuO)이 기체의 가스(CuF2)로 아래와 같이 변화하여 구리의 표면이 노출되어 번짐성이 향상된다.
CF4 + 2H2O → CO2 + 4HF
2HF + CuO → H2O + CuF2
다음에, 또 다른 실시예로서 도 20a 내지 도 20c 및 표 4를 참조하여 TAB(Tape Automatic bonding), 즉 IC 등의 전자부품이 ILB 공정에 의해 장착된 캐리어 테이프의 IC 등의 전자부품에 대해 그 보호로서 행하는 본딩의 전처리에 본 발명을 적용한 예를 설명한다. 본딩막은 IC 등의 전자 부품을 외계에서의 온도나 기계적인 손상, 불순물의 오염으로부터 보호하기 위해 설치되어 있다. 따라서, 이 본딩막은 그 목적을 달성하기 위해 IC 등의 전자부품의 주위에 충분히 들어가게 형성할 필요가 있다. 이 본딩막은 에폭시 수지 등으로 되어 있다. 본딩 막을 충분히 주위에 들어가게 하기 위해 본 발명의 처리를 적용하여 번짐성을 향상시킨다.
제 20 도를 이용하여 설명한다. 제 20 도에서, 2010은 본딩 수지를 도포하기 위한 디스펜서, 2011은 디스펜서(2010)의 노즐, 2012는 테이프 캐리어, 2013은 테이프 캐리어 위에 인쇄된 리드, 2014는 IC 칩, 2015는 본딩 수지이다. 도 20a를 아래쪽에서 본 도면이 도 20b이다. 도 20a 및 도 20b는 본딩 수지(2015)를 도포하기 전의 상태를 나타내며, 도 20c는 본딩 수지(2015)를 도포한 후의 상태를 도시한다. 제 20C 중의 "α"는 테이프 캐리어(2012)의 IC 칩(2014)이 설치되어 있는 측의 IC 칩(2014)의 단부에서 본딩 수지(2015)의 단부까지의 거리를 도시하고 있다. 이것을 표 4에서는 들어가는 양으로 표현하였다. 또한, 표 4 중에서 들어가는 양(α)은 1 개의 TCP에서의 평균치를 나타내고 있다.
다음에, 구체적인 처리 조건을 설명한다. 도 20a보다 앞의 상태에서 도 22에 도시한 상측 전극을 가진 장치로, 도 24에 도시한 상태로 대기압 플라즈마 처리를 행한다. 사용가스는 4 리터/분에 유량의 He와 200 ccm의 02이며, 인가 전력은 표 4 에 도시된 바와 같이, 각종 값이 적당하지만 150 W가 바람직하다. 표 4의 본 발명 A 내지 D는 본 실시예이며, 들어가는 양(α)이 모두 양호한 값을 나타낸다. 이것은 종래예의 플라즈마 등, 어떠한 처리도 실시하지 않는 본딩 수지를 도포한 종래 A 및 종래 B의 들어가는 량(α)과 비교하면 명확하다. 종래 A는, 종래의 처리 가운데 가장 좋은 값을 나타내며, 종래 B는 종래의 처리 가운데 불량품으로 된 것의 값을 나타낸다.
[표 4]
다음에, 보다 또 다른 실시예를 도 21부터 제 25 도를 이용하여 설명한다. 이 실시예는 전극과 피처리 부재(워크)와의 사이에서 방전 및 플라즈마의 생성을 행하는 전극 구조 및 그 전극을 이용한 각종 워크의 처리 방법에 관한 것이며, 상기 ILB 공정의 전처리, 몰드(수지밀봉) 공정의 전처리, OLB 공정의 전처리, 본딩수지의 도포공정의 전처리 및 액정패널에 대한 처리 등에 적용 가능하다.
또한, 상기 도 1, 도 3 내지 도 6 및 도 16는, 처리 장치를 간략화하여 도시하고 있지만, 이들 도면의 처리 장치는 도 21에서 도 24까지의 처리 장치를 이용하여 처리를 행하도록 해도 된다.
도 21는 전극과 워크와의 사이에서 방전하는 타입의 전극 구조의 입체도(일부투시도)이다. 도 21에 있어서, 2110은 상측 전극(2111)을 처리 장치에 접속하기 위해 절연체로 되는 커넥터, 2111은 상측 전극, 2112는 가스가 통하는 가스 유로, 2113은 알루미나 또는 세라믹 등으로 된 절연체, 2114는 피처리재인 워크, 2115는 하측 전극, 2116은 가스를 워크(2114)에 분사하기 위한 슬릿 형상의 구멍, 2117은 워크의 양면을 한번에 양측에서 처리하기 위한 가스를 방출하는 슬릿 형상의 구멍이다.
He, O2, CF4, 수증기 등의 사용 가스는 상측 전극(2111)의 위쪽의 가스 유로(2112)(도면에서는, 3 개소)로부터 도입되며, 워크(2114)에 대해서는 스폿 형상이 아닌 슬릿 형상으로 분사된다. 이와 같이 도면의 3 개소의 가스 유로(2112)는 도중에서 모두 연결되어 있는 구성으로 한다. 이것은 플라즈마 발생의 균등화에 유효하다.
워크(2114)는, TAB, TCP에 이용되는 폴리이미드 등으로 된 캐리어 테이프, 리드프레임, 액정 패널 등으로 되어 있고, 워크(2114)의 도전체의 부분과 상측 전극(2111), 또는 하측 전극(2115)과 상측 전극(2111)과의 사이의 공간에서 방전이 일어나며, 따라서 플라즈마가 생성된다. 이 방전은 정확하게는 상측 전극(2111)의 아래 방향으로 볼록형으로 된 맨 아래 면, 즉 아래에 얇은 절연체(2113)가 존재하고 있는 부분의 상측 전극(2111)의 면과, 워크(2114)와의 사이 또는 하측 전극(2115)과의 사이에서 행해진다. 이 방전이 일어나는 공간은 바람직하게는 5mm 이하에서 0mm보다 큰 것이 좋다. 또한, 워크(2114)는 2114의 부호를 빼내는 방향으로 이동하면서 플라즈마 처리가 가능하다.
하측 전극(2115)에 설치된 슬릿형상의 구멍(2117)도 사용하여 워크(2114)의 뒷면도 표면과 동시에 플라즈마 처리를 행하는 경우는 워크(2114)를 도시하지 않는 기구에 의해, 상측 전극(2111)과 하측 전극(2115)에 접하지 않도록 그들 사이에서 뜨게 하는 것이 필요하다. 워크(2114)의 뒷면의 처리가 필요하지 않고, 표면의 처리만 있으면 워크(2114)는 하측 전극(2115)에 접해도 된다.
상측 전극(2111)의 아래 면 및 측면에 형성된 절연체(2113)는 두께 0.5mm 정도의 알루미나 또는 세라믹 등으로 되어 있고 상측 전극(2111)의 방전에 기여하는 부분과 워크(2114)와의 사이 또는 하측 전극(2115)과의 사이에서 발생하는 아크 방전등의 이상 방전을 방지하기 위해 필요한 것이며, 본 실시예의 특징 중 한가지이다. 이 워크 방전등의 이상 방전이 발생하면, 워크에 IC 칩 등의 부품이 탑재되어 있는 경우에, IC 칩을 파괴하게 된다.
도 21 상측 전극(2111)을 도 22의 것으로 변경하거나, 가스 유로(2112)를 도 22 및 도 23의 것으로 변경하거나, 하측 전극(2115)을 도 24 또는 제 25 도의 것으로 변경하거나 하는 것이 가능하다. 또한, 도 21에서 제 25 도의 각 구성부분은 각각 어떠한 조합이라도 가능하다.
이어서, 상측 전극의 다른 구성을 도 22 및 도 23를 참조하여 설명한다. 이 실시예는 적은 사용 가스량으로 균일하며, 또한 처리 시에 정상인 플라즈마의 발생을 일으키게 하기 위해서 유효하다. 도 22는 도 21와 같은 처리 장치의 폭이 좁은 방향의 상측 전극의 단면도이다.
도 22는 상측 전극의 구조를 도시한 것으로서, 2210은 상측 전극(2211)을 처리 장치에 접속하기 위한 절연체로 된 커넥터, 2211은 상측 전극, 2212는 가스 유로, 2213은 필요에 따라 상측 전극(2211)을 냉각하기 위한 냉각수이고, 2214는 다공질의 알루미나 또는 세라믹 등의 절연물로 된 다공질재료, 2215는 알루미나 또는 세라믹 등으로 된 절연체, 2216은 공간, 2217은 가스를 분사하는 슬릿 형상의 구멍이다.
도 22의 가스 유로(2212) 아래에 존재하는 다공질재(2214)는 가스 유로(2212)의 금속부분과, 도시하지 않은 워크 또는 하측 전극과의 사이의 아크방전 등의 이상 방전을 방지하기 위해 설치한 것이다.
또한, 도 22의 절연체(2215)는 도 21의 절연체(2113)와 마찬가지의 역할을 가지고 있다. 즉, 공간(2216)과 슬릿형상의 구멍(2217)에 끼어있는 상측 전극(2211)의 아래 면(금속), 즉 방전 부분과 도시하지 않은 하측 전극과의 사이에서 발생하는 아크 방전 등의 이상 방전을 방지하기 위해 절연체(2215)를 설치하고 있다. 이에 의해, 워크의 파손이 발생하지 않는다. 이때, 상측 전극(2211)의 방전 부분 아래에 존재하는 절연제(2215)의 두께는 0.5mm 정도이다.
또한, 이 도 22의 절연체(2215)는 아래쪽을 크게 좌우로 돌출된 날개 형상으로 하였다. 이 날개 형상에 의해 슬릿형상의 구멍(2217)에서 방출된 가스를 방전 공간에 가두기 쉽게 할 수 있다. 이 날개 형상의 절연체(2215)도 본 실시예의 특징 중 한가지이다. 가스를 방전 공간에 가두기 쉽다는 것은 같은 플라즈마 처리를 행하는데 있어서 날개 형상이 있는 경우가 없는 경우보다 사용가스의 소비량을 적게 할 수 있다는 의미이다. 예컨대 도 21와 같은 절연체(2113)를 가진 장치의 경우는 방전에 필요한 He 가스가 20 리터/분인 것에 대해서, 도 22와 같은 날개 형상의 절연체(2215)를 가진 장치의 경우는 방전에 필요한 He 가스가 3 리터/분으로 좋다. 이 절연체(2215)의 날개 형상은 필요에 따라 좌우로 돌출한 량을 조정 가능하게 한다. 또한, 날개 형상의 절연체(2215)를 가진 장치에서는 워크를 대기압 중의 플라즈마에 의해 에칭하는 경우에 에칭한 물질의 워크에 다시 부착하는 것을 방지할 수 있다.
다음에 도 22의 공간(2216)에 관하여 설명한다. 플라즈마의 발생에 기여하는 방전은 공간(2216)과 슬릿형상의 구멍(2217)에 끼어져 있는 상측 전극(2211)의 아래면(금속) 즉 방전부분과 도시하지 않은 워크 또는 하측 전극과의 사이에서 행해진다. 이 경우 방전면적을 넓히기 위해 공간(2216)에 추가의 금속을 상측 전극(2211)에 접속하는 형으로 형성하면 좋다. 따라서, 공간(2216)은 방전 면적을 증감시키기 위한 것이다.
도 22의 가스 유로(2212)가 그 도중에 굽어있지만 이것은 본 실시예의 특징 중 하나이다.
도 21의 가스 유로(2112)는 직선이었다. 도 21와 같이 가스 유로(2112)가 전체로서 직선적인 형상이면, 스폿 형상으로 도입된 가스가 아래의 슬릿형상의 구멍(2116)에서 방출되는 경우에 가스농도에 불균일이 생기며 플라즈마의 불균일화로 이어지는 것이 있었다. 즉, 가스 유로 아래에 위치하는 슬릿형상의 구멍의 부분에서 다른 슬릿 형상의 구멍의 부분보다도 많은 가스가 분출하기 쉬운 것이다. 플라즈마의 불균일화는 처리의 불균화로 되며 신뢰상의 문제이다.
그래서, 도 21의 가스 유로(2112)를 개량한 것이 도 22의 가스 유로(2212)이다. 도 23도 참조하면서 도 22의 가스 유로(2212)에 관하여 설명한다.
도 23는 도 22의 가스 유로(2212)만을 입체적으로 빼내어 기재한 것이다. 도 23에 있어서, 2310은 스폿형상의 가스 도입구, 2311은 슬릿 형상의 가스 방출구이다. 도 23에서는 가스 도입구(2310)를 생략하여 2 개소만 기재하고 있지만 실제의 가스 도입구는 도 21와 같이 3 개소이든지 또는 4 개소 정도가 적당하다. 또한, 도 23에는 도 22에 기재된 다공질의 알루미나 또는 세라믹 등의 절연물로 되는 다공질재(2214)도 생략하여 도시되어 있지 않지만 실제로는 다공질재를 도 23의 슬릿형상의 가스 방출구에 따라 형성하는 것이다.
도 23와 같이, 도 22의 가스 유로(2212)를 구성함으로써 다음과 같은 효과가 있다. 즉, 가스 도입구(2310)에서 도입된 가스가 슬릿형상의 가스 방출구(2311)에서 방출될 때까지 충분한 농도로 균등화되기 위해 워크에 대해서 균등한 플라즈마 처리가 행해진다.
다음에, 도 24 및 제 25 도를 참조하여 다른 실시예로서 TCP 및 리드 프레임의 플라즈마 처리에 대하여 설명한다.
먼저, 도 24를 참조하여 다른 실시예를 설명한다. 도 24는 도 21와 같은 처리 장치의 길이 방향의 단면도이다.
도 24는 테이프 형상의 TCP가 도면의 지면에 대해서 수직방향으로 이동하면서 플라즈마 처리를 행하는 것이다. 또한, TCP 의 IC 칩을 본딩 또는 트랜스퍼 몰딩하기 전의 대기압 플라즈마 처리를 도시한 실시예이다. 또한 이 플라즈마 처리의 조건은 표 1 및 표 2와 같이 앞서 상세히 나타낸 것을 그대로 이용할 수 있다. 예컨대, 상측 전극(2410)과 하측 전극(2411)에 인가하는 고주파의 주파수는 13.56MHz, 사용가스는 He + O2, 처리시간은 5 초이다.
도 24는 도 21 또는 도 22에 비교해서 각부의 구성을 생략하여 도시하고 있지만, 실제로는 특히 상측 전극에 관해서는 도 21 및 도 22의 구성을 적용하는 것이다. 도 24에 있어서 2410은 상측 전극, 2411은 하측 전극, 2412는 TCP의 테이프 캐리어, 2413은 IC 칩, 2414는 리드, 2415는 하측 전극(2411)에 설치된 오목부, 2416은 상측 전극(2410)의 방전부 측에 설치된 아크 방전등의 이상 방전을 방지하기 위한 절연체이다.
또한, 도 24의 오목부(2415)는 플라즈마를 TCP의 상측 전극에서 보아 반대측(IC 칩이 존재하지 않는 측)에 들어가게 하여 테이프 캐리어의 양측, 리드 및 IC 칩 표면의 플라즈마에 의한 개질(改質)을 충분히 행하기 위함과 후술하는 것과 같이 방전의 집중을 방지하기 위해 필요한 것이며, 본 실시예의 특징 중 한가지이다.
도 24에 있어서 상측 전극(2410)의 횡폭은 80mm 정도이며 오목부(2415)의 폭 "(ㄷ)"은 30mm 정도이며 TCP 의 폭 "(ㄹ)"은 35mm 정도이고 오목부(2415)의 깊이 "(ㄱ)"은 3mm 정도, TCP 의 두께 "(ㄴ)"은 1mm 정도이며 상측 전극(2410)의 아래면에서 오목부(2415)의 바닥부까지의 거리 "(ㅁ)"은 5mm 정도 이하이다.
상기한 바와 같이 방전간 간격으로서는 최대라도 5mm 정도이며 본 실시예의 경우는 그 방전간 간격 "(ㅁ)"으로 된다. 왜냐하면, TCP는 주체적으로는 폴리이미드 등의 절연체의 테이프에 구리(銅) 등의 도전체의 리드를 인쇄한 것이다. 그 도전체의 리드(2414)가 많이 존재하고 있는 부분에서는 상측 전극(2410)과 TCP의 리드(2414)와의 사이에서 방전이 생기지만 리드(2414)가 거의 존재하지 않는 부분에서는 상측 전극(2410)과 하측 전극(2415)의 오목부(2415)의 바닥부와의 사이에서 방전하는 것이 된다. 이때, 오목부(2415)의 깊이를 4mm 정도 이상으로 깊게 하면 상측 전극(2410)과 오목부(2415)와의 사이가 5mm를 넘는 거리로 되며, 이들 사이에서는 유효하게 방전하지 않게 되어, 상측 전극과 오목부(2415) 이외의 하측 전극(2411)과의 사이에서 밖에 방전이 일어나지 않게 된다. 그렇게 되면 아래쪽의 방전 면적 축소에 의한 방전의 집중이 발생한다. 이 방전의 집중에 의해 많은 워크가 좁은 범위에 집중되기 때문에 TCP 위의 리드의 단선이 생기며 TCP 의 파손으로 이어진다. 그 때문에 TCP 의 플라즈마 처리의 경우는 오목부(2415)의 깊이 "(ㄱ)"가 포인트로 되며, 그 값은 상기한 것같이 3mm 정도가 적당하다.
이어서 제 25 도를 참조하여 또다른 실시예를 설명한다. 도 25a는 도 21와 같은 처리 장치의 폭이 좁은 방향의 단면도이며 도 25b는 도 21와 같은 처리 장치의 길이 방향의 단면도이다.
제 25 도는 IC 칩이 3 개 탑재된 리드 프레임을 하측 전극 위에 올려놓고 플라즈마 처리를 행하는 것이다. 또한, 리드프레임 위의 IC 칩을 트랜스퍼 몰딩하기 전의 대기압 플라즈마 처리를 도시한 실시예이다. 또한 이 플라즈마 처리의 조건은 표 1 및 표 2 와 같이 앞에 상세히 서술하고 있는 것이지만, 그대로 이용할 수 있다. 예컨대 상측 전극(2510)과 하측 전극(2515)에 인가하는 고주파의 주파수는 13.56MHz 사용가스는 He + O2, 처리시간은 5 초이다.
제 25 도는, 도 21 또는 도 22에 비교하여 각부의 구성을 생략하여 도시하고 있지만, 실제로 특히 상측 전극에 대해서는 도 21 및 도 22의 구성을 적용한다. 제 25 도에 있어서, 2510은 상측 전극, 2511은 가스 유로이며 상기의 도 22의 가스 유로(2212)와 마찬가지로 가스를 균등화하여 슬릿형상의 가스 방출구에서 방출되는 기능을 갖고 있다. 2512는 상측 전극(2510)의 방전부측에 설치된 아크 방전등의 이상 방전을 방지하기 위한 절연체, 2513은 리드프레임, 2514는 IC 칩, 2515는 하측 전극, 2516은 하측 전극(2515)에 설치된 오목부이다.
또한, 제 25 도 중의 오목부(2516)는 플라즈마를 리드 프레임(2513)의 상측 전극에서 보아 반대측(IC 칩(2514)이 존재하는 측)에 들어가게 하여, 리드 프레임의 양측 및 IC 칩 표면의 플라즈마에 의한 개량된 질을 충분히 행하기 위해 필요한 것이며, 본 실시예의 특징 중 하나이다. 그러나, 오목부(2516)에 관하여 본 실시예와 도 24의 실시예와의 다른 부분은, 도 24는 방전의 집중의 방지를 고려하여 오목부의 깊이를 결정하여 놓은 것인데 반해, 본 실시예는 방전의 집중을 고려할 필요가 없는 것이다. 왜냐하면, 본 실시예의 워크는 리드 프레임(2513)이며, 리드프레임(2513)은 금속이다. 그 때문에, 리드 프레임(2513)은 TCP의 테이프 캐리어와 같이 부분적으로 도전리드가 많이 존재하고 있거나 없거나 하는 것은 아니며, 항상 도전체인 금속의 리드 프레임(2513)이 상측 전극(2510)과 대향한 장소에 존재한다. 따라서, 본 실시예는 방전의 집중이 일어날 수 없는 구조이다.
제 25 도에서, 오목부(2516)의 깊이(ㅅ)는 5mm 정도이며 상측 전극(2510)의 아랫면에서 리드 프레임(2513)의 윗면까지의 거리(ㅂ)는 5mm 정도 이하이다. 이 "ㅂ"의 거리는 앞서 몇 번 설명한 바와 같이 방전에 필요한 도전부재간의 거리는 최대 5mm 정도인 것에 기인하고 있다. 만일 방전시키기 위한 도전부재간의 거리가 5mm를 넘으면 유효한 방전이 일어나지 않게 된다. 5mm를 넘어도 방전을 시키려고 하면 과잉의 가스량, 과잉의 고주파 전력 등이 필요하게 되며 제조 처리상 바람직하지 않다.
다음에, 이상 방전의 방지와 단위면적당의 고주파 전력에 관하여 고찰한다.
먼저, 이상 방전의 방지에 대하여 설명한다.
도 22 형상의 상측 전극을 도 21의 처리 장치에 적용하는 경우에 이상 방전을 방지하기 위한 전극 구조와 인가 고주파 전력과의 관계에 관하여 설명한다.
"X"를 워크 밖의 방전부분의 전극의 길이(mm)로 하며, "Y"를 고주파 전력(W)으로 하면 다음의 관계식(식 1)이 성립한다.
X ≥ 0.09Y ...... (식 1)
여기서, 이 워크 밖의 방전 부분의 전극의 길이 "X" 와는 예컨대 상측 전극과 하측 전극 등이 겹친 부분의, 도 21의 처리 장치의 길이 방향의 상측 전극의 길이 중, 워크가 그 아래에 존재하지 않는 부분의 길이(상측 전극 양측 길이의 합)를 나타낸다.
이 식 1을 만족하도록 "X" 및 "Y"를 적절히 설정하면, 이상 방전이 발생하지 않음이 본원 발명자의 실험에 의해 밝혀져 있다.
이어서, 단위 면적당의 인가 고주파 전력에 관하여 고찰한다.
본원 발명자에 의한 실험의 결과, 다음의 값이 바람직함을 알았다.
0.3∼100 W/cm2
이때, 고주파 전력, 즉, 파워를 높이면 처리 시간이 짧아진다. 또한, He를 베이스로 한 사용 가스 중에 혼합하는 다른 가스("Z")의 비율[Z/(Z+He) * 100]은, 0∼30%가 바람직하고, 더욱 바람직하게는 0∼10%인 것도 실험에 의해 밝혀져 있다. He 100%인 때와 He에 5%의 산소(O2)를 혼합한 때 방전을 발생시키고, 또한 이상 방전을 생기게 하지 않게 상술한 단위 면적당 인가 고주파 전력의 값은 다음과 같다.
He : 100% ....... 0.3∼20W/cm
5% O2 + He ...... 5∼80W/cm
이와 같이 헬륨가스가 많을수록 작은 전력으로 방전이 가능하며 산소 등의 다른 가스를 혼합할수록 큰 파워를 인가할 수 있다.
끝으로 사용가스에 대해 추가적으로 설명한다.
대기압 중에서 플라즈마를 발생시키기 위한 방전의 타입으로서 크게 나누어서 2 개의 타입이 존재한다. 즉, 첫 번째는 도 1, 도 3 내지 도 6 및 도 16나 도 21에서 제 25 도에서 설명한 바와 같이 전극과 피처리 부재(워크)와의 사이에서 방전 및 플라즈마의 생성을 행하는 타입이며, 두 번째는 도 7 내지 제 12 도로 설명한 바와 같이 2 개의 전극간에 방전 및 플라즈마의 생성을 행하며, 거기서 생성된 플라즈마를 별도의 장소에 놓아둔 피처리 부재를 향하여 방출하는 타입이다. 전자는 방전 발생의 장소와 피처리 부재에 대한 플라즈마 처리의 장소가 동일하며, 여기에서 이것을 직접 방전 타입으로 표현한다. 또한, 후자는 방전 발생의 장소와 피처리 부재에 대한 플라즈마 처리의 장소가 다르며, 여기에서 이것을 간접 방전 타입이라고 표현한다.
직접 방전 타입은 간접 방전 타입에 비해 사용 가스량이 적어진다. 직접 방전의 타입의 방전의 종류는 글로우(glow) 방전이며, 간접 방전 타입의 것은 코로나 방전이다. 전술의 각 실시예에서 각종의 사용 가스에 관해서 설명하였지만, 실제로는 각 방전 타입에서 보다 바람직한 사용 가스가 존재한다. 이 바람직한 사용 가스에 대하여 설명한다.
가스의 가격은 압축 공기가 제일 싸며, 이것은 대기 중의 공기를 단순히 압축하여 사용할 뿐이기 때문에 당연하다. 또한, 방전에 유효한 He는 가격이 비싸다. 또한, 질소는 대기 중에서 질소만을 뽑아서 사용하기 때문에 비교적 싸게 생성할 수 있다. 따라서, 헬륨(He)만 그리고 헬륨을 베이스로 하는 가스, 예컨대 He + O2, He + CF4 등은 직접 방전 타입에 사용하는 쪽이 바람직하다. 또한, 압축 공기 질소, 질소와 산소의 혼합 등은, 간접 방전 타입에 사용하는 쪽이 바람직하다. 또한, 어느 타입에도 질소 + CF4는 산화시키지 않고 에칭하는 경우에 유효하다.
또한, 금속 메시는 간접 방전 타입에 사용하는 쪽이 유효하다.
이상, 본 발명의 바람직한 실시예에 관하여 상세히 설명하였지만, 본 발명은 그 기술적 범위 내에서 상기 실시예에 여러 가지 변형, 변경을 가하여 실시하는 것도 가능하다. 예컨대, 방전 발생용의 전극은 봉 형상, 판 형상 외에, 구 형상, 비구(非球) 형상, 만곡 형상 등 각양 각색의 형상으로 할 수 있다. 이에 의해, 처리 조건에 적합한 방전 상태를 생기게 할 수 있다. 또한, 본 발명에 의한 방전 처리는 피처리재의 방향에 구애되지 않고 상하 어느 면에 대해서도 행할 수 있다.
본 발명은 이상과 같이 구성되어 있기 때문에 이하와 같은 효과를 얻는다.
청구항 제 1 항 기재의 반도체 장치의 제조 장치에 의하면, 절연막의 존재에 의해 아크 방전등의 이상 방전이 방지되며, 또한, 절연막을 넓은 형상으로 함으로써 사용 가스를 보다 적게 할 수 있다.
청구항 제 2 항 기재의 반도체 장치의 제조 장치에 의하면, 가스의 농도를 균등화하는 것이 가능하며, 이에 의해 플라즈마 처리의 균등화가 행해진다.
청구항 제 4 항 기재의 반도체 장치의 제조 장치에 의하면, 다공질 부재의 존재에 의해 이상 방전을 방지할 수 있다.
청구항 제 6 항 및 제 7 항 기재의 반도체 장치의 제조 장치에 의하면, 오목부를 설치함으로써 TCP와 리드 프레임의 뒤쪽까지 충분히 플라즈마를 들어가게 할 수 있고, 또한, TCP의 처리의 경우에 이상 방전을 방지할 수 있다.
청구항 제 8 항 및 제 9 항 기재의 반도체 장치의 제조 장치에 의하면, 안정된 방전을 발생하는 것이 가능하다.
도 1는 본 발명에 의한 반도체 장치의 제조 방법의 제 1 실시예에 사용되는 표면 처리 장치의 구성을 도시한 개요도.
도 2는 수지로 밀봉된 패키지형 반도체 장치의 단면도.
도 3는 본 발명의 제 2 실시예에 사용되는 표면 처리 장치의 개요도.
도 4는 본 발명의 제 3 실시예에 사용되는 표면 처리 장치의 개요도.
도 5는 본 발명의 제 4 실시예에 사용되는 표면 처리 장치의 개요도.
도 6는 본 발명에 사용된 표면 처리장치의 제 2 실시예를 도시한 개요도.
도 7는 본 발명에 사용된 표면 처리장치의 제 3 실시예를 도시한 개요도.
도 8는 본 발명에 사용된 표면 처리장치의 제 4 실시예를 도시한 개요도.
도 9는 도 8의 IX-IX 선에 있어서의 단면도.
도 10a 및 도 10b는 각각 표면 처리 장치에 사용되는 노즐의 구조를 도시한 단면도.
도 11는 현장에서 사용 가능한 표면 처리 장치에 사용되는 노즐을 도시한 부분 단면 사시도.
도 12a는 방전 발생부와 노즐을 별개로 한 표면 처리 장치의 구성을 도시한 부분 단면 사시도.
도 12b는 노즐 부분의 변형예를 도시한 도면.
도 13는 반응성 가스에 수분을 함유시키기 위한 구성을 도시한 블록도.
도 14는 도 13와 다른 별도의 구성을 도시한 블록도.
도 15는 도 13와 다른 별도의 구성을 도시한 블록도.
도 16는 본 발명에 의한 표면 처리 장치를 이용하여 테이프 캐리어에 전자 부품을 내부 본딩하기 위한 장치를 개략적으로 도시한 구성도.
도 17는 액정 디스플레이를 제조하는 공정을 도시한 흐름도.
도 18는 액정 셀에서 불량품의 전자 부품을 제거하는 요령을 설명하기 위한 평면도.
도 19는 마스크를 이용하여 부분적으로 세정된 액정 셀을 도시한 단면도.
도 20a는 TCP 및 그 표면 처리 장치의 단면도.
도 20b는 TCP 및 그 표면 처리 장치의 평면도.
도 20c는 TCP 및 그 표면 처리 장치의 단면도.
도 21는 본 발명의 실시예에 사용되는 표면 처리 장치의 개요도.
도 22는 본 발명의 실시예에 사용되는 표면 처리 장치의 상측 전극의 개요도.
도 23는 본 발명의 실시예에 사용되는 표면 처리 장치의 상측 전극의 가스 유로의 개요도.
도 24는 본 발명의 실시예에 사용되는 TCP의 표면 처리 장치의 개요도.
도 25a는 리드프레임의 표면 처리 장치의 개요도.
도 25b는 리드프레임의 표면 처리 장치의 개요도.
* 도면의 주요부분에 대한 부호의 설명
1 : 표면 처리 장치 2,15 : 전원
3,16 : 방전 발생용 전극 4,19 : 가스 공급 장치
5 : 개구 6 : 전자부품
7 : 리드 8 : 다이 패드
9 : 와이어 10,26 : 방전 영역
11 : 몰드 수지 12 : 패키지
13 : 선단 부분 14 : 선단 부분
17 : 금속 커버 18 : 절연 부착구
20 : 덕트 21 : 쌍전극
22 : 하단 개구 23,24 : 파이프
25 : 금속 메시 27 : 반응성 가스류
28 : 변 가장자리부 29 : 내부공간
30 : 밑면 31 : 분출구
32 : 하단부 33 : 처리 장치
34 : 노즐 35 : 방전 발생부
36 : 선단 개구 37 : 방전 발생부
38 : 노즐부 39 : 가요성 튜브
40 : 표면 처리 장치 41 : 본체
42 : 노즐부 43 : 표면 처리 장치
44 : 파이프 45 : 밸브
46 : 탱크 47 : 순수
48 : 히터 49 : 무화기(霧化器)
50 : 파이프 51 : ILB 장치
52 : 테이프 캐리어 53 : 릴
54 : 본딩 55 : 감는 릴
56 : 표면 처리 장치 57 : 모터
58 : 가이드 롤러 59 : 본딩 실
60 : 칩 스테이지 61 : IC 칩
62 : 내부 리드 63 : 액정 패널
64 : 액정 셀 65 : 구동용 반도체칩
66 : 불량품의 반도체칩 67 : 접합 영역
68 : 표면 처리 장치 69 : 열린 구멍
70 : 마스크 2010 : 디스펜서
2011 : 노즐 2012,2412 : 테이프 캐리어
2013,2414 : 리드 2014,2413,2514 : IC 칩
2015 : 본딩 수지 2110,2210 : 커넥터
2111,2211,2410,2510 : 상측 전극
2112,2212,2511 : 가스 유로
2113,2215,2416,2512 : 절연체
2114 : 워크 2115,2411,2515 : 하측 전극
2116,2117,2217 : 슬릿 형상의 구멍
2213 : 냉각 수로 2214 : 다공질재
2216 : 공간 2310 : 가스 도입구
2311 : 가스 방출구 2415, 2516 : 오목부
2513 : 리드프레임

Claims (9)

  1. 접합된 전자 부품과 리드를 수지로 밀봉하여 패키지형의 반도체 장치를 제조하기 위한 장치로서,
    상기 전자 부품 또는 리드 중 적어도 어느 한 쪽의 피처리 부재를 표면 처리하기 위한 표면 처리부가, 상기 피처리 부재를 통해 서로 대향된 제 1 전극과 제 2 전극으로 된 2 개의 전극과, 상기 2 개의 전극에 고주파 전력을 인가함으로써 대기압 또는 그 근방의 압력 하에서 가스 중에 기체 방전을 발생시키는 고주파 인가 수단과, 상기 방전 발생 수단의 근방에 상기 가스를 공급하는 수단으로 이루어져 있고,
    상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극의, 상기 피처리 부재와 대향하고 있는 면에 형성된 절연체를 가지고,
    상기 절연체는 방전이 발생하는 부분보다도 횡방향으로 넓은 형상을 이루고 있는 것을 특징으로 하는, 반도체 장치의 제조 장치.
  2. 제 1 항에 있어서,
    상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극 중에, 도중에서 굽은 가스 공급로를 가진 상기 가스를 공급하는 수단이 설치되어 있는 것을 특징으로 하는, 반도체 장치의 제조 장치.
  3. 제 2 항에 있어서,
    상기 가스 공급로는, 상기 가스 공급로에 가스를 공급하는 가스 도입구와, 상기 피처리 부재로 가스를 방출하는 가스 방출구로 되어 있고, 상기 가스 도입구는 복수의 스폿 형상이고, 또한, 상기 가스 방출구는 슬릿 형상인 것을 특징으로 하는, 반도체 장치의 제조 장치.
  4. 제 3 항에 있어서,
    상기 가스 방출구에는, 절연체로 된 다공질의 다공질재가 형성되어 있는 것을 특징으로 하는, 반도체 장치의 제조 장치.
  5. 제 4 항에 있어서,
    상기 다공질재는 알루미나 또는 세라믹스로 된 것을 특징으로 하는, 반도체 장치의 제조 장치.
  6. 제 1 항에 있어서,
    상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극과 대향하고 있는 상기 피처리 부재가 배치된 상기 제 2 전극 중에 형성된 오목부를 가진 것을 특징으로 하는, 반도체 장치의 제조 장치.
  7. 제 6 항에 있어서,
    상기 오목부는 상기 피처리 부재의 아래에 형성되어 있고, 상기 오목부의 깊이는 3mm에서 5mm인 것을 특징으로 하는, 반도체 장치의 제조 장치.
  8. 제 1 항에 있어서,
    상기 피처리 부재와의 사이에서 방전을 일으키기 위한 상기 제 1 전극의, 상기 피처리 부재로부터 벗어나 있는 부분의 길이를 X(mm)로 하고, 인가하는 상기 고주파 전력을 Y(W)로 한 경우에, X와 Y가 다음 식,
    X ≥ 0.09Y
    를 만족하는 것을 특징으로 하는, 반도체 장치의 제조 장치.
  9. 제 1 항에 있어서,
    단위 면적당 상기 고주파 전력을,
    0.3∼100 W/cm2
    로 하는 것을 특징으로 하는, 반도체 장치의 제조 장치.
KR1020040013413A 1994-01-13 2004-02-27 반도체 장치의 제조 장치 KR100489156B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP217994 1994-01-13
JPJP-P-1994-00002179 1994-01-13
JP12425194 1994-05-14
JPJP-P-1994-00124251 1994-05-14
JPJP-P-1995-00002950 1995-01-11
JP00295095A JP3557682B2 (ja) 1994-01-13 1995-01-11 半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000627A Division KR950034703A (ko) 1994-01-13 1995-01-13 반도체 장치의 제조방법 및 그 장치, 액정 디스플레이의 제조방법

Publications (1)

Publication Number Publication Date
KR100489156B1 true KR100489156B1 (ko) 2005-05-17

Family

ID=27275239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013413A KR100489156B1 (ko) 1994-01-13 2004-02-27 반도체 장치의 제조 장치

Country Status (1)

Country Link
KR (1) KR100489156B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594028A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体製造装置
JPS6139520A (ja) * 1984-07-31 1986-02-25 Hitachi Ltd プラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594028A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体製造装置
JPS6139520A (ja) * 1984-07-31 1986-02-25 Hitachi Ltd プラズマ処理装置

Similar Documents

Publication Publication Date Title
JP3147137B2 (ja) 表面処理方法及びその装置、半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法
JP3312377B2 (ja) ろう材による接合方法及び装置
JP2003103361A (ja) 表面改質装置および表面改質方法
US7975901B2 (en) Bonding apparatus and wire bonding method
US8283593B2 (en) Wire cleaning guide
US20050241678A1 (en) Pattern forming method and apparatus, and device fabrication method and device
WO2006107519B1 (en) Bonding wire cleaning unit with a chamber and an energy source and method of wire bonding using such cleaning unit
JP2000200697A (ja) プラズマ処理装置及びプラズマ処理方法
US10399170B2 (en) Die attachment apparatus and method utilizing activated forming gas
JP3557682B2 (ja) 半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法
KR19990062781A (ko) 플라즈마 처리장치 및 처리방법
JP2002144231A (ja) 表面処理方法及び表面処理装置
JP3508789B2 (ja) 基板の表面処理方法
US20060201910A1 (en) Methods for removing extraneous amounts of molding material from a substrate
KR100489156B1 (ko) 반도체 장치의 제조 장치
WO2008038901A1 (en) Plasma generator
JP2002001253A (ja) プラズマ洗浄装置及びプラズマ洗浄方法並びに半田付けシステム及び半田付け方法
US7176402B2 (en) Method and apparatus for processing electronic parts
KR20020071694A (ko) 대기압 플라즈마를 이용한 표면 세정방법 및 장치
JP2008001101A (ja) 余分量の成形材料を基板から除去する方法
JP2003100733A (ja) 放電プラズマ処理装置
KR100387757B1 (ko) 표면 세정 장치 및 방법
JP2002110735A (ja) フリップチップ実装方法及びプラズマ処理装置
TW202030768A (zh) 用於電子材料之電漿處理之器件及方法
JP2004002992A (ja) 表面処理方法及びその装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee