JPH04372113A - Formation of circuit pattern - Google Patents
Formation of circuit patternInfo
- Publication number
- JPH04372113A JPH04372113A JP15035891A JP15035891A JPH04372113A JP H04372113 A JPH04372113 A JP H04372113A JP 15035891 A JP15035891 A JP 15035891A JP 15035891 A JP15035891 A JP 15035891A JP H04372113 A JPH04372113 A JP H04372113A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- organic film
- film
- photoresist
- blackened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 238000000206 photolithography Methods 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 239000007921 spray Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 7
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 claims 1
- 239000005011 phenolic resin Substances 0.000 claims 1
- 229920001568 phenolic resin Polymers 0.000 claims 1
- 229920003986 novolac Polymers 0.000 abstract description 16
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract description 3
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 abstract description 2
- 239000002904 solvent Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Polymers 0.000 description 1
- 230000007794 irritation Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、IC製造技術に関し、
更に詳しくはホトリソグラフィー工程によってシリコン
などのウェハー基板上にICの回路パターンを形成する
方法に関する。近年、ICの高集積化にともない、素子
構造が微細化してきており、それに従って、微細なパタ
ーンをより正確に形成する必要が生じてきている。[Industrial Application Field] The present invention relates to IC manufacturing technology.
More specifically, the present invention relates to a method of forming an IC circuit pattern on a wafer substrate such as silicon by a photolithography process. In recent years, as ICs have become more highly integrated, element structures have become finer, and accordingly, it has become necessary to form finer patterns more accurately.
【0002】0002
【従来の技術】従来のホトリソグラフィー工程において
は、図1に示すように、シリコンなどのウェハー基板1
上に設けられたエッチングしようとする膜2の上にホト
レジスト3を直接塗布している。しかしながら、この場
合には図1に示すようにホトレジスト3へ照射する光は
レジスト3を通して膜2から反射したり、レジスト3の
上面で反射したりして、レジスト3内で光が往復する現
象があった。この際、入射した光5と反射した光6の位
相が逆のときは、光は打ち消し合い、実効入射光が少な
くなる。一方、光5と光6とが同位相の時は互いに強め
合って、実効入射光が多くなる。従って、レジストの感
度とレジスト膜厚の関係は図2のようになる。図2にお
いて、関係曲線の極大ピーク点Aは入射光と反射光との
位相が逆のため感光に必要な露光量が多くなり、逆に極
小ピーク点Bでは入射光と反射光との位相が同じで強め
合うので感光に必要な露光量が少なくなる。2. Description of the Related Art In a conventional photolithography process, as shown in FIG.
A photoresist 3 is applied directly onto the film 2 provided above to be etched. However, in this case, as shown in FIG. 1, the light irradiated onto the photoresist 3 passes through the resist 3 and is reflected from the film 2, or is reflected on the upper surface of the resist 3, resulting in a phenomenon in which the light travels back and forth within the resist 3. there were. At this time, when the phases of the incident light 5 and the reflected light 6 are opposite, the lights cancel each other out and the effective incident light decreases. On the other hand, when the light 5 and the light 6 are in the same phase, they strengthen each other and the amount of effective incident light increases. Therefore, the relationship between resist sensitivity and resist film thickness is as shown in FIG. In Figure 2, at the maximum peak point A of the relationship curve, the phase of the incident light and the reflected light are opposite, so the amount of exposure required for exposure is large; conversely, at the minimum peak point B, the phase of the incident light and the reflected light is opposite. Since they are the same and strengthen each other, the amount of exposure required for exposure is reduced.
【0003】図3はウェハー上に、例えば(ポリシリコ
ン、アルミニウム、シリコン酸化膜)などの適当な層7
が設けられており、このため膜2に凹凸ができ、このた
め入射光4の予定外のところへ反射して行く現象を示し
ており、この場合には、ハレーションがおきて、パター
ンの劣化がおきるので好ましくない。FIG. 3 shows that a suitable layer 7, such as (polysilicon, aluminum, silicon oxide), etc. is deposited on the wafer.
As a result, the film 2 becomes uneven, which causes the incident light 4 to be reflected to an unplanned location. In this case, halation occurs and the pattern deteriorates. I don't like it because it can cause irritation.
【0004】0004
【発明が解決しようとする課題】前記したように、従来
のホトリソグラフィーによる回路パターンの形成方法に
おいては、ウェハー基板の反射によって生じる定在波に
よって、レジストのパターン寸法が不安定になる。また
、ウェハー上のエッチングしようとしている膜2の凹凸
による入射光の反射において、レジスト感度が不安定に
なったり、あるいはパターンが劣化するといった問題が
あった。従って、本発明はかかる従来技術の問題点、即
ち、ホトリソグラフィーによってウェハー上に回路パタ
ーンを形成するにあたり、ウェハー上の凹凸に起因する
レジスト感度の不安定性及びパターンの劣化などの発生
の問題を解決した回路パターンの形成方法を提供するこ
とを目的とする。As described above, in the conventional method of forming a circuit pattern by photolithography, the pattern dimensions of the resist become unstable due to standing waves caused by reflection from the wafer substrate. Further, there is a problem that the resist sensitivity becomes unstable or the pattern deteriorates due to the reflection of the incident light due to the unevenness of the film 2 to be etched on the wafer. Therefore, the present invention solves the problems of the prior art, that is, when forming a circuit pattern on a wafer by photolithography, instability of resist sensitivity and pattern deterioration due to unevenness on the wafer occur. The purpose of the present invention is to provide a method for forming a circuit pattern.
【0005】[0005]
【課題を解決するための手段】本発明に従えば、ホトリ
ソグラフィーによってウェハー上に回路パターンを形成
するにあたり、ホトレジストの塗布に先立って、凹凸部
を有するウェハー上に薄い有機膜を形成する工程と、上
記有機膜を加熱して黒化させる工程と、黒化させた有機
膜上にホトレジストを塗布して、露光と現像を行う工程
、を含む回路パターンの形成方法が提供される。[Means for Solving the Problems] According to the present invention, when forming a circuit pattern on a wafer by photolithography, prior to coating a photoresist, a step of forming a thin organic film on a wafer having uneven portions is performed. , a method for forming a circuit pattern is provided, which includes the steps of heating the organic film to blacken it, and applying a photoresist on the blackened organic film, exposing and developing it.
【0006】即ち、本発明によれば、図4に示すように
、段差を生ぜしめる適当な層7(例えばポリシリコン、
アルミニウム、シリコン酸化膜)を有する適当なウェハ
ー基板1(例えばシリコン基板)上のエッチングしよう
としている膜2の上に、光を吸収する層8を形成し、次
にホトレジスト膜3を形成する。That is, according to the present invention, as shown in FIG. 4, a suitable layer 7 (for example, polysilicon,
A light-absorbing layer 8 is formed over the film 2 to be etched on a suitable wafer substrate 1 (for example a silicon substrate) having an aluminum, silicon oxide film), and then a photoresist film 3 is formed.
【0007】[0007]
【作用】本発明では、図4に示したように、パターン化
された入射光4が黒化させた光吸収層8で吸収されてし
まうため、前記した従来技術のような反射による問題を
効果的に防止することができる。[Operation] In the present invention, as shown in FIG. 4, the patterned incident light 4 is absorbed by the blackened light absorption layer 8, so that the problem caused by reflection as in the prior art described above can be solved. can be prevented.
【0008】[0008]
【実施例】以下、図面に従って、本発明の実施例を説明
するが、本発明の技術的範囲を以下の実施例に限定する
ものでないことはいうまでもない。EXAMPLES Examples of the present invention will be described below with reference to the drawings, but it goes without saying that the technical scope of the present invention is not limited to the following examples.
【0009】図5〜12は本発明の実施例を示す。図5
は、本発明に従った回路パターンの形成方法の一例にお
けるウェハーの初期状態を示し、シリコンなどのウェハ
ー基板1上に段差を形成する層(例えばポリシリコン、
アルミニウム、シリコン酸化膜)7が設けられており、
その上にエッチングされる層(例えばポリシリコン、ア
ルミニウム、シリコン酸化膜)2が形成されている。FIGS. 5-12 illustrate embodiments of the present invention. Figure 5
1 shows the initial state of a wafer in an example of the method for forming a circuit pattern according to the present invention, in which a layer forming a step (for example, polysilicon,
aluminum, silicon oxide film) 7 is provided,
A layer 2 to be etched (for example, polysilicon, aluminum, silicon oxide) is formed thereon.
【0010】図6は上記エッチングされる層2の上に、
本発明に従って有機膜2を設ける工程を説明する図面で
あり、例えば、エチルセロソルブアセテートなどの溶剤
に溶解した、ノボラック樹脂の溶液を、常法に従ってス
プレーで吹き付けてウェハーに塗布する。ノボラック樹
脂の溶液を十分細いスプレーにすることによって、ノボ
ラック樹脂の薄い有機膜9を形成することができる。有
機膜の材質としては加熱によって黒化するという性質を
有するものであれば任意の材料を用いることができ、ノ
ボラック樹脂の他に、例えばノボラック系のポジレジス
ト(Az−1350 (シップレー社) 、OFPR−
800 (東京応化))などを用いることができる。有
機膜9の厚さには特に制限はないが、次工程の黒化後の
膜厚で 0.2μm以下が好ましく、0.05〜 0.
1μmが更に好ましい。FIG. 6 shows that on the layer 2 to be etched,
1 is a diagram illustrating a process of forming an organic film 2 according to the present invention, in which a solution of a novolac resin dissolved in a solvent such as ethyl cellosolve acetate is applied to a wafer by spraying according to a conventional method. A thin organic film 9 of novolac resin can be formed by spraying the novolac resin solution into a sufficiently thin spray. As the material of the organic film, any material can be used as long as it has the property of turning black when heated.In addition to novolac resin, for example, novolac-based positive resist (Az-1350 (Shipley), OFPR) −
800 (Tokyo Ohka)), etc. can be used. The thickness of the organic film 9 is not particularly limited, but the thickness after blackening in the next step is preferably 0.2 μm or less, and 0.05 to 0.0 μm.
More preferably, the thickness is 1 μm.
【0011】図7は前工程で塗布した有機膜9を有する
ウェハーを、加熱して膜を黒化させる。例えばノボラッ
ク樹脂を用いた場合には、例えば温度約 300℃に加
熱することによりノボラック樹脂膜9を黒化させる工程
を示す。図7において8は黒化した層を示す。In FIG. 7, a wafer having an organic film 9 coated in the previous step is heated to blacken the film. For example, when a novolac resin is used, a step is shown in which the novolac resin film 9 is blackened by heating, for example, to a temperature of about 300°C. In FIG. 7, 8 indicates a blackened layer.
【0012】図8は通常のホトレジスト、例えば、Zi
R−9000(商品名 日本ゼオン製)(ノボラック
樹脂を主成分とするi線用ポジレジスト)を通常のスピ
ンコートで塗布して、レジスト層3を形成する工程を示
す。使用するレジストの種類は本発明において全く問題
とならない。FIG. 8 shows a typical photoresist, for example, Zi.
A process of forming a resist layer 3 by applying R-9000 (trade name, manufactured by Nippon Zeon) (i-line positive resist whose main component is novolak resin) is shown. The type of resist used does not matter at all in the present invention.
【0013】図9はホトレジスト層に通常の露光、現像
を行って、レジスト・パターン10を形成した状態を示
す図面である。本発明によれば、入射光の反射の影響が
全くないので、良好なパターンを形成することができる
。FIG. 9 is a diagram showing a resist pattern 10 formed by subjecting the photoresist layer to normal exposure and development. According to the present invention, since there is no influence of reflection of incident light, a good pattern can be formed.
【0014】図10は上で得られたレジストパターン1
0に従って、例えばO2 プラズマによる異方性エッチ
ングを行うことにより、黒化したノボラック樹脂8を、
レジストパターン10をマスクとしてエッチングする。
異方性エッチングはRIEやECRとしてもよい。FIG. 10 shows the resist pattern 1 obtained above.
For example, the blackened novolac resin 8 is etched by anisotropic etching using O2 plasma according to the method of the present invention.
Etching is performed using the resist pattern 10 as a mask. The anisotropic etching may be performed by RIE or ECR.
【0015】図11は前工程で黒化ノボラック樹脂層8
の一部をエッチングした後、エッチングされる層2を、
残存レジスト10と黒化ノボラック樹脂層8をマスクと
してRIEやECRのようなドライエッチング又は弗化
水素酸などによるウェットエッチングによってエッチン
グし、更に残存ホトレジスト及び黒化有機膜を酸素プラ
ズマによって除去して、図12に示すような回路パター
ンを形成することができる。FIG. 11 shows the blackened novolac resin layer 8 formed in the previous step.
After etching a part of the layer 2 to be etched,
Using the remaining resist 10 and the blackened novolac resin layer 8 as a mask, etching is performed by dry etching such as RIE or ECR or wet etching using hydrofluoric acid, and further, the remaining photoresist and the blackened organic film are removed by oxygen plasma. A circuit pattern as shown in FIG. 12 can be formed.
【0016】図13は本発明に従って膜厚0.15μm
の黒化ノボラック樹脂膜を設けた場合の、ホトレジスト
(ZiR−9000) の膜厚とEth露光時間 (m
・sec ) との関係(実施例)及び黒化ノボラック
樹脂膜を設けなかった以外は同様にして得られた関係(
比較例)を示すグラフ図である。FIG. 13 shows a film thickness of 0.15 μm according to the present invention.
Film thickness of photoresist (ZiR-9000) and Eth exposure time (m
・Sec) (Example) and the relationship obtained in the same manner except that no blackened novolac resin film was provided (
It is a graph diagram showing a comparative example).
【0017】[0017]
【発明の効果】以上説明したように、かつ図13のグラ
フ図に示したように、本発明によれば、ホトリソグラフ
ィー工程によってウェハー基板上に回路パターンを形成
するにあたり、ウェハー基板上の凹凸による反射の問題
を効果的に防止できるので、レジスト感度を安定化させ
、パターンの劣化の問題のない、良好で信頼性のある回
路パターンを形成することができる。As explained above and as shown in the graph diagram of FIG. 13, according to the present invention, when forming a circuit pattern on a wafer substrate by a photolithography process, it is possible to prevent the irregularities on the wafer substrate from forming. Since the problem of reflection can be effectively prevented, the resist sensitivity can be stabilized, and a good and reliable circuit pattern without the problem of pattern deterioration can be formed.
【図1】図1は従来のホトリソグラフィー工程における
入射光の挙動を模式的に示す図面である。FIG. 1 is a diagram schematically showing the behavior of incident light in a conventional photolithography process.
【図2】図2は従来例におけるレジスト感光に必要な露
光量とレジスト膜厚との関係を模式的に示す図面である
。FIG. 2 is a drawing schematically showing the relationship between the exposure amount required for resist exposure and the resist film thickness in a conventional example.
【図3】図3は段差上での光の反射状態を示す従来例を
説明する図面である。FIG. 3 is a diagram illustrating a conventional example showing a state of reflection of light on a step.
【図4】図4は本発明のホトリソグラフィーにおける入
射光の状況を模式的に示す図面である。FIG. 4 is a drawing schematically showing the situation of incident light in photolithography of the present invention.
【図5】図5は本発明の実施例におけるウェハーの初期
状態を示す図面である。FIG. 5 is a diagram showing an initial state of a wafer in an embodiment of the present invention.
【図6】図6は本発明の実施例における有機膜の塗布状
態を示す図面である。FIG. 6 is a drawing showing a state of coating an organic film in an example of the present invention.
【図7】図7は本発明の実施例における有機膜の黒化状
態を示す図面である。FIG. 7 is a drawing showing a blackened state of an organic film in an example of the present invention.
【図8】図8は本発明の実施例におけるホトレジスト膜
の塗布状態を示す図面である。FIG. 8 is a drawing showing the coating state of a photoresist film in an example of the present invention.
【図9】図9は本発明の実施例におけるホトレジスト膜
の露光・現像後の状態を示す図面である。FIG. 9 is a drawing showing the state of a photoresist film after exposure and development in an example of the present invention.
【図10】図10は本発明の実施例における黒化有機膜
の除去後の状態を示す図面である。FIG. 10 is a drawing showing the state after the blackened organic film is removed in an example of the present invention.
【図11】図11は本発明の実施例におけるエッチング
後の状態を示す図面である。FIG. 11 is a drawing showing the state after etching in an embodiment of the present invention.
【図12】図12は本発明の実施例において形成された
回路パターンを模式的に示す図面である。FIG. 12 is a drawing schematically showing a circuit pattern formed in an example of the present invention.
【図13】図13は本発明の実施例におけるEth露光
時間とレジスト膜厚との関係を示すグラフ図である。FIG. 13 is a graph showing the relationship between Eth exposure time and resist film thickness in an example of the present invention.
1…ウェハー基板 2…エッチングされる層 3…レジスト 4…入射光 5…レジスト中の入射光 6…レジスト上面で反射した光 7…段差を形成する層 8…黒化したノボラック樹脂 9…ノボラック樹脂 10…レジストパターン 1...Wafer substrate 2...Layer to be etched 3...Resist 4...Incoming light 5... Incident light in resist 6...Light reflected on the top surface of the resist 7...Layer forming a step 8...Blackened novolak resin 9...Novolac resin 10...Resist pattern
Claims (5)
上に回路パターンを形成するにあたり、ホトレジストの
塗布に先立って、凹凸部を有するウェハー上に薄い有機
膜を形成する工程と、上記有機膜を加熱して黒化させる
工程と、黒化させた有機膜上にホトレジストを塗布して
、露光と現像を行う工程、を含むことを特徴とする回路
パターンの形成方法。Claim 1: When forming a circuit pattern on a wafer by photolithography, prior to applying photoresist, there is a step of forming a thin organic film on the wafer having uneven parts, and heating the organic film to blacken it. 1. A method for forming a circuit pattern, comprising the steps of: applying a photoresist on the blackened organic film, exposing it to light, and developing it.
により形成する請求項1に記載の方法。2. The method according to claim 1, wherein the organic film is formed by coating using a spray.
請求項1又は2に記載の方法。3. The method according to claim 1, wherein the organic film is a phenolic resin film.
m以下である請求項1〜3のいずれか1項に記載の方法
。[Claim 4] The thickness of the blackened organic film is 0.2μ.
The method according to any one of claims 1 to 3, which is less than or equal to m.
去する請求項1〜4のいずれか1項に記載の方法。5. The method according to claim 1, wherein the blackened organic film is removed by anisotropic etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15035891A JPH04372113A (en) | 1991-06-21 | 1991-06-21 | Formation of circuit pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15035891A JPH04372113A (en) | 1991-06-21 | 1991-06-21 | Formation of circuit pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04372113A true JPH04372113A (en) | 1992-12-25 |
Family
ID=15495245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15035891A Withdrawn JPH04372113A (en) | 1991-06-21 | 1991-06-21 | Formation of circuit pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04372113A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100366602B1 (en) * | 1996-08-30 | 2003-05-01 | 동경 엘렉트론 주식회사 | Semiconductor processing application method and application device |
-
1991
- 1991-06-21 JP JP15035891A patent/JPH04372113A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100366602B1 (en) * | 1996-08-30 | 2003-05-01 | 동경 엘렉트론 주식회사 | Semiconductor processing application method and application device |
US6749688B2 (en) | 1996-08-30 | 2004-06-15 | Tokyo Electron Limited | Coating method and apparatus for semiconductor process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5830624A (en) | Method for forming resist patterns comprising two photoresist layers and an intermediate layer | |
JPH04234706A (en) | Filter, manufacture thereof and solid-state image device using said filter | |
JPH0669120A (en) | Formation of fine resist pattern | |
US6610616B2 (en) | Method for forming micro-pattern of semiconductor device | |
US20050260527A1 (en) | Methods of patterning photoresist | |
JPH06267843A (en) | Pattern forming method | |
JPH04372113A (en) | Formation of circuit pattern | |
JPH0458167B2 (en) | ||
JP3055774B2 (en) | Method for manufacturing semiconductor device | |
JP2580681B2 (en) | Method for manufacturing semiconductor device | |
JPH11204414A (en) | Pattern formation method | |
JPH02156244A (en) | Pattern forming method | |
JPH0513401A (en) | Semiconductor substrate processing method | |
JPH034899B2 (en) | ||
JP2713061B2 (en) | Method of forming resist pattern | |
KR100928513B1 (en) | Manufacturing method of semiconductor device | |
JPS6236823A (en) | Resist pattern formation | |
JPH03104113A (en) | Formation of resist pattern | |
KR19980048093A (en) | Semiconductor device pattern formation method | |
JPH01117032A (en) | Pattern forming method | |
JPH0458168B2 (en) | ||
JPS6262523A (en) | Pattern forming method | |
KR20020050465A (en) | Pattern in semiconductor device and method for forming the same | |
JPH03250619A (en) | Pattern formation | |
JPH0513325A (en) | Pattern formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |