JPH04367945A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH04367945A JPH04367945A JP3144369A JP14436991A JPH04367945A JP H04367945 A JPH04367945 A JP H04367945A JP 3144369 A JP3144369 A JP 3144369A JP 14436991 A JP14436991 A JP 14436991A JP H04367945 A JPH04367945 A JP H04367945A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- flop
- flip
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサに関
し、特に情報信号と共にノイズ信号を入力するマイクロ
プロセッサに関する。
し、特に情報信号と共にノイズ信号を入力するマイクロ
プロセッサに関する。
【０００２】
【従来の技術】従来のマイクロプロセッサは、情報信号
と共にノイズ信号を入力したとき、そのノイズ信号に対
して対処するための特別の手段を備えておらず、このた
め、情報信号と共にノイズ信号が入力したとき、ノイズ
信号も情報信号と同様に処理している。
と共にノイズ信号を入力したとき、そのノイズ信号に対
して対処するための特別の手段を備えておらず、このた
め、情報信号と共にノイズ信号が入力したとき、ノイズ
信号も情報信号と同様に処理している。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のマイクロプロセッサは、情報信号と共にノイズ信号を
入力したとき、そのノイズ信号に対して対処するための
特別の手段を備えていないため、マイクロプロセッサが
メモリのリードライト動作や、入出力装置のリードライ
ト動作を行っているとき、一定値以上の電圧のノイズ信
号がマイクロプロセッサ内に入力すると、それを情報信
号と誤認して誤動作を起すという欠点を有している。
のマイクロプロセッサは、情報信号と共にノイズ信号を
入力したとき、そのノイズ信号に対して対処するための
特別の手段を備えていないため、マイクロプロセッサが
メモリのリードライト動作や、入出力装置のリードライ
ト動作を行っているとき、一定値以上の電圧のノイズ信
号がマイクロプロセッサ内に入力すると、それを情報信
号と誤認して誤動作を起すという欠点を有している。
【０００４】
【課題を解決するための手段】本発明のマイクロプロセ
ッサは、ノイズ入力端子から入力したノイズ信号を分圧
・保護回路を介して入力しそれぞれ異った値に設定され
てある基準電圧と比較してデジタル信号を出力する複数
のコンパレータと、前記複数のコンパレータの出力信号
を入力するオア回路と、前記複数のコンパレータの出力
信号および前記オア回路号の出力信号を入力し前記オア
回路号の出力信号があったときに前記コンパレータの出
力信号を保持してホールド要求信号を出力するフリップ
フロップと、前記フリップフロップから前記ホールド要
求信号を入力したとき処理中のプログラム動作を終了し
て動作を停止し前記ノイズ入力端子に入力する前記ノイ
ズ信号が弱くなって前記ホールド要求信号が解除された
ときに前記フリップフロップに保持してある前記ノイズ
信号の電圧を読出してその電圧に応じてアラームとする
かまたはプログラム動作を継続するかを決定するマイク
ロプロセッサコアとを備えている。
ッサは、ノイズ入力端子から入力したノイズ信号を分圧
・保護回路を介して入力しそれぞれ異った値に設定され
てある基準電圧と比較してデジタル信号を出力する複数
のコンパレータと、前記複数のコンパレータの出力信号
を入力するオア回路と、前記複数のコンパレータの出力
信号および前記オア回路号の出力信号を入力し前記オア
回路号の出力信号があったときに前記コンパレータの出
力信号を保持してホールド要求信号を出力するフリップ
フロップと、前記フリップフロップから前記ホールド要
求信号を入力したとき処理中のプログラム動作を終了し
て動作を停止し前記ノイズ入力端子に入力する前記ノイ
ズ信号が弱くなって前記ホールド要求信号が解除された
ときに前記フリップフロップに保持してある前記ノイズ
信号の電圧を読出してその電圧に応じてアラームとする
かまたはプログラム動作を継続するかを決定するマイク
ロプロセッサコアとを備えている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示す回路図であ
る。
る。
【０００７】図１のマイクロプロセッサ８は、ノイズ入
力端子１からノイズ信号が入力すると、そのノイズ信号
は、分圧・保護回路９を介して複数のコンパレータ２ａ
・２ｂ〜２ｎに入力する。各コンパレータ２ａ・２ｂ〜
２ｎの基準電圧は、それぞれ異った電圧に設定されてお
り、それらの出力信号は、デジタル信号としてフリップ
フロップ３およびオア回路４に入力する。ノイズ信号の
電圧がコンパレータ２ａ・２ｂ〜２ｎの基準電圧のうち
の何れかの基準電圧よりも高い場合は、オア回路４から
出力信号が出力されるため、フリップフロップ３は、こ
れを入力してコンパレータ２ａ・２ｂ〜２ｎの出力信号
を保持してマイクロプロセッサコア６に対してホールド
要求を出す。ホールド要求を受取ったマイクロプロセッ
サコア６は、そのとき処理中のプログラム動作を終了次
第、ホールド状態となって動作を停止する。
力端子１からノイズ信号が入力すると、そのノイズ信号
は、分圧・保護回路９を介して複数のコンパレータ２ａ
・２ｂ〜２ｎに入力する。各コンパレータ２ａ・２ｂ〜
２ｎの基準電圧は、それぞれ異った電圧に設定されてお
り、それらの出力信号は、デジタル信号としてフリップ
フロップ３およびオア回路４に入力する。ノイズ信号の
電圧がコンパレータ２ａ・２ｂ〜２ｎの基準電圧のうち
の何れかの基準電圧よりも高い場合は、オア回路４から
出力信号が出力されるため、フリップフロップ３は、こ
れを入力してコンパレータ２ａ・２ｂ〜２ｎの出力信号
を保持してマイクロプロセッサコア６に対してホールド
要求を出す。ホールド要求を受取ったマイクロプロセッ
サコア６は、そのとき処理中のプログラム動作を終了次
第、ホールド状態となって動作を停止する。
【０００８】ノイズ入力端子１に入力するノイズ信号が
弱くなるか無くなると、マイクロプロセッサコア６に対
するホールド要求が解除される。ホールド要求の解除後
、マイクロプロセッサコア６は、デコーダ５を介してフ
リップフロップ３に保持してあるノイズ信号の電圧を読
出し、その電圧に応じてアラームとするかそのままプロ
グラム動作を継続するかを決定する。
弱くなるか無くなると、マイクロプロセッサコア６に対
するホールド要求が解除される。ホールド要求の解除後
、マイクロプロセッサコア６は、デコーダ５を介してフ
リップフロップ３に保持してあるノイズ信号の電圧を読
出し、その電圧に応じてアラームとするかそのままプロ
グラム動作を継続するかを決定する。
【０００９】
【発明の効果】以上説明したように、本発明のマイクロ
プロセッサは、入力したノイズ信号の電圧を検出し、そ
れが所定の値よりも高いときにプログラム動作を一時停
止してホールド状態とすることにより、ノイズ信号を情
報信号と誤認して誤動作を起すのを防止できるという効
果がある。
プロセッサは、入力したノイズ信号の電圧を検出し、そ
れが所定の値よりも高いときにプログラム動作を一時停
止してホールド状態とすることにより、ノイズ信号を情
報信号と誤認して誤動作を起すのを防止できるという効
果がある。
【図１】本発明の一実施例を示す回路図である。
１ ノイズ入力端子
２ａ・２ｂ〜２ｎ コンパレータ３ フリ
ップフロップ ４ オア回路 ５ デコーダ ６ マイクロプロセッサコア ８ マイクロプロセッサ ９ 分圧・保護回路
ップフロップ ４ オア回路 ５ デコーダ ６ マイクロプロセッサコア ８ マイクロプロセッサ ９ 分圧・保護回路
Claims (2)
- 【請求項１】 ノイズ入力端子から入力したノイズ信
号を分圧・保護回路を介して入力しそれぞれ異った値に
設定されてある基準電圧と比較してデジタル信号を出力
する複数のコンパレータと、前記複数のコンパレータの
出力信号を入力するオア回路と、前記複数のコンパレー
タの出力信号および前記オア回路号の出力信号を入力し
前記オア回路号の出力信号があったときに前記コンパレ
ータの出力信号を保持してホールド要求信号を出力する
フリップフロップと、前記フリップフロップから前記ホ
ールド要求信号を入力したとき処理中のプログラム動作
を終了して動作を停止し前記ノイズ入力端子に入力する
前記ノイズ信号が弱くなって前記ホールド要求信号が解
除されたときに前記フリップフロップに保持してある前
記ノイズ信号の電圧を読出してその電圧に応じてアラー
ムとするかまたはプログラム動作を継続するかを決定す
るマイクロプロセッサコアとを備えることを特徴とする
マイクロプロセッサ。 - 【請求項２】 ノイズ入力端子から入力したノイズ信
号を分圧・保護回路を介して入力しそれぞれ異った値に
設定されてある基準電圧と比較してデジタル信号を出力
する複数のコンパレータと、前記複数のコンパレータの
出力信号を入力するオア回路と、前記複数のコンパレー
タの出力信号および前記オア回路号の出力信号を入力し
前記オア回路号の出力信号があったときに前記コンパレ
ータの出力信号を保持してホールド要求信号を出力する
フリップフロップと、前記フリップフロップから前記ホ
ールド要求信号を入力したとき処理中のプログラム動作
を終了して動作を停止し前記フリップフロップから前記
ノイズ信号の電圧を入力してその電圧に応じてアラーム
とするかまたはプログラム動作を継続するかを決定する
マイクロプロセッサコアと、前記ノイズ入力端子に入力
する前記ノイズ信号が弱くなって前記ホールド要求信号
が解除されたときに前記フリップフロップに対してそれ
が保持している前記ノイズ信号の電圧を前記マイクロプ
ロセッサコアに対して供給する指令を出力するデコーダ
とを備えることを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144369A JPH04367945A (ja) | 1991-06-17 | 1991-06-17 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3144369A JPH04367945A (ja) | 1991-06-17 | 1991-06-17 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04367945A true JPH04367945A (ja) | 1992-12-21 |
Family
ID=15360517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3144369A Pending JPH04367945A (ja) | 1991-06-17 | 1991-06-17 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04367945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612643A (en) * | 1994-03-30 | 1997-03-18 | Nec Corporation | Semiconductor integrated circuit which prevents malfunctions caused by noise |
| US9164563B2 (en) | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
-
1991
- 1991-06-17 JP JP3144369A patent/JPH04367945A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612643A (en) * | 1994-03-30 | 1997-03-18 | Nec Corporation | Semiconductor integrated circuit which prevents malfunctions caused by noise |
| US9164563B2 (en) | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
| US9395782B2 (en) | 2012-05-24 | 2016-07-19 | International Business Machines Corporation | Processor noise mitigation using differential crictical path monitoring |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020146025A1 (en) | Arbiter device for multi-port memory and semiconductor device | |
| JPH04367945A (ja) | マイクロプロセッサ | |
| JPS61250739A (ja) | デ−タソ−スシステム | |
| JP3114645B2 (ja) | メモリセル装置のリセット制御回路 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JPH054039Y2 (ja) | ||
| JPS6234355Y2 (ja) | ||
| JPS6359167B2 (ja) | ||
| JPH04215152A (ja) | メモリライトプロテクト制御装置 | |
| SU765872A1 (ru) | Устройство дл записи информации в полупроводниковые блоки пам ти | |
| RU2051409C1 (ru) | Устройство для контроля считывания информации | |
| JPH02231652A (ja) | トレース装置 | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPH05120030A (ja) | 割り込みコントローラ | |
| JPH04311201A (ja) | インターロック回路 | |
| JPS6448142A (en) | Address compare stop control system | |
| JPS6275852A (ja) | 半導体記憶装置 | |
| JPH01276335A (ja) | マイクロプログラム制御装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH02129712A (ja) | カード実装状態検出装置 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPS62266627A (ja) | 命令実行停止装置 | |
| JPH077343B2 (ja) | マイクロコンピュ−タ | |
| JPH0555882A (ja) | トリガー信号判定回路 | |
| JPH0784813A (ja) | Ｃｐｕ誤動作防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000314 |