JPH04364587A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置や印字装置等
に適用されるメモリ制御装置に関する。

【０００２】

【従来の技術】例えばページプリンタと呼ばれる印字装
置においては、３００ＤＰＩ（Ｄｏｔ　Ｐｅｒ　Ｉｎｃ
ｈ　）の解像度で２値出力する場合、Ａ４サイズ１ペー
ジ分の描画領域を確保するためには約１Ｍバイトのメモ
リが必要となる。そして印字能力を最大限に引き出すた
めには１ページ分の出力を完了した時点で次のページの
描画処理が完了していることが望ましい。このため従来
は２ページ分の描画領域を確保していた。

【０００３】また特開平２−９６８２９号公報に見られ
るように、先頭の一部の領域を共用にして２ページ分の
メモリ領域を確保し、共用領域の印字が終了して専用領
域の印字が行われると共用領域のメモリを開放してその
メモリに次のページの描画を開始する制御を行うことに
よって必要なメモリ領域を少なくしたものが知られてい
る。

【０００４】

【発明が解決しようとする課題】しかしながら描画のた
めのメモリ領域を２ページ分確保するものでは必要なメ
モリ領域が多くなり、例えば２５６階調の４色印字を行
う場合には約３２Ｍバイトものメモリ領域が必要となり
メモリ容量が膨大となる問題があった。

【０００５】また特開平２−９６８２９号公報のものは
ある程度メモリ容量を少なくできるが不十分であり、ま
た共用領域の印字が終了して専用領域の印字が行われる
と共用領域のメモリが開放されて次のページの描画が開
始されるため、紙詰まりが発生しても再印字ができない
問題があった。

【０００６】そこで本発明は、必要なメモリ容量を十分
に少なくでき、しかも印字や表示等のための高速出力が
確保でき、かつ再出力も容易にできるメモリ制御装置を
提供しようとするものである。

【０００７】

【課題を解決するための手段】本発明は、１頁単位で物
理メモリに描画を行いその描画情報を表示又は印字のた
めに物理メモリから読出して出力するメモリ制御装置に
おいて、物理メモリを主走査方向単位のセグメントに分
割し、その各セグメントに対応した物理セグメントとこ
の物理セグメントを割付けるための論理セグメントを作
成し、論理セグメントに物理セグメントが割付けられて
いるか否かの情報を格納する割付け情報格納部と、この
割付け情報格納部の割付け情報に基づいて論理セグメン
トに割付けられている物理セグメントを識別する情報を
格納する識別情報格納部と、論理セグメントで形成され
る論理ビットマップメモリの論理アドレスを物理セグメ
ントで形成される物理ビットマップメモリの物理アドレ
スに変換するアドレス変換手段と、描画要求があると割
付け情報格納部を検索し、論理セグメントに物理セグメ
ントが割付けられていなければその割付け情報格納部に
割付け情報を格納するとともに識別情報格納部に識別情
報を格納して物理セグメントを論理セグメントに割付け
てからアドレス変換手段により論理アドレスを物理アド
レスに変換して物理メモリに前回の描画セグメントに連
続して１セグメント描画し、また論理セグメントに物理
セグメントが割付けられていればアドレス変換手段によ
り論理アドレスを物理アドレスに変換して物理メモリの
すでに描画されているセグメントに重ねて描画する描画
制御手段と、論理セグメントに物理セグメントが割付け
られているか否かの情報と論理セグメントに割付けられ
ている物理セグメントを識別する情報を描画制御手段か
ら供給される伝達手段と、読出し要求があると伝達手段
から情報を取込み、論理セグメントに物理セグメントが
割付けられていなければ出力無しの情報を出力し、また
論理セグメントに物理セグメントが割付けられていれば
アドレス変換手段により論理アドレスを物理アドレスに
変換して物理メモリから１セグメントのデータを読み出
す読出し制御手段を設け、描画制御手段による描画制御
と読出し制御手段による読出し制御を並行して実行する
ものである。

【０００８】

【作用】このような構成の本発明においては、描画要求
があると割付け情報格納部を検索し、論理セグメントに
物理セグメントが割付けられていなければその割付け情
報格納部に割付け情報を格納するとともに識別情報格納
部に識別情報を格納して物理セグメントを論理セグメン
トに割付けてからアドレス変換手段により論理アドレス
を物理アドレスに変換して物理メモリに前回の描画セグ
メントに連続して１セグメント描画し、また論理セグメ
ントに物理セグメントが割付けられていればアドレス変
換手段により論理アドレスを物理アドレスに変換して物
理メモリのすでに描画されているセグメントに重ねて描
画する。そして論理セグメントに物理セグメントが割付
けられているか否かの情報と論理セグメントに割付けら
れている物理セグメントを識別する情報が伝達手段に供
給される。読出し要求があると伝達手段から情報を取込
み、論理セグメントに物理セグメントが割付けられてい
なければ出力無しの情報を出力し、また論理セグメント
に物理セグメントが割付けられていればアドレス変換手
段により論理アドレスを物理アドレスに変換して物理メ
モリから１セグメントのデータを読み出す。

【０００９】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。

【００１０】図１において１は物理メモリ、２はこの物
理メモリ１を主走査方向単位のセグメントに分割し、そ
の各セグメントに対応した物理セグメントとこの物理セ
グメントを割付けるための論理セグメントを作成し、論
理セグメントに物理セグメントが割付けられているか否
かの情報を格納する割付け情報格納部、３はこの割付け
情報格納部の割付け情報に基づいて論理セグメントに割
付けられている物理セグメントを識別する情報を格納す
る識別情報格納部、４は論理セグメントで形成される論
理ビットマップメモリの論理アドレスを物理セグメント
で形成される物理ビットマップメモリの物理アドレスに
変換するアドレス変換手段、５は描画要求があると前記
割付け情報格納部２を検索し、論理セグメントに物理セ
グメントが割付けられていなければその割付け情報格納
部２に割付け情報を格納するとともに前記識別情報格納
部３に識別情報を格納して物理セグメントを論理セグメ
ントに割付けてから前記アドレス変換手段４により論理
アドレスを物理アドレスに変換して前記物理メモリ１に
前回の描画セグメントに連続して１セグメント描画し、
また論理セグメントに物理セグメントが割付けられてい
れば前記アドレス変換手段４により論理アドレスを物理
アドレスに変換して前記物理メモリ１のすでに描画され
ているセグメントに重ねて描画する描画制御手段、６は
論理セグメントに物理セグメントが割付けられているか
否かの情報と論理セグメントに割付けられている物理セ
グメントを識別する情報を前記描画制御手段５から供給
される伝達手段、７は読出し要求があると前記伝達手段
６から情報を取込み、論理セグメントに物理セグメント
が割付けられていなければ出力無しの情報を出力し、ま
た論理セグメントに物理セグメントが割付けられていれ
ば前記アドレス変換手段４により論理アドレスを物理ア
ドレスに変換して物理メモリ１から１セグメントのデー
タを読み出す読出し制御手段である。前記物理メモリ１
には図４に示すようにメモリ本体１１とこのメモリ本体
１１を管理する物理メモリ管理フラグ１２によって構成
されている。

【００１１】前記論理ビットマップメモリは描画のため
の概念としてのメモリで、図２に示すように横ドット数
がＢ１　、縦ドット数がＢ２　、セグメントドット数が
Ｂ３　からなり、これらの値から論理アドレスを求める
ようになっている。

【００１２】そして図３に示すように前記割付け情報格
納部２は物理メモリ有無フラグからなり、論理セグメン
トに物理セグメントが割付けられているか否かの情報「
１」、「０」を格納するようになっている。また前記識
別情報格納部３は物理セグメント値テーブルによって構
成され、前記割付け情報格納部２の割付け情報に基づい
て論理セグメントに割付けられている物理セグメントを
識別する情報を格納するようになっている。なお、情報
が格納されないエリアには「ＮＵＬＬ」が格納されてい
る。

【００１３】前記描画制御手段５は描画要求があると図
６に示すように、先ず論理ビットマップメモリの横ドッ
ト数Ｂ１　、縦ドット数Ｂ２　、セグメントドット数Ｂ
３　から論理セグメント値を計算する。そして論理セグ
メント値が求められると続いて前記割付け情報格納部２
のフラグを調べ、該当する論理セグメントに物理セグメ
ントが割り付けられているか否かをチェックする。

【００１４】該当する論理セグメントに物理セグメント
が割り付けられていなければ物理メモリ１の割付要求を
出して物理セグメント値を得、その物理セグメント値を
前記識別情報格納部３の所定位置に登録すると共に前記
割付け情報格納部２の該当する論理セグメントに物理セ
グメントが割り付けられていることを示すフラグ「１」
をセットする。

【００１５】そして該当する論理アドレス、論理セグメ
ント値、物理セグメント値により物理アドレスを算出し
、前記物理メモリ１に対して描画処理を行う。この描画
処理はメモリ本体１１に対して前回の描画セグメント、
すなわち使用部に連続した未使用部に１セグメント描画
する。そして物理メモリ管理フラグ１２の該当セグメン
ト位置にフラグ「１」をセットする。このとき未使用領
域が無いときには領域が無いことを通知する。

【００１６】また該当する論理セグメントに物理セグメ
ントがすでに割り付けられているときには直ちに該当す
る論理アドレス、論理セグメント値、物理セグメント値
により物理アドレスを算出し、前記物理メモリ１に対し
て描画処理を行う。

【００１７】前記描画制御手段５は描画処理を完了する
と伝達手段６に対して割付け情報格納部２にセットした
フラグ値及び識別情報格納部３に登録した物理セグメン
ト値を供給する。

【００１８】前記伝達手段６はＦＩＦＯキューからなり
、図５に示すようにＦＩＦＯキュー物理メモリ有無フラ
グ用キュー６１、物理セグメント値テーブル用キュー６
２、キューの大きさ格納部６３、キューの使用数格納部
６４で構成されている。

【００１９】前記描画制御手段５はキューの大きさ格納
部６３及びキューの使用数格納部６４により空きを調べ
、空きがあれば割付け情報格納部２にセットしたフラグ
値及び識別情報格納部３に登録した物理セグメント値を
物理メモリ有無フラグ用キュー６１及び物理セグメント
値テーブル用キュー６２に供給する。また空きがなけれ
ば空くのを待つ。

【００２０】前記読出し制御手段７は先ず伝達手段６か
ら割付け情報格納部２にセットしたフラグ値及び識別情
報格納部３に登録した物理セグメント値を取り込む。そ
して読出し要求があると図７に示すように、横ドット数
Ｂ１　、縦ドット数Ｂ２　、セグメントドット数Ｂ３　
から論理セグメント値を計算する。そして論理セグメン
ト値が求められると続いて前記割付け情報格納部２のフ
ラグを調べ、該当する論理セグメントに物理セグメント
が割り付けられているか否かをチェックする。該当する
論理セグメントに物理セグメントが割り付けられていな
ければ前記物理メモリ１に対してアクセスせずに出力無
しの情報を送出する。

【００２１】また該当する論理セグメントに物理セグメ
ントが割り付けられているときには論理アドレス、論理
セグメント値、物理セグメント値により物理アドレスを
算出し、前記物理メモリ１からデータを読出して出力す
る。そしてその物理アドレスが１セグメントの最終アド
レスか否かを判断し、最終アドレスであれば物理セグメ
ント内の物理メモリの初期化及び割付解放を行う。すな
わちメモリ本体１１の該当するセグメントをクリアする
と共に物理メモリ管理フラグ１２の該当セグメント位置
のフラグ「１」を「０」にする。

【００２２】このような構成の実施例においては、図８
の（ａ）　に示すように描画用論理ビットマップメモリ
Ａに対してイ、ロ、ハに示す領域に第１ページの描画が
行われると、物理メモリ１に対してはイ、ロ、ハに示す
ように先頭のセグメント領域から順にデータが格納され
る。

【００２３】続いて図８の（ｂ）　に示すように描画用
論理ビットマップメモリＡに対してニ、ホに示す領域に
第２ページの描画が行われ、かつ読出し用論理ビットマ
ップメモリＢに対して前回描画されたイ、ロ、ハのデー
タが読み出されて第１ページの印字や表示が行われる。 このとき物理メモリ１にはイ、ロ、ハ、ニ、ホに示すよ
うに前回のデータ格納セグメントに続いて順にデータが
格納される。

【００２４】続いて図８の（ｃ）　に示すように描画用
論理ビットマップメモリＡに対してヘ、トに示す領域に
第３ページの描画が行われ、かつ読出し用論理ビットマ
ップメモリＢに対して前回描画されたニ、ホのデータが
読み出されて第２ページの印字や表示が行われる。この
とき物理メモリ１は前々回に格納したイ、ロ、ハの領域
がクリアされて未使用となり、かつニ、ホ、ヘ、トに示
すように前回のデータ格納セグメントに続いて順にデー
タが格納される。

【００２５】このようにして各ページのデータを物理メ
モリ１に対して順次詰めて格納させることにより、特に
１ページに対する印字データや表示データが飛び飛びに
なっているような場合には、たとえ物理メモリ１の容量
が１ページ分であっても数ページ分のデータを格納でき
るようになる。従って１ページ分程度の容量の物理メモ
リ１を使用して従来２ページ分の容量の物理メモリを持
ったものと同様に、高速印字や高速表示が可能となる。

【００２６】また描画制御手段５は割付け情報格納部２
に対して論理セグメントに物理セグメントが割付けられ
ているか否かの情報を格納し、また識別情報格納部３に
対して論理セグメントに割付けられている物理セグメン
トを識別する情報を格納して物理メモリ１に対し描画を
行うとその論理セグメントに物理セグメントが割付けら
れているか否かの情報及び論理セグメントに割付けられ
ている物理セグメントを識別する情報を伝達手段６のＦ
ＩＦＯキューに順次供給し、読出し制御手段７はＦＩＦ
Ｏキューから論理セグメントに物理セグメントが割付け
られているか否かの情報及び論理セグメントに割付けら
れている物理セグメントを識別する情報を読出して論理
セグメント値を求め、論理セグメントに物理セグメント
が割付けられているか否かを判断して割り付けられてい
るとき物理メモリ１からデータを読み出すようにしてい
るので、描画制御手段５は読出し制御手段７の動作完了
を待つこと無く描画処理ができる。すなわち描画制御手
段５の描画処理と読出し制御手段７の読出し処理を並行
してできるので、処理速度を向上でき、この点において
も印字速度や表示速度の向上に寄与することができる。

【００２７】また読出し制御手段７による読出し処理に
おいて物理アドレスが１セグメントの最終アドレスか否
かを判断し、最終アドレスであれば物理セグメント内の
物理メモリの初期化及び割付解放を行うようにしている
ので、読出しが完了したデータを直ちにクリアできるの
で、物理メモリ１の使用効率を向上できる。

【００２８】なおこの場合、物理メモリ１のクリア及び
解放を読出しの完了後でなく１ページの印字完了後に行
うようにすれば、２ページ目が描画しているときに１ペ
ージ目のデータが消去されるこはないので、たとえ紙詰
まりが発生して再印字する場合も問題なく対処できる。

【００２９】

【発明の効果】以上詳述したように本発明によれば、必
要なメモリ容量を十分に少なくでき、しかも印字や表示
等のための高速出力が確保でき、かつ再出力も容易にで
きるメモリ制御装置を提供できるものである。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図。

【図２】同実施例におけるビットマップメモリの構造を
示す図。

【図３】同実施例における割付け情報格納部、識別情報
格納部及び物理メモリの関係を示す図。

【図４】同実施例における物理メモリの構成を示す図。

【図５】同実施例における伝達手段の構成を示す図。

【図６】同実施例における描画制御手段による描画要求
処理を示す流れ図。

【図７】同実施例における読出し制御手段による読出し
要求処理を示す流れ図。

【図８】同実施例の動作を説明するための図。

【符号の説明】

１…物理メモリ、２…割付け情報格納部、３…識別情報
格納部、４…アドレス変換手段、５…描画制御手段、６
…伝達手段、７…読出し制御手段。

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　１頁単位で物理メモリに描画を行いそ
   の描画情報を表示又は印字のために物理メモリから読出
   して出力するメモリ制御装置において、前記物理メモリ
   を主走査方向単位のセグメントに分割し、その各セグメ
   ントに対応した物理セグメントとこの物理セグメントを
   割付けるための論理セグメントを作成し、論理セグメン
   トに物理セグメントが割付けられているか否かの情報を
   格納する割付け情報格納部と、この割付け情報格納部の
   割付け情報に基づいて論理セグメントに割付けられてい
   る物理セグメントを識別する情報を格納する識別情報格
   納部と、論理セグメントで形成される論理ビットマップ
   メモリの論理アドレスを物理セグメントで形成される物
   理ビットマップメモリの物理アドレスに変換するアドレ
   ス変換手段と、描画要求があると前記割付け情報格納部
   を検索し、論理セグメントに物理セグメントが割付けら
   れていなければその割付け情報格納部に割付け情報を格
   納するとともに前記識別情報格納部に識別情報を格納し
   て物理セグメントを論理セグメントに割付けてから前記
   アドレス変換手段により論理アドレスを物理アドレスに
   変換して前記物理メモリに前回の描画セグメントに連続
   して１セグメント描画し、また論理セグメントに物理セ
   グメントが割付けられていれば前記アドレス変換手段に
   より論理アドレスを物理アドレスに変換して前記物理メ
   モリのすでに描画されているセグメントに重ねて描画す
   る描画制御手段と、論理セグメントに物理セグメントが
   割付けられているか否かの情報と論理セグメントに割付
   けられている物理セグメントを識別する情報を描画制御
   手段から供給される伝達手段と、読出し要求があると前
   記伝達手段から情報を取込み、論理セグメントに物理セ
   グメントが割付けられていなければ出力無しの情報を出
   力し、また論理セグメントに物理セグメントが割付けら
   れていれば前記アドレス変換手段により論理アドレスを
   物理アドレスに変換して前記物理メモリから１セグメン
   トのデータを読み出す読出し制御手段を設け、前記描画
   制御手段による描画制御と前記読出し制御手段による読
   出し制御を並行して実行することを特徴とするメモリ制
   御装置。
2. 【請求項２】　　伝達手段は、ファースト・イン・ファ
   −スト・アウトキューを設け、このファースト・イン・
   ファ−スト・アウトキューに論理セグメントに物理セグ
   メントが割付けられているか否かの情報と論理セグメン
   トに割付けられている物理セグメントを識別する情報を
   供給することにより、描画制御手段は読出し制御手段の
   動作と関係なく描画動作を完了すると新たな頁の描画動
   作を開始することを特徴とする請求項１記載のメモリ制
   御装置。
3. 【請求項３】　　読出し制御手段は、物理メモリから１
   セグメントの最終アドレスのデータを読み出したときそ
   の物理メモリの該当するセグメントをクリアしてメモリ
   開放を行うことを特徴とする請求項１又は２記載のメモ
   リ制御装置。