JPH04364058A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、高信頼度を要求される半導体集積回路装置
に関する。

【０００２】

【従来の技術】ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ　）集積回路は、ＭＯＳ電界効
果トランジスタによって構成された集積回路である。Ｍ
ＯＳ集積回路は、これを構成する素子のサイズを微細化
するにつれて、集積密度が向上する，消費電力が小さい
などの利点を有しており、論理集積回路やメモリ集積回
路などのデジタル集積回路にも多く用いられている。

【０００３】図３は、ＭＯＳ集積回路におけるＣＭＯＳ
構成のインバータの回路図である。実際には、ＭＯＳ構
造の論理集積回路は、図２に示される構成のインバータ
だけでなく、ＭＯＳトランジスタによって構成された多
くの論理回路素子を含む。

【０００４】図３を参照して、ＣＭＯＳインバータＩＮ
Ｖは、これが含まれるＭＯＳ集積回路装置５００の電源
端子１００および接地端子３００間に、互いに直列に接
続されるＰチャネルＭＯＳトランジスタ１とＮチャネル
ＭＯＳトランジスタ５とを含む。トランジスタ１および
５のゲート４００には、このインバータＩＮＶへの入力
電圧として、前段の論理回路素子群６００の出力電圧が
与えられる。トランジスタ１および５の接続点２００の
電圧は、このインバータＩＮＶの出力電圧として後段の
論理回路素子群７００に入力される。

【０００５】電源端子１００には論理レベル“Ｈ”（以
下、ハイレベルと呼ぶ）に対応する電源電圧が外部から
与えられる。一方、接地端子３００には、論理レベル“
Ｌ”（以下、ローレベルと呼ぶ）に対応する接地電圧（
＝０Ｖ）が外部より与えられる。

【０００６】論理回路素子群６００からトランジスタ１
および５のゲート接続点４００にハイレベルの電圧が与
えられた場合を想定する。

【０００７】このような場合、トランジスタ１がＯＦＦ
状態となり、トランジスタ５がＯＮ状態となる。このた
め、ノード２００から接地端子３００に電流が流れ、電
源端子１００からノード２００には電流が流れない。こ
の結果、ノード２００の電位はローレベルとなる。

【０００８】逆に、論理回路素子群６００からゲート接
続点４００にローレベルの電圧が印加された場合を想定
する。

【０００９】この場合、トランジスタ１がＯＮ状態とな
り、トランジスタ５がＯＦＦ状態となる。このため、先
程の場合とは逆に、電源端子１００からノード２００に
電流が流れ、ノード２００から接地端子３００には電流
は流れない。この結果、ノード２００の電位はハイレベ
ルとなる。

【００１０】このような回路動作によって、論理回路素
子群７００には、論理回路素子群６００の出力論理レベ
ルと逆の論理レベルの電圧が入力される。

【００１１】論理回路素子群６００は、たとえば外部信
号入力端子８００からの信号に応答して所定の論理演算
を実行し、ゲート接続点４００にハイレベルまたはロー
レベルの信号を与える。

【００１２】論理回路素子群７００は、ノード２００の
電圧に応答して所定の論理演算を実行し、出力端子９０
０にハイレベルまたはローレベルの電圧を出力する。

【００１３】

【発明が解決しようとする課題】上記のように、ＭＯＳ
集積回路における論理回路素子は、ＰチャネルＭＯＳト
ランジスタおよび／またはＮチャネルＭＯＳトランジス
タが組合わされて構成されており、これらのトランジス
タのＯＮ／ＯＦＦが、その論理回路素子への入力論理レ
ベルの切替わりに応答して切替わることによって論理機
能を果たす。

【００１４】このため、ある論理回路素子を構成するＭ
ＯＳトランジスタのうちのいずれかがＯＮ状態のまま、
またはＯＦＦ状態のままとなると、この論理回路素子は
本来の論理機能を果たすことができなくなる。このよう
な論理回路素子の故障は、この論理回路素子に接続され
る他の論理回路素子からも正常な出力論理レベルが得ら
れなくなり結果としてＭＯＳ集積回路全体が故障すると
いう現象を引起こす。

【００１５】たとえば、図３において、インバータを構
成するトランジスタ１および５のうち、トランジスタ１
が何らかの原因で、ノード４００の電位レベルにかかわ
らず、常時ＯＮ状態となった場合を想定する。

【００１６】このような場合、論理回路素子群６００の
出力電圧がローレベルであるときには、トランジスタ１
および５の状態（ＯＮ状態であるかＯＦＦ状態であるか
）が前述の説明において述べられたものと一致する。 すなわち、トランジスタ５がＯＦＦ状態であり、かつ、
トランジスタ１がＯＮ状態である。したがって、ノード
２００の電位は電源端子１００に与えられている電源電
圧によってハイレベルとなる。

【００１７】しかし、論理回路素子群６００の出力電圧
がハイレベルであるとき、トランジスタ１の状態が前述
の説明において述べられたものと一致しない。すなわち
、トランジスタ５はＯＮ状態であるものの、トランジス
タ１もＯＮ状態である。このため、ノード２００は、ト
ランジスタ５によって電源端子３００へ電荷を引抜かれ
る一方、電源端子１００からトランジスタ１によって電
荷を供給される。この結果、ノード２００の電位は、ロ
ーレベルまで下がらず、電源電圧Ｖｃｃがトランジスタ
１のＯＮ抵抗値とトランジスタ５のＯＮ抵抗値との比で
分圧された、ハイレベルとローレベルとの中間の電位と
なる。

【００１８】つまり、インバータＩＮＶは正常な論理機
能を果たさない。図４は、ＣＭＯＳインバータの入力論
理レベルと出力論理レベルとの関係を、これを構成する
ＰチャネルＭＯＳトランジスタのいずれも故障していな
い場合（正常時），ＰチャネルＭＯＳトランジスタが故
障しており常時ＯＮ状態となっている場合，および、Ｎ
チャネルＭＯＳトランジスタが故障しており常時ＯＮ状
態となっている場合のそれぞれについて表形式で示す図
である。

【００１９】したがって、論理回路素子群７００は、論
理回路素子群６００の出力電圧がハイレベルのとき、イ
ンバータＩＮＶから正しい論理レベルの電圧を受けない
ので、本来の論理機能を果たすことができない。

【００２０】同様に、トランジスタ５が何らかの原因で
、ノード４００の電位レベルにかかわらず常時ＯＮ状態
となると、インバータＩＮＶは論理回路素子群６００の
出力電圧がローレベルである場合に誤ったレベルの電圧
を出力する。

【００２１】すなわち、ノード４００の電位がローレベ
ルであるとき、トランジスタ１および５がともにＯＮ状
態であるので、電源端子１００からトランジスタ１およ
び５を介して接地端子３００に貫通電流が流れ、この結
果、ノード２００の電位は前述のような中間的なレベル
となる。

【００２２】したがって、論理回路素子群７００は、論
理回路素子群４００の出力論理レベルがローレベルのと
きインバータＩＮＶから正しい論理レベルの電圧を受け
ることができないので、本来の論理機能を果たすことが
できない。

【００２３】逆に、トランジスタ１が何らかの原因で、
ノード４００の電位レベルにかかわらず常時ＯＦＦ状態
となった場合を想定する。

【００２４】このような場合、論理回路素子群６００の
出力電圧がハイレベルであるときには、トランジスタ１
は正常時と同じ状態、すなわちＯＦＦ状態である。この
ため、ノード２００の電位はハイレベルとなる。しかし
、論理回路素子群６００の出力電圧がハイレベルである
ときには、トランジスタ１が正常時と逆の状態であり、
かつ、トランジスタ５はＯＦＦ状態であるので、ノード
２００は電源端子１００および設置端子３００のいずれ
にも電気的に接続されない。このため、ノード２００の
電位は不定となる。

【００２５】同様に、トランジスタ５が何らかの原因で
、ノード４００の電位レベルにかかわらず常時ＯＦＦ状
態となった場合を想定する。

【００２６】このような場合、論理回路素子群６００の
出力電圧がローレベルであるときには、トランジスタ５
は正常時と同じ状態、すなわちＯＦＦ状態である。この
ため、ノード２００の電位は電源端子１００の電位によ
ってハイレベルとなる。しかし、論理回路素子群６００
の出力電圧がハイレベルであるときには、トランジスタ
５は正常時と逆の状態であり、かつ、トランジスタ１は
ＯＦＦ状態であるので、ノード２００は電源端子１００
および設置端子３００のいずれにも電気的に接続されな
い。したがって、この場合にも、ノード２００の電位は
不定となる。

【００２７】それゆえ、トランジスタ１および５のいず
れかが、故障により常時ＯＦＦ状態となっても、インバ
ータＩＮＶは正常な論理機能を果さない。したがって、
このような場合にも、論理回路素子群７００は、本来の
論理機能を果すことができない。

【００２８】このように、論理回路素子を構成するＭＯ
Ｓトランジスタのうちのいずれかがそのゲート電圧にか
かわらず常時ＯＮ状態またはＯＦＦ状態となるような故
障が生じると、その論理回路素子だけでなく他の論理回
路素子の論理機能にも故障が生じ、結果的にＭＯＳ集積
回路全体の論理機能が正常に実現されなくなる。

【００２９】したがって、従来のＭＯＳ集積回路装置は
、単一のトランジスタの故障によっても正常な論理機能
を果たさなくなる。このため、その論理機能に高信頼性
を要求される装置にＭＯＳ集積回路が用いられた場合、
要求される高信頼性を満足するのに十分な低い故障率が
得られないという問題が生じた。

【００３０】それゆえに、本発明の目的は、上記のよう
な問題点を解決し、その論理機能に対する信頼性の高い
半導体集積回路装置を提供することである。

【００３１】

【課題を解決するための手段】上記のような目的を達成
するために、本発明に係るＭＯＳ集積回路装置は、所定
の論理機能を果たす第１の電界効果半導体素子と、第１
の電界効果半導体素子に対応して設けられる、冗長のた
めの複数の電界効果半導体素子とを含む。

【００３２】第１の電界効果半導体素子の各々は、所定
の信号によって制御され、かつ、第１のノードと第２の
ノードとの間に接続される。一方、冗長のための複数の
電界効果半導体素子は、第１のノードと第２のノードと
の間に第１の電界効果半導体素子に直列に接続され、か
つ、第１の電界効果半導体素子を制御する所定の信号に
よって制御される第２の電界効果半導体素子と、第１の
ノードと第２のノードとの間に第１の電界効果半導体素
子と並列に接続され、かつ、第１の電界効果半導体素子
を制御する所定の信号によって制御される第３の電界効
果半導体素子とを含む。第２の電界効果半導体素子およ
び第３の電界効果半導体素子の極性は、いずれも、第１
の電界効果半導体素子と同一である。

【００３３】

【作用】本発明に係るＭＯＳ集積回路装置は上記のよう
に構成されているため、所定の論理機能を果たす第１の
電界効果半導体素子が、故障により、所定の信号の電位
にかかわらず常時ＯＮ状態となっても、第２の電界効果
半導体素子が正常であれば、この第２の電界効果半導体
素子がこの所定の信号の電位に応じて、第１のノードと
第２のノードとを電気的に接続または遮断するように動
作する。

【００３４】逆に、第１の電界効果半導体素子が、故障
により、所定の信号の電位にかかわらず常時ＯＦＦ状態
となっても、第３の電界効果半導体素子が正常であれば
、この第３の電界効果半導体素子が、この所定の信号の
電位に応じて、第１のノードと第２のノードとを電気的
に接続または遮断するように動作する。

【００３５】

【実施例】図１は、本発明の一実施例のＭＯＳ論理集積
回路装置の全体構成を示す概略ブロック図である。

【００３６】図１を参照して、このＭＯＳ論理集積回路
装置５０は、図３に示されるそれ５００と同様に、論理
回路素子群６００および７００と、論理回路素子群６０
０および７００間に接続されたＣＭＯＳインバータＩＮ
Ｖとを含む。

【００３７】論理回路素子群６００は、入力端子８００
に外部から与えられる入力信号電圧に応答して所定の論
理機能を実現して、インバータＩＮＶにハイレベルまた
はローレベルの電圧を与える。

【００３８】論理回路素子群７００は、インバータＩＮ
Ｖの出力電圧に応答して所定の論理機能を実現し、出力
端子９００にハイレベルまたはローレベルの電圧を供給
する。

【００３９】本実施例のインバータＩＮＶは、図３に示
される従来のそれと異なり、電源端子１００および接地
端子３００間に互いに直列に接続されるＰチャネルＭＯ
Ｓトランジスタ１とＮチャネルＭＯＳトランジスタ５と
にそれぞれ対応して、３個の冗長用ＰチャネルＭＯＳト
ランジスタ２〜４と、３個の冗長用ＮチャネルＭＯＳト
ランジスタ６〜８とを含む。

【００４０】冗長用の３つのＰチャネルＭＯＳトランジ
スタ２〜４のうちの１つ２は、トランジスタ１と直列に
接続され、残りの２つ３，４は、トランジスタ１および
２と同様に、電源端子１００とノード２００との間に互
いに直列に接続される。

【００４１】３つの冗長用のＮチャネルＭＯＳトランジ
スタ６〜８のうちの１つ６は、トランジスタ５と直列に
接続され、残りの２つ７，８は、トランジスタ５および
６と同様に、ノード２００と接地端子３００との間に互
いに直列に接続される。

【００４２】トランジスタ１に対応する冗長用トランジ
スタ２〜４のゲートと、トランジスタ１のゲートとには
、論理回路素子群６００の出力電圧が共通に与えられ、
トランジスタ５に対応する冗長用トランジスタ６〜８の
ゲートと、トランジスタ５のゲートとにも、論理回路素
子群６００の出力電圧が共通に与えられる。

【００４３】以下、このインバータＩＮＶの動作につい
て説明する。まず、論理回路素子群６００が、インバー
タＩＮＶの入力端であるノード４００にハイレベルの電
圧を印加する場合について考える。

【００４４】この場合、すべてのＰチャネルＭＯＳトラ
ンジスタ１〜４はＯＮ状態となり、すべてのＮチャネル
ＭＯＳトランジスタ５〜８はＯＦＦ状態となる。したが
って、ノード２００には、電源端子１００から流込む電
流は生じず、ノード２００から接地端子３００に、４つ
のトランジスタ５〜８を介して電流が流れる。これによ
って、ノード２００の電位はローレベルとなる。

【００４５】逆に、論理回路素子群６００がノード４０
０にローレベルの電圧を供給する場合について考える。

【００４６】この場合、すべてのＰチャネルＭＯＳトラ
ンジスタ１〜４はＯＮ状態となり、すべてのＮチャネル
ＭＯＳトランジスタ５〜８はＯＦＦ状態となる。したが
って、ノード２００から接地端子３００に流れる電流は
生じないが、電源端子１００から４つのトランジスタ１
〜４を介してノード２００に電流が流れる。これによっ
て、ノード２００の電位はハイレベルとなる。

【００４７】このように、本実施例のインバータＩＮＶ
は、従来の構成のＣＭＯＳインバータと同じ論理機能を
果たす。

【００４８】図２は、このインバータＩＮＶにおける入
力論理レベルと出力論理レベルとの関係を、これを構成
するトランジスタ１〜８のうちのいずれにも故障がない
場合，１つのＰチャネルＭＯＳトランジスタにのみ故障
がある場合，および、１つのＮチャネルＭＯＳトランジ
スタにのみ故障がある場合のそれぞれについて表形式で
示す図である。

【００４９】次に、このインバータＩＮＶを構成する本
来のＰチャネルＭＯＳトランジスタ１およびＮチャネル
ＭＯＳトランジスタ５のうちのいずれか一方に、何らか
の原因により故障が生じた場合のこのインバータＩＮＶ
の動作について説明する。

【００５０】たとえば、トランジスタ１が何らかの原因
により常時ＯＮ状態となると、ノード４００の電位がハ
イレベルとなっても、トランジスタ１はＯＦＦ状態とな
らない。しかし、他のＰチャネルＭＯＳトランジスタ２
〜４はＯＦＦ状態となる。したがって、電源端子１００
からノード２００に電流は流れない。一方、Ｎチャネル
ＭＯＳトランジスタ５〜８はすべてＯＮ状態となる。し
たがって、トランジスタ１が故障しているにもかかわら
ず、ノード２００の電位は、接地端子３００の電位によ
ってローレベルとなる。

【００５１】たとえば、トランジスタ５が何らかの原因
により常時ＯＮ状態となると、ノード４００の電位がロ
ーレベルとなってもトランジスタ５はＯＦＦ状態となら
ない。しかし、他のＮチャネルＭＯＳトランジスタ６〜
８はすべてＯＦＦ状態となるので、ノード２００から接
地端子３００に電流は流れない。一方、ＰチャネルＭＯ
Ｓトランジスタ１〜４はすべてＯＮ状態となる。したが
って、ノード２００の電位は、電源端子１００の電位に
よってハイレベルとなる。

【００５２】このように、トランジスタ１が常時ＯＮ状
態となると、トランジスタ１に代って冗長用のＰチャネ
ルＭＯＳトランジスタ２が、ノード４００の電位がハイ
レベルであるときに電源端子１００とノード２００とを
電気的に遮断するので、このインバータＩＮＶの入力電
位と出力電位との関係は、８個のＭＯＳトランジスタ１
〜８のいずれにも故障がない場合と同一となる。

【００５３】同様に、トランジスタ５が常時ＯＮ状態で
あっても、トランジスタ５に代って冗長用のトランジス
タ６が、ノード４００の電位がローレベルであるときに
、ノード２００と接地端子３００とを電気的に遮断する
ので、インバータＩＮＶは８個のトランジスタ１〜８の
いずれにも故障がない場合と同じ論理機能を果たす。

【００５４】逆に、たとえばトランジスタ１が故障して
常時ＯＦＦ状態となると、ノード４００の電位がローレ
ベルとなってもトランジスタ１はＯＮ状態とならない。 しかし、冗長用のトランジスタ３および４がＯＮ状態と
なるので、電源端子１００とノード２００とは電気的に
接続される。

【００５５】同様に、トランジスタ５が故障により常時
ＯＦＦ状態となると、ノード４００の電位がハイレベル
となってもトランジスタ５はＯＮ状態とならない。しか
し、冗長用のトランジスタ７および８がＯＮ状態となる
ので、ノード２００と接地端子３００とは電気的に接続
される。

【００５６】したがって、トランジスタ１が常時ＯＦＦ
状態となっても、冗長用のトランジスタ３および４に故
障がなければ、インバータＩＮＶは正常に機能する。同
様に、トランジスタ５が常時ＯＦＦ状態となっても、冗
長用のトランジスタ７および８に故障がなければ、イン
バータＩＮＶは正常に機能する。

【００５７】以上のように、トランジスタ１に対応して
設けられた３つの冗長用トランジスタ２〜４のうち、ト
ランジスタ１に直列に接続されるトランジスタ２は、ト
ランジスタ１が故障により常時ＯＮ状態となったときに
有効に機能し、トランジスタ１に並列に接続されたトラ
ンジスタ３および４は、トランジスタ１が故障により常
時ＯＦＦ状態となったときに有効に機能する。

【００５８】同様に、トランジスタ５に対応して設けら
れた３つの冗長用トランジスタ６〜８のうち、トランジ
スタ５に直列に接続されたトランジスタ６は、トランジ
スタ５が故障により常時ＯＮ状態となったときに有効に
機能し、残りの２つのトランジスタ７および８は、トラ
ンジスタ５が故障により常時ＯＦＦ状態となったときに
有効に機能する。

【００５９】つまり、このインバータＩＮＶを構成する
本来のトランジスタ１および５のうちのいずれかに故障
が生じても、冗長用のトランジスタ２〜４，６〜８のい
ずれにも故障がなければ、このインバータＩＮＶは、正
常な論理機能を果たす（図２参照）。したがって、本実
施例のＭＯＳ集積回路装置５０の信頼性は従来に比べ大
幅に向上される。

【００６０】上記実施例では、論理回路素子ＩＮＶを構
成する本来のトランジスタ１，５の各々に対応して設け
られる冗長用トランジスタの数は３個であったが、さら
に多くの冗長用トランジスタが設けられてもよい。

【００６１】たとえば、トランジスタ１および５にそれ
ぞれ、２個以上の冗長用ＰチャネルＭＯＳトランジスタ
および２個以上のＮチャネルＭＯＳトランジスタが直列
に接続されてもよい。また、トランジスタ１と対応する
冗長用トランジスタ２との直列接続回路に並列に接続さ
れる冗長用トランジスタ３，４が、３個以上のＰチャネ
ルＭＯＳトランジスタの直列接続によって構成されても
よい。同様に、トランジスタ１と対応する冗長用トラン
ジスタ６との直列接続回路に並列に接続される冗長用ト
ランジスタ７，８は、３個以上の冗長用ＮチャネルＭＯ
Ｓトランジスタによって構成されてもよい。

【００６２】上記実施例では、本発明がＣＭＯＳインバ
ータに適用されたが、本発明はＮＡＮＤゲートやＮＯＲ
ゲート等の任意の論理回路素子にも適用可能である。

【００６３】すなわち、論理回路素子を構成する各ＭＯ
Ｓトランジスタに対応して、これに直列に接続される２
個以上の冗長用トランジスタと、これに並列に接続され
る冗長用トランジスタとが設けられれば、この論理回路
素子がいかなる論理機能を果たすものであっても本実施
例と同様の効果が得られる。

【００６４】

【発明の効果】以上のように、本発明によれば、半導体
集積回路装置に含まれる任意の論理回路素子内のトラン
ジスタの故障にかかわらず、この半導体集積回路装置が
正常に動作し得る。この結果、半導体集積回路装置の信
頼性が比較的安価に向上される。

【図面の簡単な説明】

【図１】本発明の一実施例のＭＯＳ集積回路装置の構成
を示す概略ブロック図である。

【図２】図１のＣＭＯＳインバータの入力論理レベルと
出力論理レベルとの関係を表形式で示す図である。

【図３】従来のＭＯＳ集積回路装置におけるＣＭＯＳイ
ンバータの構成を説明するための図である。

【図４】従来のＣＭＯＳインバータの入力電位と出力電
位との関係を表形式で示す図である。

【符号の説明】

１〜４　　ＰチャネルＭＯＳトランジスタ５〜８　　Ｎ
チャネルＭＯＳトランジスタ１００　　電源端子 ２００，４００　　ノード ３００　　接地端子 ５０，５００　　ＭＯＳ論理集積回路装置なお、図中、
同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　所定の論理機能を果たす第１の電界効
   果半導体素子を備え、前記複数の第１の電界効果半導体
   素子の各々は、所定の信号によって制御され、かつ、第
   １のノードと第２のノードとの間に接続され、前記冗長
   のための複数の電界効果半導体素子は、前記第１のノー
   ドと前記第２のノードとの間に、対応する前記第１の電
   界効果半導体素子と直列に接続され、かつ、前記所定の
   信号によって制御される、冗長のための第２の電界効果
   半導体素子と、前記第１のノードと前記第２のノードと
   の間に、前記第１の電界効果半導体素子と並列に接続さ
   れ、かつ、前記所定の信号によって制御される、冗長の
   ための第３の電界効果半導体素子とをさらに備え、前記
   第２の電界効果半導体素子と前記第３の電界効果半導体
   素子のいずれの極性も、前記第１の電界効果半導体素子
   の極性と同一である、半導体集積回路装置。