JPH04362764A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH04362764A
JPH04362764A JP13756791A JP13756791A JPH04362764A JP H04362764 A JPH04362764 A JP H04362764A JP 13756791 A JP13756791 A JP 13756791A JP 13756791 A JP13756791 A JP 13756791A JP H04362764 A JPH04362764 A JP H04362764A
Authority
JP
Japan
Prior art keywords
processor
data
command
interface
shared memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13756791A
Other languages
English (en)
Other versions
JP2589006B2 (ja
Inventor
Tomoko Osaki
大崎 智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3137567A priority Critical patent/JP2589006B2/ja
Publication of JPH04362764A publication Critical patent/JPH04362764A/ja
Application granted granted Critical
Publication of JP2589006B2 publication Critical patent/JP2589006B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プロセッサ間で通信を
行うプロセッサ間通信処理方式であって、相互のコマン
ドの授受によって情報処理を行う2台のプロセッサから
構成される情報処理装置間で、多量のデータのリード/
ライトを行う際に生じるデータの編集作業の時間を削減
し、両プロセッサ間の処理効率の向上を実現するプロセ
ッサ間通信処理方式に関するものである。個々のプロセ
ッサの能力が向上している現在、更にマルチプロセッサ
・システムを構築することにより、システムの性能向上
が要求されている。このマルチプロセッサ・システムの
欠点であるプロセッサ間の通信時間の削減が望まれてい
る。
【0002】
【従来の技術】従来のコマンド授受によって共有メモリ
を介して通信を行うマルチプロセッサ・システムが、多
量のデータのリード/ライトを行う場合、あるプロセッ
サAがリクエスト・コマンドを発行してプロセッサBに
処理依頼し、プロセッサBが依頼を受けた処理を行って
その結果をレスポンス・コマンドでプロセッサAに返す
。この際、図4に示すように、プロセッサBがインタフ
ェース内の共有メモリにヘッダ■とデータ■を書き込み
、これをプロセッサAが受け取る。レスポンス・コマン
ドで図示のようなヘッダ■とデータ■を受け取ったプロ
セッサAは、左側に示すように、プロセッサA内のメモ
リに、ヘッダ■とデータ■をコピーする。次に、同様に
、プロセッサAはリクエスト・コマンドを順次発行し、
プロセッサBから受け取ったリクエスト・コマンドによ
ってインタフェース内の共有メモリにヘッダ■とデータ
■、ヘッダ■とデータ■、ヘッダ■とデータ■からデー
タ■、■、■のみをその都度順次取り出し、プロセッサ
A内のメモリに図示のように連続して格納する。そして
、この連続させたデータをハードディスク装置などに格
納するようにしていた。
【0003】
【発明が解決しようとする課題】このため、処理依頼元
のプロセッサAは、処理依頼先のプロセッサBから受け
取ったデータの編集作業をその都度、行う必要があり、
この編集作業の間に次のリクエスト・コマンドを発行で
きず、マルチプロセッサ・システムにおいて迅速に処理
を行えないなどの問題があった。
【0004】本発明は、リクエスト・コマンド内に編集
情報フラグを設け、依頼先のプロセッサで編集して共有
メモリに格納してこれを依頼元のプロセッサが受け取る
ことにより、編集作業を削減してマルチプロセッサシス
テムの全体の処理効率を向上させることを目的としてい
る。
【0005】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、リクエス
ト・コマンド11は、処理依頼内容および編集情報フラ
グ13などからなるコマンドである。プロセッサA、プ
ロセッサBは、マルチプロセッサ・システムを構成する
プロセッサであって、インタフェース2内の共有メモリ
を介して通信を行うものである。
【0006】インタフェース2は、プロセッサA、Bが
処理依頼やその結果の授受を行うための共有メモリなど
からなるものである。
【0007】
【作用】本発明は、図1に示すように、プロセッサAが
リクエスト・コマンド11を他のプロセッサBに発行し
、プロセッサBが依頼を受けた処理を行った結果につい
て、リクエスト・コマンド11内の編集情報フラグ13
がオフのときにヘッダ部12およびデータ部14をイン
タフェース2内の共有メモリに格納し、一方、編集情報
フラグ13がオンのときにインタフェース2内の共有メ
モリのヘッダ部格納域にヘッダ部を格納およびデータ部
を指定されたアドレスに格納した後、レスポンス・コマ
ンド16でその結果を依頼元のプロセッサAに通知する
ことを必要に応じて順次繰り返し、プロセッサAがイン
タフェース2内の共有メモリからデータをまとめて取り
込むようにしている。
【0008】従って、リクエスト・コマンド11内に編
集情報フラグ13を設け、依頼先のプロセッサで編集し
て共有メモリに格納してこれを依頼元のプロセッサが受
け取ることにより、編集作業を削減してマルチプロセッ
サシステムの全体の処理効率を向上させることが可能と
なる。
【0009】
【実施例】次に、図1から図3を用いて本発明の実施例
の構成および動作を順次詳細に説明する。図1の(イ)
は、構成ブロック図を示す。図1の(イ)において、情
報処理装置1は、プロセッサAとプロセッサBをインタ
フェース2を用いて接続したマルチプロセッサ・システ
ムから構成される、情報を処理する装置である。この情
報処理装置1は、更にインタフェース5を介して他の情
報処理装置3や、インタフェース6を介して他の情報処
理装置4と接続し、全体として複数のプロセッサで処理
を行うシステムである。
【0010】図1の(ロ)は、リクエスト・コマンド例
を示す。このリクエスト・コマンドは、例えば図1の(
イ)のプロセッサAがインタフェース2を介してプロセ
ッサBに発行して処理依頼するコマンドである。ここで
、・アクセス対象:依頼したアクセス対象(例えばコン
トロールストレージなど)・アクセスアドレス:アクセ
ス対象をアクセスするアドレス・Read/Write
:アクセス対象のアクセスアドレスについて、リードす
るか、ライトするかの種別・アクセス長:アクセスする
長さ(例えばバイト長)・処理結果:リクエストコマン
ドで処理依頼した結果(例えば正常、異常など)・デー
タポインタ:インタフェース内の共有メモリのデータ部
のポインタ(アドレス)・編集情報フラグ:本発明のフ
ラグであって、処理依頼先のプロセッサに処理結果のデ
ータ部をインタフェース2内の共有メモリの指定したア
ドレスに格納する旨のフラグ読み出し/書き込みのデー
タ:インタフェース2内の共有メモリのデータ部設定エ
リアに格納したデータ(データ部14)次に、図2の(
イ)のフローチャートに従い、図3のリクエストコマン
ド、レスポンスコマンドを■から■の順序で発行したと
きの動作を、図2の(ロ)を用いて詳細に説明する。
【0011】図2の(イ)において、S1は、プロセッ
サAがリクエスト・コマンド1を発行する。これは、プ
ロセッサAが図3の■リクエスト・コマンド1を発行す
る。S2は、S1で発行された図3の■リクエスト・コ
マンド1を受け取ったプロセッサBが、当該■リクエス
ト・コマンドで依頼を受けた処理を行い、その結果を共
有メモリに格納する。これは、図3の■リクエスト・コ
マンドで依頼を受けたアクセス対象(00 00 03
、コントロール・ストレージ)のアクセスアドレス(0
0 00 10)からリード(02)をアクセス長(0
0 04 00バイト)だけ行い、編集情報フラグ13
がオフ(00 00) であったので、その読み出した
結果をインタフェース2内の共有メモリへのポインタ0
0 20 00が示すアドレスから、図2の(ロ)ヘッ
ダ■とデータ■に示すように順次格納する。
【0012】S3は、プロセッサBがレスポンスコマン
ド1を発行する。これは、プロセッサBが図3の■レス
ポンス・コマンド1を発行する。この図3の■レスポン
ス・コマンドには、図示のように、正常終了の旨、およ
びインタフェース2内の共有メモリにヘッダ部およびデ
ータ部を書き込む先頭アドレスを設定する。S4は、プ
ロセッサAがS3で発行された図3の■レスポンス・コ
マンド1を受信する。これにより、図2の(ロ)のイン
タフェース2内の共有メモリへのポインタが示すアドレ
ス以降にヘッダ部■とデータ部■とが図示のように格納
されていることを受信する。
【0013】S5は、編集情報フラグ13をオンに設定
し、リクエスト・コマンド2を発行する。これは、プロ
セッサAが続いて、図3の■リクエストコマンド2を発
行する(ここで、編集情報フラグ13をオンに設定して
おく)。S6は、プロセッサBが図3の■リクエスト・
コマンドによって依頼された処理を行い、その結果を共
有メモリに格納する。即ち、アクセス対象(00 00
 03、コントロール・ストレージ)のアクセスアドレ
ス(00 40 10)からリード(02)をアクセス
長(00 04 00バイト)だけ行い、編集情報フラ
グ13がオン(00 10) であったので、その読み
出した結果をインタフェース2内の共有メモリの00 
21 00が示すアドレスから図2の(ロ)データ■に
示すように格納、およびヘッダ部をヘッダ部設定エリア
に格納する。
【0014】S7は、レスポンス・コマンド2を発行す
る。これは、プロセッサBが、S6の処理を行った後、
図3の■レスポンス・コマンド2を発行する。以上のよ
うに、プロセッサAが図3の■リクエスト・コマンド1
を発行し、プロセッサBがこの■リクエスト・コマンド
1で依頼を受けた処理を行った後、■レスポンス・コマ
ンド1を発行し、続いてプロセッサAが■リクセスト・
コマンド2(編集情報フラグ13がオン)を発行し、プ
ロセッサBがこの■リクエスト・コマンドで依頼を受け
た処理を行った後、■レスポンス・コマンド2を発行す
ることにより、図2の(ロ)のインタフェース2内の共
有メモリに、ヘッダ■、データ■、データ■が連続した
領域に格納されると共に、ヘッダ■はヘッダ部設定エリ
アに格納される。
【0015】以下同様に、プロセッサAが図3の■リク
エスト・コマンド3、■リクエストコマンド4、プロセ
ッサBが依頼を受けた処理を行った後、■リクエスト・
コマンド、■リクエスト・コマンドを発行することによ
り、図2の(ロ)に示すように、ヘッダ部■、データ部
■、■、■、■が連続した領域に格納されるので、プロ
セッサAはこの連続した領域のヘッダ部■、データ部■
、■、■、■を一括して外部記憶装置などに編集するこ
となく、迅速に格納することが可能となる。
【0016】図2の(ロ)は、インタフェース2内の共
有メモリにヘッダ部およびデータ部を格納した様子を示
す。これは、既述したように、プロセッサAが図3の編
集情報フラグ13がオフの■リクエスト・コマンド1、
編集情報フラグ13がオンの■リクエスト・コマンド2
、■リクセスト・コマンド3、■リクエスト・コマンド
4を順次発行し、これに対応してプロセッサBがインタ
フェース2内の共有メモリに格納した状態を示す。この
状態でプロセッサAは、プロセッサBによって編集され
たデータ(ヘッダ部■、データ部■、■、■、■)をま
とめて例えば外部記憶装置に迅速に格納、即ち従来の図
4の右側のデータを左側のデータに複数回のコピーを行
うという編集を行うことなく格納することが可能となる
【0017】図3は、本発明のコマンド例を示す。これ
は、図1の構成で、プロセッサAが■リクエストコマン
ド1、■リクエスト・コマンド2、■リクエスト・コマ
ンド3、■リクエスト・コマンド3を順次発行し、プロ
セッサBがこれらリクエストコマンドで依頼を受けた処
理を行った後、■レスポンス・コマンド1、■レスポン
ス・コマンド2、■レスポンス・コマンド3、■レスポ
ンス・コマンド4を発行するときのものである。
【0018】
【発明の効果】以上説明したように、本発明によれば、
リクエスト・コマンド11内に編集情報フラグ13を設
け、これを設定して依頼先のプロセッサで編集してイン
フェース内の共有メモリに格納してこれを依頼元のプロ
セッサが受け取る構成を採用しているため、編集作業を
削減してマルチプロセッサシステムの全体の処理効率を
向上させることができる。これにより、内部プログラム
のみの改良により、コマンド処理方式のマルチプロセッ
サ・システムに必要不可欠なプロセッサ間のコマンドの
送受信を効率良好に行うことができ、処理効率の高いマ
ルチプロセッサ・システムを構築することが可能となる
【図面の簡単な説明】
【図1】本発明の1実施例構成図である。
【図2】本発明の動作説明図である。
【図3】本発明のコマンド例である。
【図4】従来のデータ格納方法説明図である。
【符号の説明】
1、3、4:情報処理装置 2、5、6:共有メモリを持つインタフェース11:リ
クエスト・コマンド 12:ヘッダ部 13:編集情報フラグ 14:データ部 15:レスポンス・コマンド

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  プロセッサ間で通信を行うプロセッサ
    間通信方式において、処理依頼内容、および編集情報フ
    ラグ(13)からなるリクエスト・コマンド(11)を
    設け、プロセッサAが上記リクエスト・コマンド(11
    )を他のプロセッサBに発行し、プロセッサBが依頼を
    受けた処理を行った結果について、リクエスト・コマン
    ド(11)内の編集情報フラグ(13)がオフのときに
    ヘッダ部(12)およびデータ部(14)をインタフェ
    ース(2)内の共有メモリに格納し、一方、編集情報フ
    ラグ(13)がオンのときにインタフェース(2)内の
    共有メモリのヘッダ部格納域にヘッダ部を格納およびデ
    ータ部を指定されたアドレスに格納した後、レスポンス
    ・コマンド(16)でその結果を依頼元のプロセッサA
    に通知することを必要に応じて繰り返し、プロセッサA
    が上記インタフェース(2)内の共有メモリからデータ
    をまとめて取り込み得るように構成したことを特徴とす
    るプロセッサ間通信処理方式。
JP3137567A 1991-06-10 1991-06-10 情報処理装置 Expired - Lifetime JP2589006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3137567A JP2589006B2 (ja) 1991-06-10 1991-06-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3137567A JP2589006B2 (ja) 1991-06-10 1991-06-10 情報処理装置

Publications (2)

Publication Number Publication Date
JPH04362764A true JPH04362764A (ja) 1992-12-15
JP2589006B2 JP2589006B2 (ja) 1997-03-12

Family

ID=15201738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3137567A Expired - Lifetime JP2589006B2 (ja) 1991-06-10 1991-06-10 情報処理装置

Country Status (1)

Country Link
JP (1) JP2589006B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292261A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd マルチプロセッサ装置
JPH01273156A (ja) * 1988-04-25 1989-11-01 Fujitsu Ltd アダプタ制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292261A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd マルチプロセッサ装置
JPH01273156A (ja) * 1988-04-25 1989-11-01 Fujitsu Ltd アダプタ制御方式

Also Published As

Publication number Publication date
JP2589006B2 (ja) 1997-03-12

Similar Documents

Publication Publication Date Title
JP2005535038A (ja) 内部ロウキャッシングを有するメモリハブおよびアクセス方法。
JP2004054916A (ja) プロセッサ間のハードウェア支援通信を実行する方法
JP2000222226A (ja) アクセス制御装置及びアクセス方法
JP2766216B2 (ja) 情報処理装置
JPH04362764A (ja) 情報処理装置
JPH0341856B2 (ja)
JP2994917B2 (ja) 記憶システム
JP2540844B2 (ja) デ−タ転送制御方法
JPS62168497A (ja) 交換処理プログラムにおけるデ−タベ−ス処理方式
JPH0564824B2 (ja)
JPH0314019A (ja) 媒体集合型装置アクセス方式
JPH0246967B2 (ja)
JPS6368960A (ja) 共用記憶媒体の順次アクセス制御装置
JPS62134718A (ja) デ−タアクセス制御方式
JPS63196961A (ja) デ−タ転送制御方法
JPS63167944A (ja) デ−タ転送制御方法
JPS61227268A (ja) 磁気デイスク・アクセス方式
JP2001100932A (ja) ファイル転送方式
JPS63259746A (ja) バンクメモリ間のデ−タ転送方式
JPH11306077A (ja) メモリ管理方法
JPH10247182A (ja) マルチプロセッサシステム
JPS6159555A (ja) 多重階層記憶装置のデ−タ転送制御方式
JPH0468431A (ja) 磁気ディクス制御装置
JPH02165247A (ja) 記憶装置
JP2000010944A (ja) マルチプロセッサディスクアレイ制御装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961022