JPH04360407A - 表面波デバイス用セラミックパッケージ - Google Patents
表面波デバイス用セラミックパッケージInfo
- Publication number
- JPH04360407A JPH04360407A JP13615491A JP13615491A JPH04360407A JP H04360407 A JPH04360407 A JP H04360407A JP 13615491 A JP13615491 A JP 13615491A JP 13615491 A JP13615491 A JP 13615491A JP H04360407 A JPH04360407 A JP H04360407A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic package
- lead terminal
- package
- ceramic
- surface wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 238000005476 soldering Methods 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 5
- 125000003700 epoxy group Chemical group 0.000 abstract 1
- 239000004593 Epoxy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は表面波デバイスを収納し
、プリント配線回路基板に実装するための表面波デバイ
ス用セラミックパッケージに関するものである。
、プリント配線回路基板に実装するための表面波デバイ
ス用セラミックパッケージに関するものである。
【０００２】
【従来の技術】近年、高密度実装化のため電子部品の面
実装化が強く要望されており、表面波デバイスについて
もセラミックパッケージを用いた面実装可能なものが製
品化されている。
実装化が強く要望されており、表面波デバイスについて
もセラミックパッケージを用いた面実装可能なものが製
品化されている。
【０００３】以下に従来の表面波デバイス用セラミック
パッケージについて図面を用いて説明する。図２は従来
の表面波デバイス用セラミックパッケージの構造を示す
断面図であり、１１はアルミナ等からなるセラミック製
の容器、１２は容器１１の表面に印刷焼付やメッキ等で
設けられた端子、１３はキャップである。上記容器１１
は収納した表面波デバイスを保持するものでセラミック
パッケージの母体をなすものであり、端子１２はセラミ
ックパッケージをプリント配線回路基板にハンダ付けす
るためのもの、キャップ１３はセラミックパッケージ内
の気密を保つため容器１１の開口部を塞ぐためのもので
ある。図２に示すように従来の表面波デバイス用セラミ
ックパッケージは、リードレスタイプのものが主流であ
った。
パッケージについて図面を用いて説明する。図２は従来
の表面波デバイス用セラミックパッケージの構造を示す
断面図であり、１１はアルミナ等からなるセラミック製
の容器、１２は容器１１の表面に印刷焼付やメッキ等で
設けられた端子、１３はキャップである。上記容器１１
は収納した表面波デバイスを保持するものでセラミック
パッケージの母体をなすものであり、端子１２はセラミ
ックパッケージをプリント配線回路基板にハンダ付けす
るためのもの、キャップ１３はセラミックパッケージ内
の気密を保つため容器１１の開口部を塞ぐためのもので
ある。図２に示すように従来の表面波デバイス用セラミ
ックパッケージは、リードレスタイプのものが主流であ
った。
【０００４】しかし、リードレスタイプのセラミックパ
ッケージは、現在最も多く使われているガラスエポキシ
系（以下ガラエポ系と略す）の材質を主体としたプリン
ト配線回路基板上にリフローハンダ付けしたときに、セ
ラミック製の容器とプリント配線回路基板との間でハン
ダクラックをおこすことがあった。この現象はガラエポ
系とセラミックの熱膨張係数の差により生じる残留応力
が原因であることは明らかであるが、図２のようなリー
ドレスタイプのセラミックパッケージの構造では前述の
残留応力を逃がすことはできず、またセラミックパッケ
ージが大きいほど残留応力も大きくなるため、比較的大
きな表面波デバイスでは信頼性の面から使えないという
問題があった。
ッケージは、現在最も多く使われているガラスエポキシ
系（以下ガラエポ系と略す）の材質を主体としたプリン
ト配線回路基板上にリフローハンダ付けしたときに、セ
ラミック製の容器とプリント配線回路基板との間でハン
ダクラックをおこすことがあった。この現象はガラエポ
系とセラミックの熱膨張係数の差により生じる残留応力
が原因であることは明らかであるが、図２のようなリー
ドレスタイプのセラミックパッケージの構造では前述の
残留応力を逃がすことはできず、またセラミックパッケ
ージが大きいほど残留応力も大きくなるため、比較的大
きな表面波デバイスでは信頼性の面から使えないという
問題があった。
【０００５】そこで、この残留応力によるハンダクラッ
クを防止するために、セラミックパッケージをリード端
子の付いた構造にし、このリード端子で上記残留応力を
吸収する。図３（ａ），（ｂ）に示すようなＩＣ用のパ
ッケージとしては良く知られているリード端子の付いた
セラミックパッケージとする構造が提案されている。
クを防止するために、セラミックパッケージをリード端
子の付いた構造にし、このリード端子で上記残留応力を
吸収する。図３（ａ），（ｂ）に示すようなＩＣ用のパ
ッケージとしては良く知られているリード端子の付いた
セラミックパッケージとする構造が提案されている。
【０００６】
【発明が解決しようとする課題】しかしながら、図３（
ａ）のようなＬ字型曲げリード端子１４ではセラミック
パッケージ本体からリード端子１４が横に出ているため
、面積的に実装効率が悪くなるという欠点がある。また
、図３（ｂ）のようなＪ字型曲げリード端子１５では面
積的な実装効率と言う点では優れているが、セラミック
製の容器１１の底面側に曲げこんだリード端子１５の分
だけパッケージ高さが高くなってしまうという課題があ
った。
ａ）のようなＬ字型曲げリード端子１４ではセラミック
パッケージ本体からリード端子１４が横に出ているため
、面積的に実装効率が悪くなるという欠点がある。また
、図３（ｂ）のようなＪ字型曲げリード端子１５では面
積的な実装効率と言う点では優れているが、セラミック
製の容器１１の底面側に曲げこんだリード端子１５の分
だけパッケージ高さが高くなってしまうという課題があ
った。
【０００７】本発明は上記課題を解決するもので、プリ
ント配線回路基板との間でハンダクラックを生じること
がなく、面積的にも高さ的にも実装効率の優れた表面波
デバイス用セラミックパッケージを提供することを目的
とする。
ント配線回路基板との間でハンダクラックを生じること
がなく、面積的にも高さ的にも実装効率の優れた表面波
デバイス用セラミックパッケージを提供することを目的
とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、底面に複数の凹部を設けたセラミック製容
器のこの凹部にリード端子をロウ付け接合したセラミッ
クパッケージであり、好ましくは上記リード端子をコの
字型とするものである。
に本発明は、底面に複数の凹部を設けたセラミック製容
器のこの凹部にリード端子をロウ付け接合したセラミッ
クパッケージであり、好ましくは上記リード端子をコの
字型とするものである。
【０００９】
【作用】以上のようにセラミック製の容器の底面に複数
の凹部を設け、この凹部にリード端子をロウ付けする構
造とすることで、ハンダ付け時に生じるプリント配線回
路基板とセラミックパッケージとの間のハンダクラック
の問題が解決でき、また、高さ的にも面積的にも実装効
率の優れた表面波デバイス用セラミックパッケージが得
られる。
の凹部を設け、この凹部にリード端子をロウ付けする構
造とすることで、ハンダ付け時に生じるプリント配線回
路基板とセラミックパッケージとの間のハンダクラック
の問題が解決でき、また、高さ的にも面積的にも実装効
率の優れた表面波デバイス用セラミックパッケージが得
られる。
【００１０】
【実施例】以下に、本発明の一実施例について図面を用
いて説明する。
いて説明する。
【００１１】図１は本発明による表面波デバイス用セラ
ミックパッケージの一実施例を示す断面図であり、１は
セラミック製の容器であり、２はコの字型のリード端子
、３はセラミックパッケージ内の気密を保つため容器１
の開口部を塞ぐ金属製のキャップ、４はリード端子２を
容器１にロウ付けしたロウ付け部である。
ミックパッケージの一実施例を示す断面図であり、１は
セラミック製の容器であり、２はコの字型のリード端子
、３はセラミックパッケージ内の気密を保つため容器１
の開口部を塞ぐ金属製のキャップ、４はリード端子２を
容器１にロウ付けしたロウ付け部である。
【００１２】本実施例のセラミックパッケージは、リー
ド端子２を備えた構造であり、ハンダ付け時の残留応力
を吸収することができ、ハンダクラックをおこすことは
ない。そして、本実施例において、容器１は例えば従来
と同様にアルミナセラミック製であり、リード端子２に
は例えばＦｅ，Ｎｉ，Ｃｏのうち少なくとも２つを含む
合金からなる金属製のリード（例えば、コバールや４２
ＡＬＬＯＹ等）を用いている。これは、Ｆｅ，Ｎｉ，Ｃ
ｏを主体とする合金の熱膨張係数が、アルミナの熱膨張
係数と比較的近いため、ハンダ付け時に容器１とリード
端子２とのロウ付け部４に不要な力がかかることを防ぐ
ことができるからである。
ド端子２を備えた構造であり、ハンダ付け時の残留応力
を吸収することができ、ハンダクラックをおこすことは
ない。そして、本実施例において、容器１は例えば従来
と同様にアルミナセラミック製であり、リード端子２に
は例えばＦｅ，Ｎｉ，Ｃｏのうち少なくとも２つを含む
合金からなる金属製のリード（例えば、コバールや４２
ＡＬＬＯＹ等）を用いている。これは、Ｆｅ，Ｎｉ，Ｃ
ｏを主体とする合金の熱膨張係数が、アルミナの熱膨張
係数と比較的近いため、ハンダ付け時に容器１とリード
端子２とのロウ付け部４に不要な力がかかることを防ぐ
ことができるからである。
【００１３】また、リード端子２をコの字型にしてある
のは、ハンダ付け時に、セラミックパッケージとプリン
ト配線回路基板間に残留応力があったとしても、形状を
コの字型にすることでリード端子２がバネのような弾力
をもち、容易にその残留応力を吸収することができるか
らである。
のは、ハンダ付け時に、セラミックパッケージとプリン
ト配線回路基板間に残留応力があったとしても、形状を
コの字型にすることでリード端子２がバネのような弾力
をもち、容易にその残留応力を吸収することができるか
らである。
【００１４】更に、本実施例のようにリード端子２は、
容器１の凹部に容器１の側面方向にはみ出さないように
接合することができるので、セラミックパッケージを面
実装する場合、面積的に実装効率が優れていることは言
うまでもない。もちろん、リード端子２の高さは、容器
１の凹部に合わせて自在に変えることができ、高さ的に
も実装効率が優れたものとすることができる。
容器１の凹部に容器１の側面方向にはみ出さないように
接合することができるので、セラミックパッケージを面
実装する場合、面積的に実装効率が優れていることは言
うまでもない。もちろん、リード端子２の高さは、容器
１の凹部に合わせて自在に変えることができ、高さ的に
も実装効率が優れたものとすることができる。
【００１５】
【発明の効果】上記のように本発明の表面波デバイス用
セラミックパッケージは、リード付構造とすることで、
ハンダ付け時に生じるガラエポ系のプリント配線回路基
板とセラミックパッケージ間の残留応力をリード端子部
で緩和し、更にリード端子をコの字型にすることで弾力
性を持たせて残留応力をいっそう吸収しやすくし、容易
にハンダクラックの発生を防ぎ、信頼性を向上させるこ
とができる。また、リード端子を容器底面に設けた凹部
にロウ付けしているため、高さ的にも低くでき、しかも
、リード端子を容器の側面方向にはみ出さないように取
付けることで、面積的な実装効率という点でも優れたも
のとなる。
セラミックパッケージは、リード付構造とすることで、
ハンダ付け時に生じるガラエポ系のプリント配線回路基
板とセラミックパッケージ間の残留応力をリード端子部
で緩和し、更にリード端子をコの字型にすることで弾力
性を持たせて残留応力をいっそう吸収しやすくし、容易
にハンダクラックの発生を防ぎ、信頼性を向上させるこ
とができる。また、リード端子を容器底面に設けた凹部
にロウ付けしているため、高さ的にも低くでき、しかも
、リード端子を容器の側面方向にはみ出さないように取
付けることで、面積的な実装効率という点でも優れたも
のとなる。
【図１】本発明の一実施例による表面波デバイス用セラ
ミックパッケージの構造を示す断面図
ミックパッケージの構造を示す断面図
【図２】従来のリードレスタイプの表面波デバイス用セ
ラミックパッケージの構造を示す断面図
ラミックパッケージの構造を示す断面図
【図３】（ａ）
，（ｂ）はそれぞれＩＣ用のセラミックパッケージの構
造を示す断面図
，（ｂ）はそれぞれＩＣ用のセラミックパッケージの構
造を示す断面図
１ 容器
２ リード端子
３ キャップ
４ ロウ付け部
Claims (2)
- 【請求項１】底面に複数の凹部を設けた、セラミック製
の容器とリード端子及びキャップからなり、上記リード
端子を上記容器の凹部にロウ付け接合したことを特徴と
する表面波デバイス用セラミックパッケージ。 - 【請求項２】リード端子がコの字型であることを特徴と
する請求項１記載の表面波デバイス用セラミックパッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615491A JPH04360407A (ja) | 1991-06-07 | 1991-06-07 | 表面波デバイス用セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615491A JPH04360407A (ja) | 1991-06-07 | 1991-06-07 | 表面波デバイス用セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04360407A true JPH04360407A (ja) | 1992-12-14 |
Family
ID=15168580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13615491A Pending JPH04360407A (ja) | 1991-06-07 | 1991-06-07 | 表面波デバイス用セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04360407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949305A (en) * | 1996-02-28 | 1999-09-07 | Oki Electric Industry Co., Ltd. | Saw filter encapsulated in a ceramic package with capacitance incorporated therein |
-
1991
- 1991-06-07 JP JP13615491A patent/JPH04360407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949305A (en) * | 1996-02-28 | 1999-09-07 | Oki Electric Industry Co., Ltd. | Saw filter encapsulated in a ceramic package with capacitance incorporated therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270492A (en) | Structure of lead terminal of electronic device | |
| EP2051376A1 (en) | Quartz crystal device | |
| JPH1012790A (ja) | 半導体集積回路装置 | |
| JPH04360407A (ja) | 表面波デバイス用セラミックパッケージ | |
| US5206460A (en) | Oscillator package | |
| JPH05226803A (ja) | 実装回路基板 | |
| JP3606672B2 (ja) | チップ型過電流保護素子 | |
| JP3365426B2 (ja) | チップ型電子部品 | |
| JP2876846B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1084183A (ja) | 表面実装素子のはんだ付用治具 | |
| JP2011187546A (ja) | 半導体装置 | |
| JPH079454Y2 (ja) | 表面実装形圧電振動子 | |
| JP2778506B2 (ja) | 電子デバイス用パッケージ | |
| JP2565079B2 (ja) | 半導体装置 | |
| JP2003273690A (ja) | 圧電振動デバイス | |
| JPS59224147A (ja) | 半導体装置 | |
| JP2663731B2 (ja) | 半導体装置 | |
| JPS59189659A (ja) | 半導体装置 | |
| JP2551890Y2 (ja) | 面実装型電子部品の構造 | |
| JPH0469956A (ja) | 半導体装置 | |
| JPH07221213A (ja) | 電子部品 | |
| JPH01270256A (ja) | 半導体装置 | |
| JPS63283052A (ja) | 集積回路用パツケ−ジ | |
| JPH10284673A (ja) | 半導体素子の薄型実装基板 | |
| JPS63166250A (ja) | パツケ−ジ型電子部品の実装方法 |