JPH0435922Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、シーケンサの動作が正常に行われ
ているかを外部でチエツクするシーケンサの動作
異常検出装置に関するものである。

まずシーケンサの一般的な構成とその基本動作
を説明する。

シーケンサのＨ／Ｗ構成は外部から予め入力さ
れた複数のプログラムステツプからなるシーケン
サプログラムを格納するシーケンサプログラムメ
モリと、上記シーケンサプログラムをプログラム
ステツプ順に実行するCPUと、上記CPUによる
プログラムステツプの実行において、CPUによ
り次に実行すべきプログラムステツプのステツプ
番号を指示するプログラムカウンタと、上記シー
ケンサプログラム上に内部リレー、タイマー、カ
ウンタ、ラツチリレー等のデバイスが構成された
場合に、これ等のデバイスの情報、例えばタイマ
ーの場合には設定された時限情報等を格納するデ
バイス情報メモリと、外部との信号の入出力を行
なう入出力インタフエイスとしての入出力ユニツ
トとから構成されいる。

次に動作について説明する。

まず、CPUはシーケンスプログラムの実行
すべきステツプ番号を示すプログラムカウンタ
の内容をメモリのアドレス（番地）へ与え、そ
のプログラムステツプの内容を読み出す。

CPUは読み出したプログラムステツプの内
容を翻訳し、AND，ORなどの命令、および入
出力インタフエイスの番号の判別を行なう。

判別したソース（とり込むべき演算用入力信
号）と上記プログラムステツプにて指示された
命令に従い、AND，ORなどの論理演算や出力
動作を行う。

プログラムカウンタの内容を＋１し、次のス
テツプ番号の指示を行なう。

シーケンサの中ではシーケンスプログラムにお
ける１つのステツプ番号、すなわち、１つの命令
ごとに以上の４つの動作を行ない、シーケンスプ
ログラムメモリに格納されているすべてのステツ
プ番号について番号順に順次実行する。これをス
キヤニング（走査）という。

そして一回毎にスキヤングで入力ユニツトを介
して外部信号の入力、CPUによる演算を行ない、
出力ユニツトを介して外部へ信号の出力を行な
う。これにより制御対象である機械装置のON／
OFF制御を行なう。これらの制御はシーケンサ
の内部の上記Ｈ／Ｗで実行されているが、何らか
の原因でこの動作が正常に行われなくなつた場合
には、出力信号がON又は、OFFのままであつた
りして、機械装置を止めたくても停止しなかつた
りして上記機械装置の損傷や、事故を引起こす事
があるという欠点があつた。

この考案は、上記のような問題点を解消するた
めになされたもので、外部からシーケンサの動作
異常を検出できるシーケンサの動作異常検出装置
を得ることを目的とする。

以下、この考案の一実施例を図により説明す
る。

図はシーケンサの動作異常検出装置の構成を示
す図であり、１はシーケンサ、２はＨ／Ｗで構成
された外部タイマ部であり、一対の外部タイマ
T₁₁，T₁₂から構成されている。なお、２Ａはシ
ーケンサの異常信号出力端子であり、２Ｂは外部
タイマT₁₁，T₁₂の励磁電源接続端子である。

３はシーケンサ１の出力インタフエイス部とし
ての出力ユニツトである。１０はシーケンサのシ
ーケンスプログラムメモリ（図示せず）に格納さ
れたシーケンスプログラムのうち、シーケンサの
異常検出に関連するプログラムステツプ部分をラ
ダー図で表示したものであり、上記CPUにより、
上記シーケンスプログラムを実行することにより
その機能を生ずるものである。

ラダー図１０において、T₁，T₂はそれぞれシ
ーケンサの第１および第２の内部タイマ、M₁は
ラツチ手段としてのシーケンサの一時記憶メモリ
（以下、メモリM₁と記す）、Y₁，Y₂は出力リレー
であり、出力ユニツト３における常時開接点
Y_1a，Y_2aをON／OFFする。

次に動作について説明する。ラダー図１０にお
けるラダー１１において、シーケンサ１の最初の
スキヤンニングでメモリM₁はRESET状態にあ
り、シーケンサプログラムの実行開始と共に、常
時閉の接点M_1bを介し第１のタイマT₁は動作を開
始し、その時限が例えば１秒にセツトされていれ
ば１秒後に第１のタイマT₁はタイムアツプし、
ラダー１３において時限接点T_1aが閉となり、メ
モリM₁はセツトされ、ラダー１１における常時
閉接点M_1bが開となり、第１のタイマT₁がOFF
となると共に、ラダー１２における常時開接点
M_1aが閉となり、第２のタイマT₂が動作を開始す
る。この第２のタイマT₂もその時限を１秒にセ
ツトしてあれば、その動作開始後１秒後にタイム
アツプし、ラダー１４における常時開接点T_2aが
閉となり、メモリM₁がリセツトされる。この結
果、ラダー１２における常時開接点M_1aが開とな
つて第２の内部タイマT₂がOFFとなると共に、
ラダー１１における常時閉接点M_1bが閉となり、
最初のスキヤンニングと同一の状態、即ち、第１
の内部タイマT₁が動作を開始し、以上の動作を
繰返す。ラダー１５においては常時開接点M_1aを
介して出力リレーY₁が、また、ラダー１６にお
いては常時閉接点M_1bを介して出力リレーY₂が
ON／OFFされ、出力ユニツト３において出力接
点Y_1a，Y_2aがON／OFFして、対応する一対の外
部タイマT₁₁，T₁₂を動作させる。メモリM₁は第
１および第２の内部タイマT₁，T₂により、
ON／OFFされるので出力リレーY₁，Y₂はそれ
ぞれ予め設定された第１および第２の内部タイマ
T₁，T₂の時限に応じてON／OFF動作を行なう。
従つて一対の外部タイマT₁₁，T₁₂の入力信号は
第１および第２の内部タイマT₁，T₂の時限に基
づき、この例では１秒ごとにON／OFFを交互に
繰返えす。

外部タイマT₁₁，T₁₂の時限はT₁，T₂より長く
とり、例えば２秒にセツトしておけば、シーケン
サ１が正常に動作し、出力インタフエイス３を介
して１秒ごとのON／OFF信号が入力されている
間は上記外部タイマT₁₁，T₁₂のいずれもタイム
アツプすることはない。

しかし、何かの理由でシーケンサ１の動作が正
常に動作しなくなつた場合、出力リレーY₁，Y₂
が１秒ごとに交互にON／OFFせず、例えば出力
リレーY₁がON状態で２秒以上経過すると、T₁₁
がタイムアツプして外部タイマ部２における常時
開の時限接点T_11aが閉となり、端子２Ａより、シ
ーケンサ１の異常検出信号が出力可能となる。同
時に、出力リレーY₂がON状態で２秒以上に経過
すると、T₁₂がタイムアツプして常時開の時限接
点T_12aが閉となり、端子２Ａよりシーケンサ１の
異常検出信号が出力可能となる。

上記のごとく、シーケンサ動作異常検出装置は
シーケンサ１の一部と外付の外部タイマ部２から
構成されるが、外部タイマ部２はシーケンサ１に
内蔵された構成であつてもよい。

以上のように、この考案によればシーケンスプ
ログラム上にシーケンサの正常動作時に所定時間
ごとにタイムアツプする第１および第２の内部タ
イマを構成し、上記第１および第２の内部タイマ
の所定時限よりも長い時限に設定された一対の外
部タイマとを備え、上記シーケンサの異常により
上記第１および第２の内部タイマの所定時限より
も長い持続信号の入力、もしくは無入力により上
記一対の外部タイマのいずれかがタイムアツプし
て上記シーケンサの異常検出信号を出力可能にし
たので、比較的簡単で安価な構成によりシーケン
サの異常検出可能なものが得られる効果がある。

【図面の簡単な説明】

図はこの考案の一実施例であるシーケンサの動
作異常検出装置の構成を示すブロツク図である。 １はシーケンサ、２はＨ／Ｗで構成された外部
タイマ部、２Ａはシーケンサの動作異常検出端
子、３は出力ユニツト、１０はシーケンサの異常
検出に関連するプログラムステツプ部分を示すラ
ダー図、T₁，T₂はそれぞれ第１および第２の内
部タイマ、M₁はラツチリレーと等分なシーケン
サ一時記憶メモリ、T₁₁，T₁₂は一対の外部タイ
マを示す。

Claims (1)

【実用新案登録請求の範囲】
1. シーケンスプログラムに組み込まれ、上記シー
   ケンスプログラムの実行によりON動作して所定
   時限後にタイムアツプする第１の内部タイマ手段
   と、上記シーケンスプログラムに組み込まれ、上
   記第１の内部タイマのタイムアツプによりセツト
   され、かつ上記第１の内部タイマをOFFするラ
   ツチ手段と、上記シーケンスプログラムに組み込
   まれ、上記ラツチ手段出力によりON動作して所
   定時限後にタイムアツプし、上記ラツチ手段をリ
   セツトすると共に上記ラツチ手段によりOFFさ
   れる第２の内部タイマ手段と、上記第１または第
   ２の内部タイマ手段の所定時限よりも長い時限に
   設定され、上記第１および第２の内部タイマ手段
   の時限出力に対応する持続信号入力もしくは持続
   信号無入力によりタイムアツプする一対の外部タ
   イマとを備え、上記一対の外部タイマのタイムア
   ツプ出力の少なくともいずれかを上記シーケンサ
   の動作異常検出信号とすることを特徴とするシー
   ケンサの動作異常検出装置。