JPH0435906B2 - - Google Patents
Info
- Publication number
- JPH0435906B2 JPH0435906B2 JP8380085A JP8380085A JPH0435906B2 JP H0435906 B2 JPH0435906 B2 JP H0435906B2 JP 8380085 A JP8380085 A JP 8380085A JP 8380085 A JP8380085 A JP 8380085A JP H0435906 B2 JPH0435906 B2 JP H0435906B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bump
- forming
- conductive film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体素子組立のためのバンプ付き
フイルムキヤリアの製造方法に関するものであ
る。
フイルムキヤリアの製造方法に関するものであ
る。
従来の技術
従来、バンプ付フイルムキヤリアの製造方法
は、第２図に示すようにガラスなどの絶縁基板１
の一主面の全面に蒸着やスパツタリングで導電膜
２を形成し、さらに絶縁膜３を形成したのち絶縁
膜３に開口部４を設けたあと、電気メツキして、
開口部４にバンプ５を形成していた。そして、バ
ンプ５をフイルムキヤリア６のインナーリード７
の先端部に熱転写していた。
は、第２図に示すようにガラスなどの絶縁基板１
の一主面の全面に蒸着やスパツタリングで導電膜
２を形成し、さらに絶縁膜３を形成したのち絶縁
膜３に開口部４を設けたあと、電気メツキして、
開口部４にバンプ５を形成していた。そして、バ
ンプ５をフイルムキヤリア６のインナーリード７
の先端部に熱転写していた。
発明が解決しようとする問題点
ところが、上記の方法では、絶縁膜３が完全に
エツジ部の導電膜を被覆することができないの
で、電気メツキによつて、絶縁基板１のエツジに
沿つて、リング状の不要なメツキ物８がつき、安
定した高さのバンプ５を得ることができにくかつ
た。また、一般的にバンプ５の材質としては金を
使用することが多いのでコストが高くついた。
エツジ部の導電膜を被覆することができないの
で、電気メツキによつて、絶縁基板１のエツジに
沿つて、リング状の不要なメツキ物８がつき、安
定した高さのバンプ５を得ることができにくかつ
た。また、一般的にバンプ５の材質としては金を
使用することが多いのでコストが高くついた。
問題点を解決するための手段
本発明は、このような従来の欠点を解決するた
めに絶縁基板の一主面のエツジ部周辺を除く全面
に導電膜を蒸着、スパツタリング等の手法によつ
て形成した後、前記導電膜を完全に被覆するよう
に絶縁膜を形成して、前記絶縁膜の一部に開口部
を設けたあと、電気メツキによつて前記開口部に
バンプを形成して、前記バンプをフイルムキヤリ
アのインナーリードの先端に転写してバンプ付フ
イルムキヤリアを得るようにしたものである。
めに絶縁基板の一主面のエツジ部周辺を除く全面
に導電膜を蒸着、スパツタリング等の手法によつ
て形成した後、前記導電膜を完全に被覆するよう
に絶縁膜を形成して、前記絶縁膜の一部に開口部
を設けたあと、電気メツキによつて前記開口部に
バンプを形成して、前記バンプをフイルムキヤリ
アのインナーリードの先端に転写してバンプ付フ
イルムキヤリアを得るようにしたものである。
作 用
本発明は絶縁基板の一主面のエツジ部周辺を除
く全面に導電膜を蒸着、スパツタリング等の手法
によつて形成した後に、前記導電膜を完全に被覆
するように絶縁膜を形成して、所定の開口部を設
けるので、絶縁基板のエツジ等の余分なところに
メツキされないので、メツキ電流密度が基板間で
安定して、高さ精度のよいバンプを形成すること
ができ製造上きわめて有利である。
く全面に導電膜を蒸着、スパツタリング等の手法
によつて形成した後に、前記導電膜を完全に被覆
するように絶縁膜を形成して、所定の開口部を設
けるので、絶縁基板のエツジ等の余分なところに
メツキされないので、メツキ電流密度が基板間で
安定して、高さ精度のよいバンプを形成すること
ができ製造上きわめて有利である。
実施例
以下本発明の第一の実施例を図面を参照して説
明する。第１図に示すように、絶縁基板であるガ
ラス基板１０のエツジ部周辺１０ａを除く一主面
１０ｂにCu、Ti／Ptなどの導電膜２０を形成し
た後、ポジタイプのフオトレジスト３０をスピン
コーテイングした後、露光、現像等の処理を行つ
て所定の開口部４０を形成する。つぎに、その開
口部 ４０にバンプ５０を電気メツキで形成した
のちフオトレジスト３０をアセトン等で除去した
のち、フイルムキヤリア６０のインナーリード７
０の先端部に熱圧着によつてバンプ５０を転写す
る。
明する。第１図に示すように、絶縁基板であるガ
ラス基板１０のエツジ部周辺１０ａを除く一主面
１０ｂにCu、Ti／Ptなどの導電膜２０を形成し
た後、ポジタイプのフオトレジスト３０をスピン
コーテイングした後、露光、現像等の処理を行つ
て所定の開口部４０を形成する。つぎに、その開
口部 ４０にバンプ５０を電気メツキで形成した
のちフオトレジスト３０をアセトン等で除去した
のち、フイルムキヤリア６０のインナーリード７
０の先端部に熱圧着によつてバンプ５０を転写す
る。
このようにすれば、導電膜２０の周辺にリング
状にメツキ物が付着することがないので、効率よ
くバンプ高さのそろつたバンプ付フイルムキヤリ
アが得られる。
状にメツキ物が付着することがないので、効率よ
くバンプ高さのそろつたバンプ付フイルムキヤリ
アが得られる。
なお、フオトレジスト３０の代わりにSiO2等
の無機物の絶縁膜をメツキ用のレジストとして使
用してもよい。このときには、バンプを転写する
ときに絶縁膜を除去しなくてもよい。
の無機物の絶縁膜をメツキ用のレジストとして使
用してもよい。このときには、バンプを転写する
ときに絶縁膜を除去しなくてもよい。
発明の効果
以上のように本発明は、導電膜を完全に絶縁膜
で被覆するため、余分なメツキ物がつかないの
で、効率よくメツキを行うことができるととも
に、安定した条件でメツキ作業を行うことがで
き、その結果均一な高さのバンプを得ることがで
きるので品質が安定し、製造上きわめて有利であ
る。
で被覆するため、余分なメツキ物がつかないの
で、効率よくメツキを行うことができるととも
に、安定した条件でメツキ作業を行うことがで
き、その結果均一な高さのバンプを得ることがで
きるので品質が安定し、製造上きわめて有利であ
る。
第１図は本発明の一実施例のバンプ付フイルム
キヤリアの製造プロセスの断面図、第２図は従来
のバンプ付フイルムキヤリアの製造プロセスを示
す断面図である。 １０……ガラス基板（絶縁基板）、１０ｂ……
一主面、２０……導電膜、３０……フオトレジス
ト、４０……開口部、５０……バンプ、６０……
フイルムキヤリア、７０……インナーリード。
キヤリアの製造プロセスの断面図、第２図は従来
のバンプ付フイルムキヤリアの製造プロセスを示
す断面図である。 １０……ガラス基板（絶縁基板）、１０ｂ……
一主面、２０……導電膜、３０……フオトレジス
ト、４０……開口部、５０……バンプ、６０……
フイルムキヤリア、７０……インナーリード。
Claims (1)
- １ 絶縁基板の一主面のエツジ部周辺を除く全面
に導電膜を蒸着、スパツタリング等の手法によつ
て形成する工程と、前記導電膜を完全に被覆する
ように絶縁膜を形成する工程と、前記絶縁膜の一
部に開口部を設ける工程と、電気メツキによつて
前記開口部にバンプを形成する工程と、前記バン
プをフイルムキヤリアのインナ・リードの先端に
転写する工程とからなるバンプ付きフイルムキヤ
リアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380085A JPS61242055A (ja) | 1985-04-19 | 1985-04-19 | バンプ付きフイルムキヤリアの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8380085A JPS61242055A (ja) | 1985-04-19 | 1985-04-19 | バンプ付きフイルムキヤリアの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242055A JPS61242055A (ja) | 1986-10-28 |
| JPH0435906B2 true JPH0435906B2 (ja) | 1992-06-12 |
Family
ID=13812730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8380085A Granted JPS61242055A (ja) | 1985-04-19 | 1985-04-19 | バンプ付きフイルムキヤリアの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242055A (ja) |
-
1985
- 1985-04-19 JP JP8380085A patent/JPS61242055A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61242055A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| KR100264479B1 (ko) | 범프전극의 구조와 그 형성방법 | |
| US5376584A (en) | Process of making pad structure for solder ball limiting metallurgy having reduced edge stress | |
| US5418186A (en) | Method for manufacturing a bump on a semiconductor chip | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JPS59154041A (ja) | 半導体装置の電極形成方法 | |
| US20020086512A1 (en) | Method of forming solder bumps | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPH0435906B2 (ja) | ||
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6381951A (ja) | 半導体装置の製造方法 | |
| JPH07120643B2 (ja) | 半導体装置およびその製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| KR20020071096A (ko) | 솔더 범프의 형성 방법 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 | |
| JPS61124145A (ja) | 半導体装置の製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 |