JPH0435190B2

JPH0435190B2 -

Info

Publication number: JPH0435190B2
Application number: JP58017027A
Authority: JP
Inventors: Hiromitsu Yagi; Hiroo Ueda
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1983-02-03
Filing date: 1983-02-03
Publication date: 1992-06-10
Also published as: JPS59141976A

Description

【発明の詳細な説明】

技術分野本発明はテレビゲーム装置、特に背景となる静
止画と操作者の制御下で移動する動画とが独立し
て制御され、合成されて表示されるテレビゲーム
装置において、複数個のパターンデータ信号を合
成して１個の表示画面を構成する方法及び装置に
関する。従来技術このようなテレビゲーム装置としては、第１図
Ａに示されるように画像処理装置（以下PPUと
いう）１にRAMにてなるビデオメモリ２を接続
し、CPU３の制御により主メモリ４から静止画
と動画についてのデータをビデオメモリ２に転送
し、CPU３からの信号に従つてPPU１がビデオ
メモリ２から適宜データを呼び出してビデオ信号
として出力する方式の装置が知られている。この装置におけるビデオメモリ２のメモリマツ
プは、同図Ｂに示されるように、動画キヤラクタ
パターンを発生する領域２−１、フレームごとに
垂直ブランキング期間中に書き換えられる動画属
性テーブル２−２、それに静止画キヤラクタパタ
ーン発生領域２−３、静止画キヤラクタパターン
名称テーブル２−４、及び静止画用カラーテーブ
ル２−５に分割されている。この装置の動作を第
２図を参照して示すと、走査線の水平ブランキン
グ期間中に操作者の制御下に動画属性テーブル２
−２が検索されて次のラインで表示される動画パ
ターンの属性が検索され、その属性をもとにして
同じ水平ブランキング期間中に動画キヤラクタパ
ターン発生領域２−１から動画キヤラクタパター
ンデータが出力されることにより動画パターンが
発生する。また、表示画面のライン走査に伴なつ
て静止画キヤラクラパターン名称テーブル２−４
と静止画用カラーテーブル２−５とからその表示
位置に対応する番地のパターン名称とカラーコー
ドが呼び出され、そのパターン名称をもとにして
静止画キヤラクタパターン発生領域２−３からパ
ターンデータが出力されることにより、リアルタ
イムで静止画パターンが発生する。そして静止画
パターンデータと動画パターンデータが表示画面
の同一位置で衝突した場合には、予め設定された
条件によりいずれかが優先して表示される。また、他のこの種のテレビゲーム装置として
は、本発明者らが発明して既に出願しているもの
もある。そのテレビゲーム装置の詳細は後述する
が、そこで使用されるPPUは、垂直ブランキン
グ期間内に後続の１フレームの動画パターンに関
する情報を記憶する動画属性テーブルメモリと、
後続の１ラインで表示される動画パターン情報を
記憶する一時メモリを少なくとも内蔵するように
構成されている。その結果、動画属性テーブルメ
モリの検索を先行するライン走査中に実行してお
くことができるので、水平ブランキング期間中は
その検索され、インレンジとなつた動画キヤラク
タについてキヤラクタパターン発生装置を検索す
るだけでよいことにより、したがつて、上述の従
来のテレビゲーム装置のPPUに比べてピンの数
を増すことなく、水平ブランキング期間で呼び出
すことのできる動画キヤラクタパターンの種類と
数を増すことができる利点を有する。しかしながら、呼び出すことのできる動画キヤ
ラクタパターンや静止画キヤラクタパターンの種
類は、水平ブランキング期間の長さやビデオメモ
リの記憶容量によつて限度があるため、上述の従
来のPPUでは勿論のこと、上述の本出願人の既
出願のPPUでも場合によつては不十分になるこ
とがある。目的本発明は、上述のような従来のPPUや本出願
人既出願のPPUを含み、ビデオ信号を出力する
PPUで呼び出すことのできるキヤラクタパター
ンの種類を増すことのできるビデオ信号合成方法
及び装置を提供することを目的とするものであ
る。構成以下、本発明の実施例について詳細に説明す
る。第３図は本発明が適用されるテレビゲーム装置
の一例を示すもので、本出願人が既に出願ずみの
ものである。１１はPPU（画像処理装置）で、第
１図ＡのPPU１とは異なり、ビデオメモリのう
ちフレームごとに書き換えられるRAMにてなる
動画属性テーブルメモリ１２−２を内蔵してい
る。１５は動画属性テーブルメモリ１２−２を検
索して１ライン分の動画キヤラクタのデータを記
憶し、１ラインごとに書き換えられるRAMにて
なる一時メモリ、１６は一時メモリ１５に記憶さ
れた動画キヤラクタの属性とパターンのデータを
記憶し、１ラインごとに書き換えられるRAMに
てなる動画バツフアメモリ、１７は動画バツフア
メモリ１６から送出される信号と静止画用に静止
画キヤラクタパターン発生装置１２−３から送出
される信号、及び場合によつては外部の回路から
送出されてきた信号を入力し、予め設定された条
件に従つて特定の信号を出力する合成器である。
１２はCPU１１の外部に備えられるビデオメモ
リで、ROM又はRAMにてなる動画キヤラクタ
パターン発生装置１２−１、ROM又はRAMに
てなる静止画キヤラクタパターン発生装置１２−
３、RAMにてなる４個の静止画キヤラクタパタ
ーン名称テーブル１２−４１〜１２−４４、及び
RAMにてなる４個の静止画用カラーテーブル１
２−５１〜１２−５４を備えている。本テレビゲーム装置において、装置のスイツチ
をオンにしたときやゲームを変えたときに静止画
キヤラクタパターン名称テーブル１２−４１〜１
２−４４及び静止画用カラーテーブル１２−５１
〜１２−５４が主メモリ４に従つてCPU３の制
御により書き換えられる。そして、１フレームの
初めの垂直ブランキング期間になると動画属性テ
ーブルメモリ１２−２がやはり主メモリ４に従つ
てCUP３の制御により書き換えられる。 PPU１１は、ライン走査中に次のラインで表
示される動画キヤラクタパターンを動画属性テー
ブルメモリ１２−２から検索して一時メモリ１５
に記憶し、水平ブランキング期間になるとその一
時メモリ１５に記憶しておいたデータに基づいて
アドレスバスとデータバスを介して動画キヤラク
タパターン発生装置１２−１を検索し、次のライ
ン用の動画キヤラクタの表示に必要なデータを動
画バツフアメモリ１６に記憶する。ライン走査が
始まり、該当する水平位置にくると動画バツフア
メモリ１６から動画キヤラクタパターンデータが
合成器１７に送出され、同時にアドレスバスとデ
ータバスを介して静止画キヤラクタパターン名称
テーブル１２−４１〜１２−４４及びカラーテー
ブル１２−５１〜１２−５４がオンラインで検索
され、その検索結果に基づいて静止画キヤラクタ
パターン発生装置１２−３から背景になる静止画
キヤラクタパターンデータが合成器１７に送出さ
れてくる。第３図において、静止画キヤラクタパターン名
称テーブル１２−４１〜１２−４４及び静止画用
カラーテーブル１２−５１〜１２−５４は背景と
して表示されるエリアの４倍のエリアを備えてい
る。従つて、表示エリアは特定の静止画キヤラク
タパターン名称テーブルのみを使用できることは
言うまでもないが、第４図Ａ又はＢに示されるよ
うに、最大４画面の範囲内で自由に選択して背景
とすることができる。また、水平方向、垂直方向
ともに独立してドツト単位でスクローリングする
こともできる。ここで、スクローリングとは、背
景全体を巻物様に移動させることである（特開昭
55−96186号公報参照）。ビデオメモリ１２において、動画キヤラクタパ
ターン発生装置１２−１と静止画キヤラクタパタ
ーン発生装置１２−３は上記の如く別個に使用で
きるだけでなく、共用することもできる。すなわ
ち、同一のキヤラクタパターン発生装置を動画用
のアドレスと静止画用のアドレスで呼び出すこと
により同一キヤラクタパターン発生装置から動画
キヤラクタと静止画キヤラクタの双方を発生させ
ることができ、共用しない場合に比べて同一の容
量のキヤラクタパターン発生装置で多くのキヤラ
クタを発生させうることになる。ここで、表示画面は水平方向256ドツト、垂直
方向240ドツトで構成され、動画、及び静止画を
構成するキヤラクタ単位は８ドツト×８ドツトの
大きさであるとする。また動画は１水平ライン中
に最大８個、１画面中では最大64個表示できるも
のとする。また、動画キヤラクタパターン発生装置１２−
１及び静止画キヤラクタパターン発生装置１２−
３では、表示画面上の１ドツトの画素が２ドツト
で表わされるため、１キヤラクタ（８ドツト×８
ドツト）は16バイトで表わされている。第５図に、本発明が適用されるPPU１１を更
に詳細に示す。まず動画キヤラクタパターン表示
のための構成について述べると、１フレーム分の
動画キヤラクタの属性を記憶する動画属性テーブ
ルメモリ１２−２は、第６図に示されるように64
個の動画キヤラクタを記憶する容量を有し、各キ
ヤラクタについて垂直位置（８ビツト）、キヤラ
クタ番号（８ビツト）、属性（５ビツト）及び水
平位置（８ビツト）を記憶するエリアをもつてい
る。属性のデートとしては、上下又は左右反転に
各１ビツト、動画キヤラクタと静止画キヤラクタ
との優先順位決定用に１ビツト、カラー表示用に
２ビツトを有している。動画属性テーブル１２−２へのデータの記憶
は、CPUから端子D_0-7を経て行なわれるが、そ
の記憶位置は動画属性メモリアドレスレジスタ１
８により指定される。先行ライン走査中に行なわ
れる後続ライン用の動画キヤラクタの検索は比較
器２０により垂直位置データにより行なわれる。
比較器２０では次のラインの垂直位置を表わす信
号と動画属性テーブルメモリ１２−２中の各キヤ
ラクタの垂直位置データとを比較し、該当する
（インレンジ）か否かを判定する。検索され、イ
ンレンジと判定された動画キヤラクタは一時メモ
リレジスタ１９によつて一時メモリ１５に記憶さ
れる。一時メモリ１５には動画キヤラクタ８個分
のエリアが用意されており、仮に９個以上の動画
キヤラクタがインレンジということになれば、８
個だけが一時メモリ１５に記憶され、９個以上が
存在したことを示すフラグが立てられる。水平ブランキング期間中に書き換えられる動画
バツフアメモリ１６も次の１ラインで表示される
動画キヤラクタ８個分のエリアを有し、各動画キ
ヤラクタに対し、水平位置エリア（８ビツト）１
６−１、属性エリア（３ビツト）１６−２、２個
のシフトレジスタ（８ビツト）１６−３がそれぞ
れ割り当てられている。水平位置エリア１６−１
には一時メモリ１５からの水平位置データが記憶
され、このエリアはダウンカウンタになつていて
ラインの水平方向走査に従つてダウンカウントさ
れ、０になつたときにその動画キヤラクタが出力
されるようになつている。属性エリア１６−２に
は一時メモリ１５の属性データのうち優先順位決
定用ビツトと２ビツトのカラーデータの計３ビツ
トが記憶される。また、各シフトレジスタ１６−
３には、一時メモリ１５の動画キヤラクタのキヤ
ラクタ番号にもとづいて動画キヤラクタパターン
発生装置１２−１から呼び出された８ビツトのデ
ータが記憶される。シフトレジスタ１６−３が２
個並列に設けられているのは、１画素が２ビツト
で表現されるためである。２１は、水平ブランキング期間中はインレンジ
された動画キヤラクタデータにより、またライン
走査中は静止画キヤラクタデータによりバスを経
て端子AD_0-7からキヤラクタパターン発生装置１
２−１又は１２−３を検索し当該するキヤラクタ
パターンデータを呼び出すピクチユアアドレスレ
ジスタであり、動画キヤラクタデータに垂直方向
の反転データが含まれているときは反転器２２か
らの信号により動画キヤラクタパターン内で垂直
アドレスを反転して検索する。２３は水平方向反
転器で、動画キヤラクタデータに水平方向の反転
信号が含まれているときは呼び出されてきた動画
キヤラクタパターンデータの送信順序を反転し動
画バツフアメモリ１６のシフトレジスタ１６−３
に送出する。次に静止画（背景）キヤラクタパターン表示の
ための構成について述べると、ライン走査に伴な
つてピクチユアアドレスレジスタ２１の信号によ
り該当位置の静止画キヤラクタパターンデータが
端子AD_0-7を経て呼び出される。このキヤラクタ
パターンデータは表示画面の１ビツトに対し、キ
ヤラクタパターン用データ２ビツトとカラー表示
用データ２ビツトから構成されているため、キヤ
ラクタパターン用データはシフトレジスタ２４−
１，２４−２に、カラー表示用データは２個のセ
レクタ２５にそれぞれ入力され、それぞれシフト
レジスタ２６−１，２６−２，２７を経てセレク
ター２８−１，２８−２，２９にそれぞれ８、
８、16ビツト単位で入力される。スクローリング
が行なわれない場合はそのままの順序でマルチプ
レクサ３０に出力されていく。３１は水平方向の
スクロールレジススタ（SCCH）とビデオメモリ
下位アドレスをカウントするビデオメモリアドレ
スレジスタ（VRAM・ARL）とを兼ねるレジス
タ、３２は垂直方向のスクロールレジスタ
（SCCV）とビデオメモリの上位アドレスをカウ
ントするビデオメモリアドレスレジスタ
（VRAM・ARH）とを兼ねるレジスタである。
スクロールレジスタ３１，３２にはスクローリン
グ時のオフセツト値（スクローリング開始位置）
が水平方向、垂直方向の順にセツトされ、このオ
フセツト値によりセレクター２８−１，２８−２
及び２９のセレクト動作を行なう。また、ビデオ
メモリアドレスレジスタ３１，３２として用いた
時には、ビデオメモリ１２の読出し／書込み後、
それぞれ自動的に１又は32が加算される。３３，
３４はそれぞれ水平方向、垂直方向のカウンタで
ある。マルチプレクサ３０は第３図の合成器１７の一
部を構成し、動画キヤラクタパターンデータと静
止画キヤラクタパターンデータとを入力し、更に
モードによつては端子EXT_0-3からも他の動画キ
ヤラクタパターンデータと静止画キヤラクタパタ
ーンデータを入力し、動画キヤラクタパターンデ
ータ中の属性データにより優先順位を決定して、
カラーゼネレータ３５に信号を送出する。マルチ
プレクサ３０は、また他のモードの場合には端子
EXT_0-3から外部へ信号を出力することもでき
る。マルチプレクサ３０で特定の動画キヤラクタ
パターンデータと静止画キヤラクタパターンデー
タが衝突した場合には、フラグ（STK、Ｆ）が
立てられる。３５はRAMにてなるカラージエネレータで、
４レベルを指定する２ビツトのコードと、12種類
の位相（色相）を指定する４ビツトのコードの計
６ビツトのコードにより設定され、マルチプレク
サ３０から出力されるキヤラクタパターンデータ
を表わす４ビツトデータにより選択される。３６
はカラージエネレータ３５の出力信号をレベル選
択信号と位相選択信号に変換するデコーダであ
り、３７はデコーダ３６の出力信号をアナログ映
像信号に変換して送出するDAコンバータであ
る。３８は位相シフト器である。マルチプレクサ３０、カラージエネレータ３
５、デコーダ３６、DAコンバータ３７、及び位
相シフト器３８により第３図に示される合成器１
７を構成している。３９，４０はこのPPUの運転モードを決定す
るコントロールレジスタであり、カウンタ４１を
経てCPUからデータを設定する。マルチプレクサ３０の詳細を第７図に示す。５
０は４ビツトの静止画キヤラクタパターンデータ
（BG₀〜BG₃）を転送するためのトランスミツシ
ヨンゲートで、各ビツトに対応してMOSトラン
ジスタ５０−１〜５０−４を備えている。５１は
５ビツトの動画キヤラクタパターンのうちの４ビ
ツト（OBJ₀〜OBJ₃）を転送するためのトランス
ミツシヨンゲートで、やはり各ビツトに対応して
MOSトランジスタ５１−１〜５１−４を備えて
いる。５２は背景となる静止画キヤラクタパター
ンデータBG₀〜BG₃と動画キヤラクタパターンデ
ータOBJ₀〜OBJ₃のいずれを転送するかを判定す
る優先判定回路で、OBJ₀とOBJ₁をNOR回路５
３の２入力とし、BG₀とBG₁をOR回路５４の２
入力とする。優先順位を決めるデータOBJ₄とOR
回路５４の出力をAND回路５５の２入力とし、
このAND回路５５の出力とNOR回路５３の出力
とをOR回路５６の２入力とすることにより、そ
のOR回路５６の出力、及びその出力のインバー
タ５７による反転出力をそれぞれトランスミツシ
ヨンゲート５０及び５１の各トランジスタのゲー
トに印加するものである。この結果、BG₀、１、OBJ₀、１及びOBJ₄の組
合せによりトランスミツシヨンゲート５０又は５
１のいずれかがオンとなり、BG₀〜BG₃又は
OBJ₀〜OBJ₃、及び判定結果を表わす信号である
インバータ５７の出力信号が、クロツク信号φに
よりオン・オフ制御されるトランスミツシヨンゲ
ートトランジスタ５９−１〜５９−５によつて、
インバータ６１−１〜６１−４，６２−１〜６２
−５を介して転送される。６４−１〜６４−４は１個のPPUに他のPPU
を結合する場合、スレーブ信号により端
子EXT₀〜EXT₃を入力端子又は出力端子に切り
替える切替え回路である。この切替え回路６４−
１において、データBG₀又はOBJ₀を入力とする
ドライバー回路６５のデータ出力を制御するため
に信号がドライバー回路６５に入力され
ている。また、EXT₀からのデータ入力を制御す
るために、NAND回路６６の一方の入力端子に
EXT₀からのデータがインバータ６７を介して入
力され、他方の入力端子には信号がイン
バータ６８を介して入力されている。切替え回路
６４−２〜６４−４についても同様である。８０は信号、BG_0,1（もしくはOBJ_0,1）
及びEXT_0,1端子からの入力信号によりトランス
ミツシヨンゲート８１又は８２をオンとして、マ
スターPPUとスレーブPPUのいずれのデータを
転送させるかを判定するマスター／スレーブ優先
順位判定回路である。BG_0,1（又はOBJ_0,1）をOR
回路８５の入力信号とするとともに、EXT_0,1端
子から入力されたデータをNOR回路８６の入力
信号とする。OR回路８５の出力信号とNOR回路
８６の出力信号をOR回路８７に入力して、その
OR回路８７の出力信号及びその出力信号のイン
バータ８８による反転信号をそれぞれトランスミ
ツシヨンゲート８１，８２の各MOSトランジス
タのゲート信号とする。トランスミツシヨンゲート８１又は８２を経て
転送されてきたデータは、クロツク信号により
制御されるトランスミツシヨンゲートMOSトラ
ンジスタ９４−１〜９４−４によつて、インバー
タ９６−１〜９６−４、及び９７−１〜９７−４
を経て、第５図に示されるカラージエネレータ３
５のアドレス信号CGA₀〜CGA₃として出力され
る。また、CGA_0〜3がBG_0〜3かOBJ_0〜3かを表わす
ためのCGA₄としては、優先判定回路５２からの
出力信号がインバータ９４−５により反転されて
使用される。なお、AND回路１００は、BG_0〜3とOBJ_0〜3と
が衝突した場合に、衝突フラグ（STK.F）を立
てる回路を構成している。このマルチプレクサにおいて、まず優先順位判
定回路５２の動作を表に示すと以下のようにな
る。

【表】次に、PPUが２個結合された場合において、
このPPUがマスターの場合、^SLAVE信号が１とな
る。切替え回路６４−１〜６４−４において、
NAND回路６６の一方の入力端子には、インバ
ータ６８を介して０が入力されるためNAND回
路６６が動作状態となつてEXT₀〜EXT₃端子か
らデータが入力されるようになる。一方、ドライ
バー回路６５は信号が１であることによ
り非動作状態となり、データ出力は行なわれな
い。逆に、このPPUがスレーブの場合、信
号が０となるため、NAND回路６６は非動作状
態となり、ドライバー回路６５が動作状態となる
ため、EXT_0〜3からデータが出力される状態にな
る。また、マスター／スレーブ優先順位判定回路８
０の動作は次表のようになる。

【表】次にカラージエネレータ３５、デコーダ３６、
DAコンバータ３７及び位相シフト器３８を第８
図により詳細に説明する。カラージエネレータ３５はRAM（ランダムア
クセスメモリ）にてなり、６ビツト構成のカラー
コード信号を32個記憶することができ、マルチプ
レクサ３０からの５ビツトのアドレス信号CGA₀
〜CGA₄により選択されてそのうちの１個のカラ
ーコード信号を出力する。カラージエネレータ３
５に記憶されているカラーコード信号はCPU１
１２により書き換えることができる。位相シフト器３８は色副搬送波（Sc）の周波
数の６倍（3.58MHz×６）を分周し、12種類の位
相の異なる色副搬送波を発生する。１１４は位相
選択器で、カラージエネレータ３５から送出され
る６ビツトのカラーコード信号のうちの４ビツト
を入力し、位相シフト器３８から送出される位相
の異なる12種類の色副搬送波のうちの１種類を選
択して出力する。１１５はカラージエネレータ３
５から送出されるカラーコード信号のうちの２ビ
ツトを入力し、４段階のレベル選択信号に変換す
るレベルデコーダである。第５図におけるデコー
ダ３６は、位相選択器１１４とレベルデコーダ１
１５を包含したものである。１１６は抵抗ラダーで、電源V_ccとグランド
（GND）間に９個の抵抗１１７−１〜１１７−９
を直列に接続し、各抵抗により分配された電圧レ
ベル位置からはトランスミツシヨンゲート用
MOSトランジスタ１１８−１〜１１８−８を経
て出力信号が取り出されるようになつている。ト
ランジスタ１１８−１〜１１８−８は、ゲート回
路１１９−１〜１１９−４により２個づつ制御さ
れるようになつている。ゲート回路１１９−１〜
１１９−４はそれぞれ２個のNAND回路１２０，
１２１を備え、同一ゲート回路内の両NAND回
路１２０，１２１の一方の入力端子にはレベルデ
コーダ１１５からの所定のレベル選択信号が共通
に入力される。また、各ゲート回路１１９−１〜
１１９−４の一方のNAND回路１２０の他方の
入力端子には、位相選択器１１４から送出される
所定位相の色副搬送波信号が共通に入力され、他
方のNAND回路１２１の他方の入力端子には一
方のNAND回路１２０の出力信号が入力される。
そして、各NAND回路１２０，１２１の出力端
子はそれぞれトランジスタ１１８−１〜１１８−
８のゲートに接続されている。第５図における
DAコンバータ３７は抵抗ラダー１１６、トラン
ジスタ１１８−１〜１１８−８及びゲート回路１
１９−１〜１１９−４を包含している。この第８図の回路の動作を第９図とともに説明
する。マルチプレクサ３０から１個のデータが出力さ
れると、カラージエネレータ３５から１個のカラ
ーコード信号（６ビツト）が出力される。位相選
択器１１４はそのカラーコード信号のうちの４ビ
ツトを入力して、12種類の位相の異なる色副搬送
波の中から１種類を選択して、全てのゲート回路
１１９−１〜１１９−４へ送出する。また、レベ
ルデコータ１１５は同カラーコード信号のうちの
２ビツトを入力して、ゲート回路１１９−１〜１
１９−４のうちの１個のゲート回路へレベル選択
信号を送出する。いま、例えばレベルデコーダ１１５によりゲー
ト回路１１９−１が選択されたとすると、ゲート
回路１１９−１内のNAND回路１２０，１２１
のそれぞれの一方の入力端子にはローレベル信号
が印加され、他のゲート回路１１９−２〜１１９
−４内のNAND回路１２０，１２１のそれぞれ
の一方の入力端子にはハイレベル信号が印加され
ることになる。そこで、位相選択器１１４からの
色副搬送波信号がローレベルのときは、ゲート回
路１１９−１においてNAND回路１２０の出力
がハイレベル、NAND回路１２１の出力がロー
レベルとなつて抵抗ラダーの電圧V₁レベルの位
置に接続されたトランジスタ１１８−１がオン、
電圧V₂レベルの位置に接続されたトランジスタ
１１８−２がオフとなる。また、色副搬送波信号
がハイレベルのときは、同ゲート回路１１９−１
においてNAND回路１２０の出力がローレベル
となるためNAND回路１２１の出力がハイレベ
ルとなり、電圧V₂レベルの位置に接続されたト
ランジスタ１１８−２がオン、電圧V₁レベルの
位置に接続されたトランジスタ１１８−１がオフ
となる。他のゲート回路１１９−２〜１１９−４
からの出力は全てローレベルで、トランジスタ１
１８−３〜１１８−８はオフとなつている。その結果、出力端子２２から出力される信号
は、第９図のＡ部で表わされるように、所定の位
相をもつ色副搬送波が、電圧レベルV₁とV₂間で
振動する振幅をもつ信号に変換され、その振幅の
中心レベルが輝度を表わす電圧レベルとなつてい
る色信号となる。この色信号において、振幅は彩
度を表わし、位相は色相を表わす。マルチプレクサ３０の他の出力信号によつて、
デコーダ１１５により他のレベルが選択されたと
き、例えばゲート回路１１９−２が選択されたと
すれば、第９図のＢ部分で表わされるように電圧
レベルV₃とV₄間の振幅をもち、その中心電圧の
電圧レベルをもつ色信号が出力される。他のカラ
ーコードのレベルについても同様に、第９図Ｃ，
Ｄ部分で表わされる振幅と電圧レベルの色信号が
得られる。また、カラージエネレータ３５からのカラーコ
ード信号の位相選択用の４ビツトのコード信号に
より、他の位相の色副搬送波が選択されたとき
は、第９図のＡ〜Ｄのいずれかの振幅（彩度）と
電圧レベル（輝度）をもつ他の位相（色相）の色
信号が出力される。このようにして出力される色信号に、バースト
信号と同期信号を加算すれば、カラービデオ信号
となる。本実施例では位相の異なる12種類の各色副搬送
波がそれぞれ４段階のレベル（振幅と電圧レベ
ル）をとることができるので、48種類の色彩を発
生することができる。しかし、マルチプレクサ３
０からの出力信号は５ビツト構成であるので、一
度には32種類の色彩しか選択することができな
い。そこで、本実施例では６ビツト構成のカラー
コード信号を32個記憶するカラージエネレータ１
１を設け、カラーデータ発生器１０により選択で
きるのは32種類ではあるが、カラージエネレータ
３５の記憶内容をCPU１１２により書き換える
ことにより、６ビツトのカラーコード信号により
最大48種類（本実施例の方式ではカラーは48種類
が最大である。残つたコードのうち４個は白→灰
色(2)→黒として割り当てることができる。）まで
の色彩を選択できる。次に、本実施例において、２個のPPU１１−
１，１１−２を結合して、両PPU１１−１，１
１−２のキヤラクタパターンを合成する方法を第
１０図により説明する。いま、第７図に示した
SLAVE信号により、PPU１１−１をマスター、
PPU１１−２をスレーブとする。第１０図のよ
うに結線し、クロツク（CLK）には立上り、立
下りの鋭い方形波を入力し、両PPU１１−１，
１１−２の同期合せはイニシヤル時のリセツト信
号を使用する。これにより、スレーブPPU１１
−２のキヤラクタパターンデータはEXT_0〜3から
出力されてマスターPPU１１−１に入力され、
第７図において説明した如くマスターPPU１１
−１内で順位が決められて合成される。この第１０図の方法により、ビデオ信号出力と
しては、マスターPPU１１−１の静止画キヤラ
クタパターン及び動画キヤラクタパターン、並び
にスレーブPPU１１−２の静止画キヤラクタパ
ターン及び動画キヤラクタパターンから任意の組
合せの表示画像を構成することができる。効果以上のように、本発明は２個のPPUを結合し
て、一方のPPUのパターンデータ信号を他方の
PPUに入力し、その他方のPPU内で両パターン
データ信号を所定の優先順位に従つて処理してビ
デオ信号を出力させるように構成したので、２個
のPPUで発生することのできるキヤラクタパタ
ーンを全て利用することができるようになり、表
示画面の多様化を図ることができる。

【図面の簡単な説明】

第１図Ａは本発明が適用される従来のテレビゲ
ーム装置を示すブロツク図、同図Ｂはそこでのビ
デオメモリのメモリマツプを示す図、第２図は同
従来例での動作を示すタイミングチヤート、第３
図は本発明が適用される新規なテレビゲーム装置
を示すブロツク図、第４図Ａ及びＢは第３図の装
置の背景の表示方法を示す図、第５図は第３図の
PPUの更に具体的な例を示すブロツク図、第６
図は同PPUの動画属性テーブルメモリのメモリ
マツプ、第７図は第５図中のマルチプレクサを詳
細に示す回路図、第８図は第５図中のカラージエ
ネレータに関する部分を示すブロツク図、第９図
は第８図の回路により発生する色信号を模式的に
示す波形図、第１０図は本発明の一実施例である
２個のPPUの結合方法を示すブロツク図である。１１，１１−１，１１−２……PPU（画像処理
装置）、１２……ビデオメモリ、１２−１……動
画キヤラクタパターン発生装置、１２−２……動
画属性テーブルメモリ、１２−３……静止画キヤ
ラクタパターン発生装置、１２−４１〜１２−４
４……静止画キヤラクタパターン名称テーブル、
１２−５１〜１２−５４……静止画用カラーテー
ブル、１５……一時メモリ、１６……動画バツフ
アメモリ、１７……合成器。

Claims

【特許請求の範囲】１外部に設けられた画像処理装置からパターン
データ信号を入力し又は上記画像処理装置にパタ
ーンデータ信号を出力する入出力手段を備えたビ
デオ信号合成装置のためのビデオ信号合成方法で
あつて、互いに異なる複数のパターンデータ信号をそれ
ぞれ発生し、上記発生された複数のパターンデータ信号に基
づいて、所定の優先順位に従つて上記複数のパタ
ーンデータ信号のうちいずれの１つのパターンデ
ータ信号を出力させるかの優先判定を行い、優先
判定された１つのパターンデータ信号を出力し、上記出力されたパターンデータ信号と上記画像
処理装置から上記入出力手段を介して入力された
パターンデータ信号とに基づいて、所定の優先順
位に従つて上記出力されたパターンデータ信号と
上記画像処理装置から上記入出力手段を介して入
力されたパターンデータ信号とのうちいずれの１
つのパターンデータ信号を出力させるかの優先判
定を行い、優先判定された１つのパターンデータ
信号を出力し、上記出力されたパターンデータ信号に対して所
定の画像処理を行つてビデオ信号を発生すること
を特徴とするビデオ信号合成方法。２互いに異なる複数のパターンデータ信号をそ
れぞれ発生する複数の画像処理手段と、上記複数の画像処理手段によつてそれぞれ発生
された複数のパターンデータ信号に基づいて、所
定の優先順位に従つて上記複数のパターンデータ
信号のうちいずれの１つのパターンデータ信号を
出力させるかの優先判定を行い、優先判定された
１つのパターンデータ信号を出力する第１の優先
判定手段と、外部に設けられた画像処理装置からパターンデ
ータ信号を入力し又は上記画像処理装置にパター
ンデータ信号を出力する入出力手段と、上記第１の優先判定手段から出力されたパター
ンデータ信号と上記画像処理装置から上記入出力
手段を介して入力されたパターンデータ信号とに
基づいて、所定の優先順位に従つて上記第１の優
先判定手段から出力されたパターンデータ信号と
上記画像処理装置から上記入出力手段を介して入
力されたパターンデータ信号とのうちいずれの１
つのパターンデータ信号を出力させるかの優先判
定を行い、優先判定された１つのパターンデータ
信号を出力する第２の優先判定手段と、上記第２の優先判定手段から出力されるパター
ンデータ信号に対して所定の画像処理を行つてビ
デオ信号を発生するビデオ信号発生手段とを備え
たことを特徴とするビデオ信号合成装置。