JPH04351761A - 光デイスク評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光デイスクの欠陥評価
やエラー評価を行う光デイスク評価装置に関する。

【０００２】

【従来の技術】光デイスクの欠陥評価では、デイスク上
からの再生信号にスライスレベルを設けてこのレベルを
超えたものを欠陥として抽出している。また、エラーに
付いても光デイスク上に信号を書き込んだ後、この再生
信号と書き込み信号を比較し、一致しない部分をエラー
として抽出してきた。光デイスクを製造し検査する場合
に最も重要なことは、デイスク上に幾つかの欠陥があり
、かつそれが実際にデータを書いた場合に、どの程度エ
ラーになるかに係る。ここでこれらを現す指標として、
エラーレートとか欠陥レートとか言う値が使われ、これ
によつてデイスクの善し悪しが判断される。これらは、
以下の式で現される。 欠陥レート　　＝欠陥個数　　／（測定範囲内に記録で
きるデータビツト数） エラーレート＝エラー個数／（測定範囲内の記録できる
データビツト数）

【０００３】

【発明が解決しようとする課題】ここで注目されるのは
、これらの式の中で欠陥の大きさやエラーの大きさ・長
さが無視されている点である。実際の欠陥は、デイスク
上のピンホールや異物が付いている場合がほとんどであ
る。この為、欠陥には元々長さがあるのが普通である。 欠陥測定では、光デイスク上からの反射信号にスライス
を設けて、そのしきい値を超えるものを欠陥としてカウ
ントしている。この為、一つの欠陥から一つの欠陥信号
が出れば問題ないのだが、実際は一つの欠陥から複数の
欠陥信号が出る場合がある。こうなると欠陥レートは、
上式から上がることは明らかであり、実際の欠陥個数と
は掛け離れた値を示すことになる。

【０００４】一方、エラーに付いても上記の欠陥の影響
を受けてエラーが出る場合は、エラーが数ビツトにわた
つて発生する。しかし、数ビツトにわたつてエラーが発
生しても実際のデータ再生時には複数のエラーとはなら
ない。なぜならば、光デイスク装置にはＥＣＣやＣＲＣ
等の強力なエラー訂正機能があるためで、数ビツト長程
度の連続エラーでは１つのエラーとはなるが、実際の再
生時には問題なくデータが読めてしまうからである。し
かし、上記検査方法でエラーを測定している場合は、一
つ一つのコンペーアチエツクは一つ一つのエラーとして
カウントされるので、実際の記録再生のエラーより多く
のエラーを発生しているように表示されてしまう問題が
あつた。

【０００５】この発明は、上記光デイスク上の本当の欠
陥個数やデータ記録再生時に問題となるエラー個数をソ
フト的に計算・処理することにより抽出可能とし、以て
光デイスクの本当に問題となる欠陥個数やエラー個数を
検出することができる光デイスク装置を提供することを
目的とする。

【０００６】

【課題を解決するための手段】上記目的は、光デイスク
の欠陥評価を行う光デイスク評価装置において、光デイ
スク上の欠陥位置に出る欠陥信号で、あるしきい値範囲
内に別の欠陥信号がある場合は、その欠陥信号も同じ欠
陥から出た信号とみなし、一つの欠陥としてつなぎ込む
ようにした第１の手段により達成される。また上記目的
は、光デイスクのエラー評価を行う光デイスク評価装置
において、光デイスク上の欠陥位置に出るエラー信号で
、あるしきい値範囲内に別のエラー信号がある場合は、
そのエラー信号も一つの欠陥から出た信号とみなし、一
つのエラーとしてつなぎ込むようにした第２の手段によ
り達成される。

【０００７】

【作用】第１の手段によれば、上記の一つの欠陥から多
数の欠陥が出る場合は、これらの欠陥信号の前後数ビツ
トを監視し、あるしきい値以内に別の欠陥があつた場合
は、それらを一つの欠陥とみなし連結する。第２の手段
によれば、上記の一つの欠陥から多数のエラーが出る場
合は、これらのエラー信号の前後数ビツトを監視し、あ
るしきい値以内に別のエラーがあつた場合は、それらを
一つの欠陥からの一つのエラーとみなし連結する。

【０００８】

【実施例】本発明の一実施例を図１に示す。図１で、１
は光デイスク（の記録面）、２は光デイスクの記録面上
に光を収光させるオートフオーカス用レンズ、３は反射
光と入射光を分離する偏光ビームスプリツタ、４はレー
ザ光を平行光にするレンズ、５は偏光面を回転させるλ
／２板、６はビーム成形用プリズム、７は光を二つに分
ける偏光ビームスプリツタ、８は反射光を検出するデイ
テクタ、９は半導体レーザ、１０は反射信号の和を作る
加算アンプ、１１は加算アンプ１０で足された反射信号
（ＲＤ信号）である。

【０００９】図２において、１２はＲＤ信号１１から２
値化信号を作る２値化回路、１３，１３はＲＤ信号１１
から欠陥を検出するコンパレータ回路、１４，１４はコ
ンパレータ１３のスライスレベルを決めるスライス回路
、１５はこの２値化信号からヘツダに含まれている同期
信号、または、増幅信号を検出する同期信号検出回路、
１６は明欠陥信号と暗欠陥信号のＯＲを取るＯＲ回路、
１７はＡＭ１からカウントを始めて欠陥の位置情報を生
成するカウンタ回路、１８はＯＲ回路１６からの欠陥検
出信号にセクター内アドレス情報を付け、欠陥生データ
を生成する欠陥位置生成回路、１９は欠陥位置生成回路
１８から得られたデータを基に欠陥生データを生成しそ
れに重み付けを行い、かつ連結を行うかどうかを判断し
実行するＣＰＵである。なお、本評価装置には、これ以
外に、ＡＦサーボ系、ＴＲサーボ系、コース系、レーザ
制御系、スピンドルサーボ系等のサーボ回路や２値化デ
ータからトラツク、セクターを認識し、光ヘツドを動か
す制御回路等を持つているものとする。

【００１０】図１で、光デイスク１上からの反射信号は
、デイテクター８で電気信号に変えられ、加算アンプ１
０で増幅され、ＲＤ信号１１として検出される。図３で
、ＲＤ信号１１の上下にスライスを掛け欠陥を抽出する
ところを示す。検出信号（欠陥信号）は２０のように現
される。この欠陥信号２０は、ＡＭ１からのカウンタに
より欠陥の大きさ及び欠陥位置を知ることができる。 これらのことは、図で２０の信号線の下の数字で現して
いる。例えば、図４の欠陥は、ＡＭ１を０とすると１０
ビツトから１１ビツトに現れ、次に１４から１５に現れ
たことを示している。これを処理すると欠陥長は共に１
ビツトであることがわかる。これらの処理はＣＰＵ１９
で行う。

【００１１】これらの欠陥生情報を基に、ソフトで重み
付け処理を行う。重み付け処理の概念図を図４に示す。 図より、まず最初の欠陥について重み付けを行う。重み
付けはまず、前の欠陥の前後数ビツトに欠陥幅を拡大す
る。例えば、１０ビツトから１１ビツトの欠陥があり４
ビツトの重み付けを行うと、欠陥は６ビツトから１４ビ
ツトにあることになる。このとき、この範囲内に別の欠
陥がある場合は、これは一つのデイスク上の欠陥から出
たものとして、欠陥のつなぎ込みを行う。この場合は、
１４から１５に欠陥があるのでつなぎ込みを行い、１０
から１５に欠陥があるものとする。その結果、欠陥長も
５ビツトになる。

【００１２】図５の場合も同じように、欠陥を広げてみ
るが前後に欠陥がないので、一つの孤立欠陥として結局
３０から３１の欠陥となる。この操作を順次、欠陥が現
れる度に行う。このように欠陥を連結すると、欠陥の総
数は減少し、結果的に欠陥レートの式からレートは減少
する。しかし、前にも述べたように、欠陥レートには長
さの概念がなく、かつ実際のデイスク上の欠陥にあつた
欠陥レートを提供することになる。このように欠陥デー
タを連結することにより、よりデイスク上の欠陥と同じ
形態で欠陥の大きさや位置がわかり、よりデイスクの本
当の状態にあつた欠陥レートが計算できる。

【００１３】本発明の他の実施例を図６に示す。なお、
図１に示す実施例と同一個所には同一符号を付して重複
する説明は省略する。３０は加算アンプ１０で得られた
光磁気信号（ＲＤ信号）、２１は光デイスク１上にデー
タを書き込むためのＷＲパワー制御系、２２はＷＲパタ
ーンを生成するＷＲパターン生成器、２３は差動信号か
ら微分信号を作る微分回路、２４は微分信号から２値化
信号を作る２値化回路、２５はデータ領域を識別するデ
ータ抽出回路、２６はＷＲデータ、ＲＤデータを比較し
エラーを抽出するエラー抽出器、２７はプリピツト中の
ＡＭ１からカウントを始めるカウント回路、２８はエラ
ー信号とカウンタの値からエラー位置信号を作るエラー
位置検出回路、２９はエラー位置信号からエラーの重み
付け、つなぎ込みを行うＣＰＵである。なお、本評価装
置には、これ以外にＡＦサーボ系、ＴＲサーボ系、コー
ス系、レーザ制御系、スピンドルサーボ系等のサーボ回
路や、２値化データからトラツク、セクターを認識し光
ヘツドを動かす制御回路等を持つているものとする。

【００１４】図３で、光デイスク１上からの反射信号は
、デイテクタ８で電気信号に変えられ、加算アンプ１０
で増幅され、ＲＤ信号３０として検出される。それは図
４に示すように出力されてくる。図４で、ＲＤ信号３０
とコンパレート信号を比較しエラーを抽出するところを
示す。検出信号は３１のように現される。このエラー信
号３１は、ＡＭ１からのカウンタによりエラーの大きさ
及びエラー位置を知ることができる。これらのことは図
８のエラー信号３１の信号線の下の数字で現している。 例えば、図８のエラーは、ＡＭ１を０とすると６６ビツ
トから６７ビツトに現れ、次に６８から６９にその次、
次、次と現れたことを示している。これを処理するとエ
ラー長はすべて１ビツトであることがわかる。これらの
処理はＣＰＵ２９で行う。これらのエラー生情報を基に
、ソフトで重み付け処理を行う。

【００１５】重み付け処理の概念を前述した図８に示す
。図よりまず、最初のエラーについて重み付けを行う。 重み付けはまず、前のエラーの前後数ビツトにエラー幅
を拡大する。例えば、６６ビツトから６７ビツトにエラ
ーがあり４ビツトの重み付けを行うと、エラーは６２ビ
ツトから７１ビツトにあることになる。この時、この範
囲内に別のエラーがある場合は、これは一つのデイスク
上の欠陥から出たものとしてエラーのつなぎ込みを行う
。この場合は、６８から７１にエラーがあるのでつなぎ
込みを行い、６６から７１にエラーがあるものとする。 その結果、エラー長も３ビツトになる。次にこのエラー
に重み付けをさらに行うと、後ろは７５になる。そして
、ここにも別のエラーがあればこれもつなぎ込むと。以
後、この操作を順番に続けて行き、最終的には長さ９ビ
ツトのエラーが一つあることになる。このようにエラー
データを連結することにより、よりデイスク上の欠陥と
同じ形態で、エラーの大きさや位置がわかり、よりデイ
スクの本当の状態にあつたエラーレートが計算できる。 このことにより、より実際のデイスク評価が可能になる
効果がある。なお、このデイスクとは、追記型、光磁気
型のほか、相変化型、その他の光デイスクにも有効であ
る。

【００１６】

【発明の効果】以上、説明したように本発明では、光デ
イスクの欠陥検出時あるいはエラー測定時に、ある欠陥
から発生した、欠陥信号やエラー信号の前後数ビツトを
監視し、あるしきい値内に別の欠陥またはエラーがある
場合は、それらを一つの欠陥、エラーとして連結するこ
とにより、より実際のデイスク上の欠陥に即したエラー
レートや欠陥レートが算出できる効果がある。

【図面の簡単な説明】

【図１】本発明による光デイスクの欠陥検出回路の一実
施例の前段部の構成図である。

【図２】本発明による光デイスクの欠陥検出回路の一実
施例の後段部の構成図である。

【図３】本発明による光デイスク欠陥検出のタイミング
図である。

【図４】本発明による光デイスク欠陥検出のタイミング
図である。

【図５】本発明による光デイスク欠陥検出のタイミング
図である。

【図６】本発明による光デイスクのエラー検出回路の一
実施例の構成図である。

【図７】本発明による光デイスクエラー検出のタイミン
グ図である。

【図８】本発明による光デイスクエラー検出のタイミン
グ図である。

【符号の説明】

１　　光デイスク １０　　加算アンプ １２　　２値化回路 １３　　コンパレータ回路 １４　　スライス回路 １５　　同期信号検出回路 １６　　ＯＲ回路 １７　　カウンタ回路 １８　　欠陥位置生成回路 １９　　ＣＰＵ ２１　　ＷＲパワー制御系 ２２　　ＷＲパターン生成器 ２３　　微分回路 ２４　　２値化回路 ２５　　データ抽出回路 ２６　　エラー抽出器 ２７　　カウント回路 ２８　　エラー位置検出回路 ２９　　ＣＰＵ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　光デイスクの欠陥評価を行う光デイス
   ク評価装置において、光デイスク上の欠陥位置に出る欠
   陥信号で、あるしきい値範囲内に別の欠陥信号がある場
   合は、その欠陥信号も同じ欠陥から出た信号とみなし、
   一つの欠陥としてつなぎ込むようにしたことを特徴とす
   る光デイスク評価装置。
2. 【請求項２】　　光デイスクのエラー評価を行う光デイ
   スク評価装置において、光デイスク上の欠陥位置に出る
   エラー信号で、あるしきい値範囲内に別のエラー信号が
   ある場合は、そのエラー信号も一つの欠陥から出た信号
   とみなし、一つのエラーとしてつなぎ込むようにしたこ
   とを特徴とする光デイスク評価装置。