JPH04348084A - 光機能素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光情報処理装置におけ
る光演算素子やメモリーとして有用な光機能素子に関す
るものであり、光を用いた画像処理機能、ニューラルネ
ット機能を有する情報処理装置、また、それらの機能を
用いての各種制御装置への応用等が可能な光機能素子に
関する。

【０００２】

【従来の技術】光を用いての演算、メモリー動作を行な
わせるためには、光入力に応じて光出力が非線形に応答
する素子、いわゆる光機能素子が必要である。その第一
の従来例として、図７に示すような構成の光機能素子が
提案されており（文献：Ｊ．Ｌｉｇｈｔｗａｖｅ　Ｔｅ
ｃｈｎｏｌｏｇｙ　ｖｏｌ．ＬＴ−３（１９８５）１２
６４　参照）、この光機能素子は上記文献に示されてい
るように、半導体基板ｎ−ＩｎＰ上に、いわゆるサイリ
スタ構造であるｐｎｐｎの層構成が形成された素子であ
る。本素子では、上部三層（ｐ−ＩｎＰ　Ｃｏｎｆｉｎ
ｉｎｇ　Ｌａｙｅｒ，ｎ−ＩｎＧａＡｓＰ　Ａｃｔｉｖ
ｅＬａｙｅｒ，ｎ−ＩｎＰ　Ｃｏｎｆｉｎｉｎｇ　Ｌａ
ｙｅｒ）が発光部を、下部四層（ｎ−ＩｎＰ，ｎ−Ｉｎ
ＧａＡｓＰ　Ｂｕｆｆｅｒ，ｐ−ＩｎＧａＡｓＰ　Ｇａ
ｔｅ，ｎ−ＩｎＰ　Ｅｍｉｔｔｅｒ）がトランジスター
（ＨＰＴ；Ｈｅｔｅｒｏ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓ
ｉｓｔｏｒ）となっており、その上下に電極として機能
する金属層が設けられている。そして、その電極に電界
を印加し、基板裏面側から光を入力すると、ＨＰＴがオ
ンして電流が流れ、発光部から光が生じて上方へと放出
される。この時、発光の一部はＨＰＴに入力し、いわゆ
る帰還光となって非線形動作の原因となる。

【０００３】この素子動作を模式的に表したのが図８で
ある。図８においては、縦軸に電流を、横軸に印加電圧
を、ｐｎｐｎ構造によるサイリスタ特性を実線で、系の
もっているロード抵抗に基づく動作線を破線で表してい
る。図８において、入力光強度が増すにつれ、ブレーク
ダウン電圧ＶＢ　は■→■→■のように変化し、動作線
と交わる点も■のＰ，Ｑ点から■のＱ点のみへと変化す
る。即ち、■，■に相当する入力光強度では、出力光に
二つの安定点が存在するいわゆる双安定状態を示すこと
が判る（尚、図中ＶＡ　は印加電圧、ＲＬ　はロード抵
抗値である）。その結果、図９に示すように、入力光強
度、印加電圧に応じて非線形動作、即ち微分利得（ａ）
、双安定（ｂ）、光スイッチ（ｃ）の各特性が得られる
。また、ロード抵抗値を変える事によっても各特性が得
られる。図１０は上述の光機能素子を等価回路で示した
動作原理図である。図中２１はＨＰＴ、２０は発光素子
、２２はロード抵抗、２４は帰還光、２５は外部への出
力光、２６はＨＰＴへの入力光である。

【０００４】次に、光機能素子としては上述の例の他に
、第二の従来例として”ＴｅｃｈｎｉｃａｌＤｉｇｅｓ
ｔ，２０Ｃ３−２，Ｉｎｔｅｇｒａｔｅｄ　Ｏｐｔｉｃ
ｓ　ａｎｄ　Ｏｐｔｉｃａｌ−ｆｉｂｅｒ　Ｃｏｍｍｕ
ｎｉｃａｔｉｏｎ（ＩＯＯＣ），１９８９，Ｋｏｂｅ，
Ｊａｐａｎ”に示された素子もあるが、この素子も第一
の従来例とほぼ同様の構造であり、何れの従来例も適当
なロード抵抗を素子と直列に接続して動作させる。この
時、ロード抵抗値としては、用いる入力光強度、印加電
圧、そして得たい特性に応じて選択される。

【０００５】次に、光機能素子としては上述の２例の他
に、本出願人が先に出願した特願平２−７３９０８号に
示された第三の構造がある。この先願の素子構造を図１
１に示す。この先願発明に基づく素子の動作及び動作原
理は前記従来例と同様であり、動作に関しては図８、図
９のように挙動し、等価回路は図１０で表わされる。こ
の発明の素子は、半導体基板２上に受光部Ｉがあり、さ
らにその上に発光部ＩＩがあり、発光部側に設けられた
窓部１０より入力光及び出力光が入出するタイプの半導
体光機能素子であって、発光部ＩＩを構成する半導体材
料の禁制体巾は、入力光の主ピークエネルギーより大き
いものであり、受光部Ｉを構成する半導体材料の禁制体
巾は入力光の主ピークエネルギーに等しいかそれより小
さく、発光部から発生した出力光の一部は受光部に帰還
し、受光部で吸収される光の帰還効果により入力光と出
力光の間に非線形な応答をすることを特徴とする。その
ため、発光部を入力窓として同時に用いることができ、
入力光と出力光を同一方向にすることが可能となる。ま
た入力光と出力光の波長を異ならせる事ができるため、
入力光の分離が容易となる。

【０００６】図１１は上記光機能子素子の構造を示す断
面図であり、１は裏面電極、２はｎ型ＧａＡｓ基板、３
はｎ−Ａｌ０．４Ｇａ０．６Ａｓ層、４はｐ−ＧａＡｓ
層、５はｎ−ＧａＡｓ層、６はｎ−Ａｌ０．４Ｇａ０．
６Ａｓ層、７はｐ−Ａｌ０．４Ｇａ０．６Ａｓ層、８は
ｐ−ＧａＡｓ層、９は電極であり、Ｉが受光部（３，４
，５）でＨＰＴとなっており、ＩＩが発光部（６，７）
で発光ダイオードとなっている。１０は光の入出力用窓
で、矢印１１が入出力方向を示している。本例の場合も
、前述の従来例と同様に、適当なロード抵抗を素子と直
列に接続して動作させる。この時、ロード抵抗値として
は用いる入力光強度、印加電圧、そして得たい特性に応
じて選択される。このことは、図８において、破線で示
した動作先の傾きがロード抵抗値に応じて変わることか
ら理解される。例えばロード抵抗値が大きくなって傾き
が小さくなれば（ねてくれれば）、Ｐ，Ｑ二点を持つ双
安定状態はより低光入力でも存在するようになり、且つ
Ｐ，Ｑ間の電流差、すなわちオン状態とオフ状態での光
出力差（オンオフ比）が小さくなる。

【０００７】

【発明が解決しようとする課題】ところで、上記従来技
術による光機能素子を動作させる場合には、所望の性能
を得るために適した値のロード抵抗を素子と直列に接続
して使う。特に二次元アレー化して用いる場合には、夫
々の素子に一個づつロード抵抗を接続する必要がある。 これは、例えば図１２に示すように、光機能素子アレー
に共通にロード抵抗ＲＬ　を接続した場合、光機能素子
のどれか一つがオンすると他の光機能素子には必要な電
圧を印加できなくなりオンできなくなるからである。し
かしながら、径が十数から数百ミクロン（μｍ）の光機
能素子からなるアレーに一つづつロード抵抗を外付けす
ることは不可能であるため、抵抗値はおのずから発光部
、受光部を夫々構成している半導体層及び半導体基板の
トータルの抵抗で決まってしまう。何故なら、発光部、
受光部の夫々の必要な性能によって、夫々を構成してい
る層の組成、キャリヤー濃度を最適化しなければならな
いからである。そのため、抵抗値を独立パラメータとし
て用いることができず、得られる素子性能、動作が制約
され、素子設計上の自由度が少なくなる。

【０００８】本発明は上記事情に鑑みてなされたもので
あって、上光出力、上光入力でしかも入出力光のピーク
波長を異ならせることのできるタイプの光機能素子を二
次元アレー化した場合にも、各素子に個別にモノリシッ
クにロード抵抗を設けることが可能で、且つその値を発
光部、受光部をそれぞれ構成している半導体層及び半導
体基板の抵抗値に依存せずに独立パラメータとして設定
することができる光機能素子を提供することを目的とす
る。

【０００９】

【課題を解決するための手段及び作用】上記目的を達成
するため、本発明は、半導体基板上に受光部があり、さ
らにその上に発光部があり、発光部側に設けられた窓部
より入力光及び出力光が入出するタイプの光機能素子で
あって、上記発光部を構成する発光層の半導体材料の禁
制帯巾は、入力光の主ピークエネルギーより大きいもの
であり、該受光部を構成するベース及びコレクターの半
導体材料の禁制帯巾は入力光の主ピークエネルギーに等
しいかそれより小さく、発光部から発生した出力光の一
部は受光部に帰還し、受光部で吸収される光の帰還効果
により入力光と出力光の間に非線形な応答をすることを
特徴とする光機能素子において、上記半導体基板と受光
部の間、あるいは受光部と発光部の間、あるいは発光部
の上の少なくとも何れか１個所に半導体からなる抵抗層
が設けられてロード抵抗として機能することを特徴とす
る。

【００１０】以下、本発明の構成動作について詳細に説
明する。上記構成からなる本発明の光機能素子では、発
光部を入力窓として同時に用いることができ、入力光と
出力光を同一方向にすることが可能となる。また、入力
光と出力光の波長を異ならせることができるため入力光
の分離が容易となる。本発明の光機能素子では、第一導
電型半導体基板上に抵抗層用半導体層、その上にＨＰＴ
を構成する第一導電型エミッター用半導体層（その禁制
帯巾のエネルギーＥ１）、第二導電型ベース用半導体層
（同様にＥ２）、第一導電型コレクター用半導体層（同
様にＥ３）、さらにその上に発光部を構成する第一導電
型光閉じ込め用半導体層（同様にＥ４）、発光層である
活性層用半導体層（同様にＥ５）、第二導電型光閉じ込
め用半導体層（同様にＥ６）、更にその上に電極用第二
導電型半導体層が順次積層されており、発光部としては
いわゆるダブルヘテロ構造となっており、該電極用第二
導電型半導体層には第二導電型光閉じ込め用半導体層に
達する穴が形成されて光の入出力窓となっている。この
時、各層の禁制帯巾のエネルギーの関係は次のようにな
っている。 Ｅ１＞Ｅ３≧Ｅ２　　　　　　　　　　　　　　　　　
・・・（１）Ｅ４＞Ｅ５　　，　　Ｅ６＞Ｅ５　　　　
　　　　・・・（２）Ｅ５＞Ｅ３≧Ｅ２　　　　　　　
　　　　　　　　　　・・・（３）

【００１１】第二導
電型半導体層上にはオーミック特性を示す電極用金属層
、基板裏面にもオーミック特性を示す電極用金属層が形
成されて、両電極間にエミッター、ベースが順バイアス
となるように電圧が印加できるようになっている。そし
て電圧を印加して入出力窓に光を入力すると、素子がオ
ンし発光が生じる。その際、半導体基板の抵抗、発光部
の抵抗、ＨＰＴ部のオン時の抵抗、及び抵抗層用半導体
層の抵抗の総和がロード抵抗として作用し、その値と印
加電圧で決まる動作線上で入力光に対し出力光が非線形
動作をする。本素子ではＥ３＜Ｅ４であるため、ベース
、コレクター界面から、コレクター、第一導電型光閉じ
込め用半導体層界面へ伸びた空乏層に、活性層で生じた
光をより効果的に吸収させて帰還を生じさせることがで
きる。光機能素子を二次元アレー化する場合には、上述
の積層構造を持つ素子が共通の第一導電型半導体基板上
にアレー状に形成されている。そして、素子の最上層か
ら少なくとも抵抗層用半導体層に達する溝が形成されて
、隣接する各素子を空間的、電気的に分離している。こ
うすることによって各素子を独立に動作させることがで
きる。

【００１２】尚、抵抗用半導体層は、半導体基板と第一
導電型エミッター用半導体層との間だけでなく、第一導
電型コレクター用半導体層と第一導電型光閉じ込め用半
導体層との間、第二導電型光閉じ込め用半導体層と電極
用第二導電型半導体層との間に設けられてもよい。また
、第一導電型コレクター用半導体層と第一導電型閉じ込
め用半導体層との間に設けられた抵抗層用半導体層の禁
制帯巾は、Ｅ５　より広いものでなければならなく、好
ましくはＥ４　より広いことが望ましい。何故なら、こ
の場合ＨＰＴに達するべき入力光及び発光部からの帰還
光の抵抗層用半導体層による吸収をできるだけ少なくす
る必要があるからである。また、第二導電型光閉じ込め
用半導体層と電極用第二導電型半導体層との間に設けら
れた抵抗層用半導体層に第二導電型光閉じ込め用半導体
層に達する光入出力用窓が設けられていない場合、抵抗
層用半導体層の禁制帯巾はＥ５　より広いものでなけれ
ばならなく、好ましくはＥ６　より広いことが望ましい
。何故なら、光取りだし効率を上げるため、出力光の抵
抗層用半導体層による吸収を少なくすることが好ましい
からである。また該光入出力用窓が設けられている場合
、抵抗層用半導体層の禁制帯巾に制限は無い。何故なら
、入力光、発光を透過させなければならないからである
。また、発光部を構成する発光層としてはダブルヘテロ
構造に限ったことではなく、第一導電型半導体層（禁制
帯巾Ｅ７）上に第二導電型半導体層（禁制帯巾Ｅ８）が
積層された、いわゆるシングルヘテロ構造でもかまわな
い。尚、このときの禁制帯巾の関係は、、 Ｅ７＞Ｅ３≧Ｅ２　　，　　Ｅ８＞Ｅ３≧Ｅ２である。

【００１３】

【実施例】以下、本発明を図示の実施例に基づいて詳細
に説明する。先ず、図１に本発明の光機能素子の第一の
実施例の要部断面図、図２に斜視図を示す。尚、図２は
ｎ×ｎアレーの一部の２×２の部分を示している。何れ
もアレー構造で、ｎ型ＧａＡｓ基板１０１　上にＡｌ０
．４Ｇａ０．６Ａｓ　抵抗層用半導体層１０２（厚さ２
ミクロン）、ｎ型Ａｌ０．４Ｇａ０．６Ａｓ　エミッタ
ー用半導体層１０３（厚さ１ミクロン）、ｐ型ＧａＡｓ
ベース用半導体層１０４（厚さ０．０５ミクロン）、ｎ
型ＧａＡｓコレクター用半導体層１０５（厚さ１ミクロ
ン）、ｎ型Ａｌ０．４Ｇａ０．６Ａｓ　光閉じ込め用半
導体層１０６（厚さ１ミクロン）、Ａｌ０．２Ｇａ０．
８Ａｓ　活性層用半導体層１０７（厚さ０．２ミクロン
）、ｐ型Ａｌ０．４Ｇａ０．６Ａｓ　光閉じ込め用半導
体層１０８（厚さ１ミクロン）、ｐ型ＧａＡｓ電極用半
導体層１０９（厚さ０．４ミクロン）が順次ＭＯＣＶＤ
法（有機金属化合物化学気相成長法）で積層されており
、該電極用半導体層には光閉じ込め用半導体層１０８に
達する穴が形成されて光の入出力窓１１３　となってい
る。 尚、図中１１４　は光の入出力方向を示している。

【００１４】各素子間には、半導体層構造の一番上の層
、即ち電極用半導体層１０９　から、分離用溝１２０　
が塩素系ガスを用いたドライエッチングで形成されてお
り、基板１０１に達している。本実施例において、その
巾は１５μｍである。更に溝の底、素子側面及び電極用
半導体層１０９　の上の周辺部には、電気的絶縁及び表
面保護のため、ＳｉＯ２絶縁膜１１１　が積層され、更
にその上及びＳｉＯ２絶縁膜１１１で覆われていない電
極用半導体層１０９　上にはオーミック電極用金属Ａｕ
−Ｚｎ層１１０　が形成されており、基板１０１　裏面
にはオーミック電極用金属Ａｕ−Ｇｅ−Ｎｉ　層１１２
　が形成されている。図２に示すように各素子の径は２
０μｍ×２０μｍで四角形状に形成されており、得られ
た素子抵抗は１５Ωであり、Ａｌ０．４Ｇａ０．６Ａｓ
　抵抗層用半導体層１０２の抵抗は１０Ωであった。こ
こで、本実施例の素子の両電極間に電圧を印加（電極１
１０　に正、電極１１２　に負）し、光の入出力窓１１
３　にピーク波長７８０ｎｍの光を入射し、素子をオン
させたところ、ピーク波長７６０ｎｍの出力光を得た。 その結果、図９に示したのと同様の光双安定特性が入力
光に対して得られた。尚、同一の印加電圧、入力光強度
において、抵抗値を小さくすると光双安定特性から微分
利得特性へ、抵抗値を大きくすると光双安定特性から光
スイッチ特性へと動作モードが変化する。

【００１５】本実施例の成膜法として用いたＭＯＣＶＤ
法では、図３の実験データに示されるように、成膜に際
して、ＧａＡｓの原料であるアルシン（ＡｓＨ３）とト
リメチルガリウム（ＴＭＧ）の比によってキャリヤー濃
度は大きく変化し、ＡｌＧａＡｓ　においても同様に大
きく変化する。また、キャリヤーモビリティも大きく変
化し、それは原料比ばかりでなく、図４（ＩＩＩ−Ｖ　
族混晶半導体データブック、ｐ２５；日本電子工業振興
協会編）に示されるように、ＡｌＧａＡｓ　のＡｌ組成
比によっても大きく変化することが判る。尚、電気伝導
度σ及び抵抗Ｒは次のように表される。 σ＝ｎｅμ　　，　　Ｒ＝Ｌ／σＳ　　　　　　・・・
（４）但し、ｎ；キャリヤー濃度、ｅ；単位電気量、μ
；キャリヤーモビリティ Ｌ；長さ（本発明では抵抗層用半導体層の厚さに相当）
Ｓ；断面積（本発明では各素子の基板面に平行方向での
断面積に相当） （４）式及び図３、図４から明らかなように、成膜条件
やＡｌＧａＡｓ　のＡｌ組成比、さらに層厚及び素子断
面積をパラメーターとすることによって、種々の値を持
つ抵抗層用半導体層を得ることができる。そのため、ロ
ード抵抗として外部抵抗を接続すること無く、所望の動
作モードを得るのに必要な値の抵抗を素子構造内にモノ
リシックに形成することができ、二次元あるいは一次元
アレーにおいても抵抗値を制御することによる動作モー
ドコントロールが可能となる。

【００１６】次に、本発明の第二の実施例として光機能
素子の断面図を図５に示す。これは第一の実施例と同様
に、アレー状に構成された光機能素子に関するものであ
る。本実施例においても、第一の実施例と同様、ｎ型Ｇ
ａＡｓ基板２０１　上に、Ａｌ０．４Ｇａ０．６Ａｓ　
抵抗層用半導体層２０２　、ｎ型Ａｌ０．４Ｇａ０．６
Ａｓ　エミッター用半導体層２０３　が積層され、さら
にその上に第一の実施例と同様の構造が形成されている
。各素子間には半導体層構造の一番上の層、即ち電極用
半導体層２０９　から、分離用溝２２０　が抵抗層用半
導体層２０２　に達するように形成されており、各素子
を電気的、空間的に分離している。

【００１７】この実施例の場合も第一の実施例と同様に
各素子の径は２０μｍ×２０μｍで四角形状に形成され
ており、溝巾は１５μｍであり、抵抗層用半導体層の層
厚が２μｍの場合、基板に対し直角方向の電流経路に対
する抵抗層用半導体層の抵抗は、隣接素子間の抵抗層用
半導体層の抵抗の１．５　％以下となり、抵抗層用半導
体層が電気的に分離されていなくても抵抗層用半導体層
を通して隣接素子の下の抵抗層用半導体層へ流れ込む電
流は無視できる。そのため本実施例においても第一の実
施例と同様の効果を得ることができ、ロード抵抗として
外部抵抗を接続すること無く、所望の動作モードを得る
のに必要な値の抵抗を素子構造内にモノリシックに形成
することができ、二次元あるいは一次元アレーにおいて
も抵抗値を制御することによる動作モードコントロール
が可能となる。更に本実施例においては、分離溝２２０
　の深さを浅くできるというメリットがある。ちなみに
抵抗層用半導体層の層厚ｔ、溝巾Ｗ、素子の一辺をＬｓ
　とすれば、基板に対し直角方向の電流経路に対する抵
抗層用半導体層の抵抗の隣接素子間の抵抗層用半導体層
の抵抗に対する比はｔ２／ＬｓＷと表される。抵抗層用
半導体層はほぼ同電位であるので、隣接素子間方向の電
流はｔ２／ＬｓＷ＜１であればほぼ無視できる。

【００１８】次に、本発明の第三の実施例として光機能
素子の断面図を図６に示す。これは第一の実施例と同様
にアレー状に構成された光機能素子に関するものである
。本実施例においては、ｎ型ＧａＡｓ基板３０１　上に
ｎ型Ａｌ０．４Ｇａ０．６Ａｓ　エミッター用半導体層
３０３　が積層され、さらにその上に第一の実施例と同
様ｐ型ＧａＡｓベース用半導体層３０４　、ｎ型ＧａＡ
ｓコレクター用半導体層３０５　、ｎ型Ａｌ０．４Ｇａ
０．６Ａｓ　光閉じ込め用半導体層３０６　、Ａｌ０．
２Ｇａ０．８Ａｓ　活性層用半導体層３０７　、ｐ型Ａ
ｌ０．４Ｇａ０．６Ａｓ　光閉じ込め用半導体層３０８
　が順次積層され、その上に、Ａｌ０．４Ｇａ０．６Ａ
ｓ　抵抗層用半導体層３０２　、そしてｐ型ＧａＡｓ電
極用半導体層３０９　が積層されており、該電極用半導
体層３０９　には抵抗用半導体層３０２　に達する穴が
形成されて光の入出力窓３１３　となっている。各素子
間には半導体層構造の一番上の層、即ち電極用半導体層
３０９　から分離用溝３２０　が形成されており、基板
３０１　に達している。

【００１９】本実施例においても第一の実施例と同様の
効果が得られ、ロード抵抗として外部抵抗を接続するこ
と無く、所望の動作モードを得るのに必要な値の抵抗を
素子構造内にモノリシックに形成することができ、二次
元あるいは一次元アレーにおいても抵抗値を制御するこ
とによる動作モードコントロールが可能となる。尚、本
実施例においては、抵抗層用半導体層３０２　の禁制帯
巾のエネルギーは、少なくとも活性層用半導体層３０７
　の禁制帯巾のエネルギーより大きくなければなく、更
に光閉じ込め用半導体層３０８　の禁制帯巾のエネルギ
ーより大きいことが好ましい。これは、光取りだし効率
を上げるため、出力光の抵抗層用半導体層による吸収を
少なくすることが好ましいからである。

【００２０】次に、本発明の第四の実施例として、第三
の実施例の抵抗層用半導体層３０２　にｐ型Ａｌ０．４
Ｇａ０．６Ａｓ　光閉じ込め用半導体層３０８　に達す
る光入出力用窓３１３　をｐ型ＧａＡｓ電極用半導体層
３０９　の下の部分を残して設けることができる。この
場合には、第三の実施例と異なり、抵抗層用半導体層の
禁制帯巾に制限はいらなくなる。尚、本実施例において
も第三の実施例と同様の効果が得られる。また、本発明
の第五の実施例として、抵抗層用半導体層をＨＰＴの最
上層、つまり第一の実施例のｎ型ＧａＡｓコレクター用
半導体層と発光部の最下層であるｎ型Ａｌ０．４Ｇａ０
．６Ａｓ　光閉じ込め用半導体層の間に設けても良い。 この場合、ＨＰＴに達するべき入力光及び発光部からの
帰還光の、抵抗層用半導体層による吸収をできるだけ少
なくする必要がある。そのため抵抗層用半導体層の禁制
帯巾のエネルギーは、少なくとも活性層用半導体層の禁
制帯巾のエネルギーより大きくなければなく、更に光閉
じ込め用半導体層の禁制帯巾のエネルギーより大きいこ
とが好ましい。

【００２１】尚、本発明において、素子構造の作成には
成膜方法としてＭＯＣＶＤ法の他にＭＢＥ（分子線エピ
タキシャル成長）法、ＬＰＥ（液相エピタキシャル成長
）法が適用可能である。また溝形成については塩素系ガ
スを用いたドライエッチング法に限らず、ウェットエッ
チングでも可能である。また絶縁膜としてはＳｉＯ２に
限らず、シリコン窒化膜でもかまわない。また素子を構
成している半導体基板、各半導体層の電気伝導型は実施
例に示されたものと逆の組合せでもかまわない。また、
半導体基板、各半導体層の材料系としては、ＡｌＧａＡ
ｓ　系に限ったことではなく、ＩｎＰ、ＩｎＧａＡｓＰ
、ＩｎＧａＡｓ、ＧａＰ、ＧａＳｂ等でもかまわない。

【００２２】

【発明の効果】以上説明したように、本発明の光機能素
子においては、抵抗層用半導体層の成膜条件、組成比、
さらに層厚及び素子断面積をパラメーターとすることに
よって種々の値を持つ抵抗用半導体層を得ることができ
、抵抗用半導体層をロード抵抗として機能させることが
できる。そのため、ロード抵抗として外部抵抗をアレー
を構成する各素子に夫々一個づつ接続することなく、所
望の動作モードを得るのに必要な値の抵抗を素子構造内
にモノリシックに形成することができ、二次元あるいは
一次元アレー化する場合においても、各素子部の抵抗値
を制御することによって、入力光に対する出力光の非線
形動作、即ち双安定、微分利得、光スイッチの各動作モ
ードのうちのどれを動作させるかという動作モードコン
トロールが可能となる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す光機能素子の要部
断面図である。

【図２】本発明の第一の実施例を示す光機能素子の斜視
図である。

【図３】ＭＯＣＶＤ法により作成されたＧａＡｓのキャ
リヤー濃度の室温での成長条件依存性を示す図である。

【図４】ＭＯＣＶＤ法により作成されたＡｌＧａＡｓの
室温での電子ホールモビリティのＡｌ組成依存性を示す
図である。

【図５】本発明の第二の実施例を示す光機能素子の要部
断面図である。

【図６】本発明の第三の実施例を示す光機能素子の要部
断面図である。

【図７】第一の従来例による光機能素子の断面図である
。

【図８】光機能素子の動作説明図である。

【図９】光機能素子の動作図である。

【図１０】光機能素子の等価回路図である。

【図１１】第三の従来例（先願）による光機能素子の断
面図である。

【図１２】光機能素子アレーの悪い接続例を示す図であ
る。

【符号の説明】

１０１　　　半導体基板 １０２　　　抵抗層用半導体層 １０３　　　エミッター用半導体層 １０４　　　ベース用半導体層 １０５　　　コレクター用半導体層 １０６　　　光閉じ込め用半導体層 １０７　　　活性層用半導体層 １０８　　　光閉じ込め用半導体層 １０９　　　電極用半導体層 １１０　　　オーミック電極用金属層 １１２　　　オーミック電極用金属層 １１３　　　入出力窓

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体基板上に受光部があり、さらにその
   上に発光部があり、発光部側に設けられた窓部より入力
   光及び出力光が入出するタイプの光機能素子であって、
   上記発光部を構成する発光層の半導体材料の禁制帯巾は
   、入力光の主ピークエネルギーより大きいものであり、
   該受光部を構成するベース及びコレクターの半導体材料
   の禁制帯巾は入力光の主ピークエネルギーに等しいかそ
   れより小さく、発光部から発生した出力光の一部は受光
   部に帰還し、受光部で吸収される光の帰還効果により入
   力光と出力光の間に非線形な応答をすることを特徴とす
   る光機能素子において、上記半導体基板と受光部の間、
   あるいは受光部と発光部の間、あるいは発光部の上の少
   なくとも何れか１個所に半導体からなる抵抗層が設けら
   れてロード抵抗として機能することを特徴とする光機能
   素子。