JP2000114659A

JP2000114659A - 発光素子の光出力を測定するシステム、及びそれに使用される回路

Info

Publication number: JP2000114659A
Application number: JP11276175A
Authority: JP
Inventors: Dubravko I Babic; ダブラヴコ・アイ・バビック
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1998-10-06
Filing date: 1999-09-29
Publication date: 2000-04-21

Abstract

(57)【要約】（修正有）【課題】低バイアス電圧によって動作可能であり、レー
ザと光検出器との間の電気的分離を可能にするモノリシ
ック集積化レーザ・光検出器構造のためのシステム及び
回路を提供する。【解決手段】レーザ・光検出器構造５００は、ＶＣＳＥ
Ｌタイプの発光素子５２０及び発光素子に光学的に結合
される光検出器となるヘテロ接合フォトトランジスタ５
１０とを有する。発光素子及びヘテロ接合フォトトラン
ジスタはモノリシック集積化技術によってヘテロ接合フ
ォトトランジスタ５１０が発光素子上に重なるように形
成される。発光素子の接触部をヘテロ接合フォトトラン
ジスタのエミッタと共通にすることにより、発光素子及
びヘテロ接合フォトトランジスタに加えるためのバイア
スを電気的に独立させることができ、且つ必要とされる
バイアス電圧を比較的低くすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概略発光素子に関
するものであり、特に低バイアス電圧動作のために発光
素子と光検出器のモノリシック集積化を行うシステム及
び方法に関し、特に十分低いバイアス電圧動作を行わせ
るための発光素子及びヘテロ接合バイポーラフォトトラ
ンジスタ（ＨＰＴ）のためのモノリシック集積化のため
の構造、回路、方法に関するものである。

【０００２】

【従来の技術】一般に、半導体発光素子、特に垂直共振
器型面発光レーザ（ＶＣＳＥＬ）は、電子機器、通信シ
ステム、及びコンピュータシステムを含む多くの用途に
用いられている。レーザは、指向性を有する光を発生す
る。レーザの多くの用途、特に多くのＶＣＳＥＬの応用
によれば、レーザの出力パワーを精密に制御する必要が
ある。半導体レーザの出力パワーは、主としてバイアス
電流によって決まる。しかし、それは周囲温度及びデバ
イスのエージングによって大きく変化する可能性があ
る。このため、出力パワーの制御は、レーザ出力をモニ
タして所定のレーザ出力パワーが保たれるようにレーザ
電流を調整することによって実現される。光の測定は、
一般に半導体光検出器、光導電体、又は光検出器として
のフォトトランジスタを利用して実施され、一方フィー
ドバックのためのループは外部電子回路を用いて実現さ
れる。こうしたレーザ・光検出器システムの種々の実施
例が様々な用途、性能にして非常に多く存在している。

【０００３】レーザ・光検出器システムに関連した２つ
の主要な設計上の問題は、デバイスのコスト及び特定の
用途に必要とされる性能を提供する能力である。コスト
の観点からすると、同一か又は類似の製造技術を利用し
て、同一のチップ上にレーザ及び光検出器を製造するの
が望ましい。これは、レーザと光検出器のモノリシック
集積化によって実現される。モノリシック集積化は、個
々のレーザ及び光検出デバイスが、ウェハレベルで一緒
に実現されることを示している。性能の観点からする
と、いくつかの所望の特性が得られる。検出器の電流
は、全方向自然放射光の捕捉を最小限に抑えつつ、レー
ザからの指向性を有する出力光に追随して検出できるこ
とが望ましい。指向性レーザ出力パワーと光検出器の電
流との関係は、安定したものであり且つ再現性を有する
ことが望ましい。適正な動作のためには、光検出器の電
流は、外部アナログフィードバック回路に必要とされる
範囲内であることが望ましい。光検出器の存在及びその
バイアスがレーザの動作、特にレーザの変調特性に及ぼ
す影響は、無視できる程度であることが望ましい。ま
た、レーザの変調及びバイアスによる光検出器の動作へ
の影響はごくわずかであることが望ましい。

【０００４】最後に、駆動回路について考慮されなけれ
ばならない。コンピュータ通信用途では、コンピュータ
の電力消費を減らしたいという要求のために、バイアス
電圧を最小にするとことがますます重要な問題になって
来ている。今日のコンピュータのアーキテクチャでは、
下限が約３．１Ｖ（ボルト）である３．３Ｖ電源を利用
している。今後の用途及び他の用途では、電力消費が更
に減らされることが要求され、必要とされるバイアス電
圧レベルも更に小さいものであろうことが予測される。

【０００５】レーザ・光検出器システムの望ましい構成
は、レーザと光検出器が同一電源から独立にバイアスを
加えられる構成である。結果的にこの構成を実現するた
めに、電源電圧は、フォトンのエネルギーによって決ま
るレーザの動作電圧、及び効率の良い性能に必要な光検
出器の逆バイアス又はフォトトランジスタのコレクタ−
エミッタバイアスによって決まる光検出器の動作電圧の
両方より大きく設定されなければならない。光通信の場
合、垂直共振器型レーザのための電圧は約１乃至２Ｖの
範囲であり、一方典型的な光検出器の逆バイアス電圧は
０．５乃至１Ｖであり、フォトトランジスタの動作のた
めには、材料にも依存するがコレクタ−エミッタバイア
スは１乃至１．５Ｖとされる。他の用途の場合、これら
の電圧は変えられる可能性がある。

【０００６】レーザと光検出器の個別バイアスを可能に
する集積型のレーザ・光検出器構造は、バイアス電圧を
最小にして利用している。これは、２つの端子が電源に
まとめて接続された４端子デバイス構造を利用して実施
可能であるが、このときレーザと光検出器との間の相対
極性を任意にとることができる。３端子モノリシック集
積化デバイスの場合、レーザと光検出器の間における相
対極性は、製造上の制限のため任意にはならない。

【０００７】従来、光検出器は、完成度を上げる試みの
中でレーザと共に集積化されてきた。例えば、集積化方
式には、異なるチップ上で別個に製造された光検出器と
レーザとを利用するものもある。２つのデバイスは、製
造後のパッケージング段階で集積化されるので、結果と
してレーザと光検出器との間に任意の相対極性が得られ
ることになる。この集積化方式は、「混成集積化又はハ
イブリッド集積化」と呼ばれる。このアプローチの主た
る欠点は、製造後に光検出器とレーザとを集積化する追
加の処理工程を有するために、製造コストが増してしま
うことであり、好ましくない。加えて、多くの場合には
レーザ出力ビーム形状の揺らぎのために、光検出器の電
流とレーザ出力との関係が、不安定で且つ再現性もな
い。

【０００８】他の１つの方式では、側部発光を利用した
結合を含むようにして光検出器とレーザのモノリシック
集積化が行われるが、この場合は結果として３端子デバ
イスと４端子デバイスの両方が得られる。こうしたデバ
イスの主たる欠点は、光検出器が指向性を有するレーザ
出力を検出するものでなく、主として全方向の自然放射
光を捕捉して検出してしまうという点である。

【０００９】最後に、更に他の１つの方式によれば、結
合は頂部（又は底部）発光を利用して実現されるレーザ
と光検出器とのモノリシック集積化であり、結果として
３端子デバイスと４端子デバイスの両方が得られる。

【００１０】全ての実施例によれば、後述されるように
動作に比較的高いバイアス電圧を必要とし、レーザと光
検出器とが電気的に結合される、レーザと光検出器とが
共通のｎ層側（陰極）と共通のｐ層側（陽極）を共用す
る３端子デバイス、又はレーザとフォトトランジスタと
で共通の接地端子を共用する、高速のコレクタ駆動又は
ドレイン駆動の電子回路とは交換不可能とされる構成、
又は製造が比較的難しくコストが高くなってしまう４端
子デバイスが結果として提供される。従って、３．３Ｖ
といった低バイアス電圧で動作可能で、レーザと光検出
器との間の電気的分離を可能にするモノリシック集積化
３端子デバイスが所望される。

【００１１】図１（ａ）によれば、３端子構成による従
来技術のレーザと光検出器との組み合わせが示されてい
る。レーザ・光検出器構造又はレーザ・光検出器アセン
ブリ１１は、共通陰極での構成の場合、基本的にレーザ
１３の上に配置された光検出器１２を有する。共通陰極
の構成は、半導体の導電性タイプが構造内において２度
変化するので、ＰＮＰ構造とも呼ばれる。レーザ１３
は、一般に垂直共振器型面発光レーザ（ＶＣＳＥＬ）で
ある。この構成の特徴を説明すると、２つのＰＮ接合を
備えるということになる。第１のＰＮ接合はレーザ１３
内に配置された活性層１４であり、第２のＰＮ接合は、
光検出器１２内に配置された吸収層１６である。レーザ
１３は、ｐ型基板２２を備えており、その底面にはｐ型
層接触部２１が配置されている。基板２２の上には、ｐ
型ミラー２３が設けられている。発光媒体によって分離
されたｎ型材料とｐ型材料を含む活性領域１４が、ｐ型
ミラー２３上に成長させられている。活性領域１４の上
にはｎ型ミラー２４が設けられ、その上にはｎ型層接触
部２６が成長させられている。

【００１２】ｎ型ミラー２４のすぐ上に、光検出器１２
のｎ型層３１が設けられ、その上に、吸収層１６及びｐ
型層３２が成長させられている。層３２、１６、及び３
１は、ＰＩＮ構造を備えた光検出器を構成している。ｐ
型材料３２の上には、ｐ型層接触部３３が設けられてい
る。レーザ１３から放出される光の一部は光検出器１２
に吸収され、その他の光はデバイスから図１（ａ）中に
矢印で示す方向に放出される。

【００１３】図１（ｂ）は、関連する例示的な外部回路
を含む図１（ａ）の従来技術によるレーザ・光検出器構
造の概略図である。ダイオード３６及びダイオード３７
を包囲する点線のボックスは、レーザ・光検出器構造１
１を例示しており、ダイオード３６はレーザ１３に相当
し、ダイオード３７は光検出器１２に相当する。レーザ
駆動用トランジスタ４１、及びトランジスタ３８及び３
９によって形成されるカレントミラー回路は、ＮＰＮバ
イポーラトランジスタを用いて例示されている。ＰＮＰ
構造に比較してＮＰＮトランジスタが高速度且つ高利得
の性能を有するものであるために、増幅器ではＮＰＮト
ランジスタを利用するのが一般的である。もっとも、Ｐ
ＮＰトランジスタを利用しての実施も実現可能である。

【００１４】この回路の動作に必要とされる最低バイア
ス電圧Ｖ_CCは、個々のＰＮ接合の最低電圧の合計より高
く、以下の関係式によって表すことが可能である：Ｖ_CC＞Ｖ_L＋Ｖ_PD＋Ｖ_CM （式１）ここで、Ｖ_Lは、レーザ動作電流においてレーザダイオ
ード３６の両端間にかかるＶＣＳＥＬ順バイアス電圧で
あり、Ｖ_PDは、光検出器ダイオード３７の両端間にかか
る逆バイアス電圧であり、Ｖ_CMは、トランジスタ３８及
び３９によって形成されるカレントミラー回路４２にお
けるトランジスタ３８に対する順バイアス電圧である。
例えばこれらの電圧値は、Ｖ_Lが約１．７Ｖ、Ｖ_PDが約
０．５Ｖ、Ｖ_CMが約０．８Ｖとされる。この例の場合、
Ｖ_CMが約０．８Ｖであることはシリコン系バイポーラト
ランジスタに対応し、トランジスタのタイプ及びトラン
ジスタが製造される材料次第で、Ｖ_CMが０．８Ｖを超え
ることも０．８Ｖを下回ることもあり得る。これによっ
て、最低バイアス電圧についてＶ_CC＞３Ｖの関係とな
る。システム全体の電圧消費が最小限に抑えられるよう
に、バイアス電圧Ｖ_CCを最低にすることが望ましい。前
述のレーザ・光検出器アセンブリは、３．１Ｖを最小電
源とするシステムによればごくわずかの余裕しかない。

【００１５】更に、上述の例ではトランジスタ４１はレ
ーザ３６と光検出器ダイオード３７の両方を駆動する
が、この場合、光検出器３７の寄生容量がトランジスタ
４１に負荷を加えるので、レーザの周波数応答が制限さ
れる。加えて、レーザ３６の動作点が所定の出力パワー
に達するように調整することは、本質的に光検出器３７
の動作点を修正することになり、これはこの構成にとっ
て極めて不利な望ましくない副作用である。

【００１６】

【発明が解決しようとする課題】従って、本発明の目的
は、低バイアス電圧を利用して動作し、レーザと光検出
器との間の電気的分離を可能にする、モノリシック集積
化レーザ・光検出器構造のシステム及びその回路を提供
することにある。

【００１７】

【課題を解決するための手段】本発明によれば、従来実
現可能であったよりも低い動作バイアス電圧を可能に
し、発光素子と光検出器（特にヘテロ接合フォトトラン
ジスタ又はＨＰＴ）との間における電気的分離を可能に
する３端子モノリシック集積化構造が得られる。これら
の特定の用途に制限されるわけではないが、本発明のシ
ステム及び方法は、特に電力消費を最小限に抑える新規
の構造で、光検出器と垂直共振器型面発光レーザ（ＶＣ
ＳＥＬ）をモノリシック集積化するのに好適である。低
バイアス電圧動作のために発光素子及び光検出器のモノ
リシック集積化を行うシステム及び方法は、様々な電気
特性を備えた種々のエピタキシャル成長半導体材料を用
いて実施することが可能である。例えば、好適実施形態
及びいくつかの他の実施形態によって後述する材料層
は、本発明の概念を逸脱することなく、ｎ型又はｐ型の
材料とすることが可能である。

【００１８】アーキテクチャに関して、本発明は、適当
な動作電流を有する発光素子と、発光素子に光学的に結
合される光検出器とを有し、発光素子の出力を測定でき
るシステムとして概念化することが可能である。更に光
検出器は、適当な動作電流を有する。発光素子及び光検
出器は単一装置となるように集積され、且つ寄生ＰＮ接
合が発光素子と光検出器との接合部に形成される。

【００１９】また、アーキテクチャに関して、本発明
は、Ｐ端子及びＮ端子を有する発光素子を含むような発
光素子の光出力を測定するシステムとして概念化するこ
とが可能である。コレクタ及びエミッタを具えるヘテロ
接合フォトトランジスタは光学的に発光素子に結合され
る。ヘテロ接合フォトトランジスタはＰＮＰ構造を有
し、発光素子のＰ端子はＰＮＰヘテロ接合フォトトラン
ジスタのエミッタに共通にして接続される。加えてこの
構造は、発光素子及びヘテロ接合フォトトランジスタの
独立バイアスを可能にし、一方で電圧バイアスの必要性
を減らす。

【００２０】特に本発明は、正側端子及び負側端子を具
えた発光素子と、コレクタ端子及びエミッタ端子を具え
たヘテロ接合フォトトランジスタ（ＨＰＴ）を含む、発
光素子の光出力を測定し、低バイアス電圧要件を可能に
するための回路として実施することが可能である。発光
素子の正側端子及びＨＰＴのエミッタ端子は、電源に対
して共通接続を施されており、これにより、発光素子と
ＨＰＴの個別バイアスが可能になり、コレクタ駆動（又
はドレイン駆動）電子回路要素を利用した高速変調制御
が可能になる。更に、この構成によれば、以前に実現可
能であったよりも低いバイアス電圧が可能になる。

【００２１】モノリシック集積化発光素子及び光検出器
の他の実施形態の場合、発光素子と光検出器の接合部に
形成される寄生ＰＮ接合は短絡させられる。

【００２２】モノリシック集積化発光素子及び光検出器
の更に他の実施形態の場合、光検出器及び寄生ＰＮ接合
は発光素子のミラー部の１つの内側に形成される。

【００２３】本発明は、低バイアス電圧動作を行わせる
べく、発光素子と光検出器とをモノリシックに構成する
ために後述の方法を提供するものとして概念化すること
も可能である。

【００２４】本発明によれば、適当な動作電流が決まっ
ている発光素子が形成される。更に、適当な動作電流が
決まっている光検出器が発光素子と一体化又は集積化さ
れて形成される。発光素子と光検出器との境界部分にＰ
Ｎ接合が形成される。

【００２５】本発明には多くの利点があるが、単なる例
示として、そのいくつかが後述される。

【００２６】本発明の利点の１つは、従来技術に対して
動作バイアス電圧が大幅に低下する構成で発光素子の光
出力を測定可能にする点にある。

【００２７】本発明の他の１つの利点は、光検出器（特
にヘテロ接合フォトトランジスタ）と発光素子とが電気
的に分離されることによって、発光素子及び光検出器の
個別バイアスが可能になり、光検出器の寄生容量による
発光素子駆動回路に対する不要な負荷が除去されること
によって、従来技術に対してデバイスの高周波応答が改
善されるという点である。

【００２８】本発明のもう１つの利点は、設計が単純で
あり、市販品の大量生産が容易に実現できるという点で
ある。

【００２９】本発明の他の特徴及び効果については、以
下の図面及び詳細な説明を検討することによって当業者
にとって明確なものとなるであろう。これらの追加の特
徴及び効果は、本発明の範囲内に含まれることを意図し
たものである。

【００３０】

【発明の実施形態】以下に添付図面を参照して本発明の
実施形態について詳細に説明する。本発明は、一般に、
様々な電気特性を備えたエピタキシャル材料層を成長さ
せることによって実施され、様々な基板及びエピタキシ
ャル成長材料を用いることによって実施可能である。更
に、モノリシック集積化光検出器を備える垂直共振器型
面発光レーザ（ＶＣＳＥＬ）に関連して解説されるが、
本発明はこれに制限されるものではなく、例えば発光ダ
イオード（ＬＥＤ）のような他の発光構造にも適用可能
である。更にＶＣＳＥＬにおける電流及び光モードの閉
じ込めは、側方酸化、絶縁物注入、又は当該技術におい
て既知の他の適合する技法によって実施することが可能
である。

【００３１】次に、本発明に従って構成されたレーザ・
光検出器構造１００の断面図である図２（ａ）を参照す
る。この実施形態の場合、光検出器１１０はＶＣＳＥＬ
１２０の上側に配置されている。

【００３２】レーザ構造１２０の基盤は、ｎ型基板層１
０２によって形成され、その底面には、ｎ型層接触部１
０１が成膜させられる。ｎ型底側ミラー部１０４が、基
板層１０２上に成長させられており、更にその上に活性
領域１０６が成長させられている。少ない層を用いて例
示されているが、言及したミラー層は、一般に多くの材
料層から構成されており、「分布反射器（DBR: Distrib
uted Bragg Reflector）」又は「ミラー」として示され
る。

【００３３】活性領域１０６には、光増幅媒体を包囲す
るｎ型の材料及びｐ型の材料が含まれている。ＰＮ接合
は、半導体の導電性タイプが異なる２つの層間における
接合である。この接合には、任意の数のドープ量の少な
い層又はドープしていない層、及び量子井戸又はバルク
半導体層を形成する任意の数の材料を含むことが可能で
ある。活性領域１０６の中間層の機能は、接合を横切る
光を発生し、増幅することである。

【００３４】活性領域１０６上には、ｐ型頂側ミラー部
１０８及びｐ型層接触部１０７が成長させられている。
ｐ型頂側ミラー部１０８上には、光検出器１１０のｎ型
底側透明層１１１が成長させられている。ＶＣＳＥＬ１
２０のｐ型頂側ミラー部１０８と光検出器１１０のｎ型
底側透明層１１１の接合部は、寄生ＰＮ接合とも呼ばれ
る第２のＰＮ接合１１５を形成している。この接合によ
って、本発明は低バイアス電圧レベルで動作することが
可能になるが、その動作については、図２（ｂ）、図３
（ｂ）、及び図４（ｂ）に関連して後述される。

【００３５】ＰＩＮ型の第３のＰＮ接合は、ｎ型底側透
明層１１１、吸収層１１２、及び吸収層１１２上に成長
させられたｐ型頂側透明層１１４によって形成されてい
る。ｐ型頂側透明層１１４の上には、図示のように、ｐ
型層接触部（又は接触層）１１６が成膜させられてい
る。ＰＩＮ型接合は、任意の数のドープ量の少ない層又
はドープしていない層、或いは１つのｐ型層と１つのｎ
型層との間に位置する量子井戸又はバルク半導体層を構
成する任意の数の異なる材料を特徴とする。光検出器１
１０のＰＩＮ接合における中間層の機能は、接合を横切
る光を部分的に吸収することである。

【００３６】このデバイス構成によって、ＰＮＰＮ構造
を成すレーザ及び光検出器の結合が得られる。このＰＮ
ＰＮ構造は、基板層１０２から光検出器１１０の頂面ま
での間に、半導体導電性タイプがｐ型材料とｎ型材料と
の間で３回交番するレーザ・光検出器構造１００を示し
ている。即ち、活性層１０６はＰＩＮ構造を備えた第１
のＰＮ接合であり、レーザ１２０が光検出器１１０と接
する接合１１５は第２のＰＮ接合であり、更に吸収層１
１２はＰＩＮ構造を備えた第３のＰＮ接合である。この
配列によって、上述のＰＮＰＮ構造が得られる。ＰＮＰ
Ｎ構造は、集積化レーザ・光検出器を形成する各層の上
側又は下側に異なる半導体導電性タイプの層が設けられ
る構造を企図している。

【００３７】レーザ・光検出器構造１００の上側の矢印
は、この実施形態の光出力を表している。留意すべき
は、材料層を逆にすることができるという点である（即
ち、全てのｎ型層がｐ型層に置き換えられ、全てのｐ型
層がｎ型層に置き換えられることもあり得る）。

【００３８】光検出器における透明層は、部分的吸収が
可能である。出力光はレーザの頂側又は底側から得られ
るので、検出器は、本発明の概念から逸脱することな
く、レーザのいずれか任意の側に配置することが可能で
ある。検出器がレーザ出力ビームの光路内に配置される
場合には、吸収層１１２はレーザ出力パワーの一部のみ
を吸収し、残りの光はデバイスから放出されるように設
計され得る。一方、検出器がレーザ出力ミラーの逆側に
配置される場合には、検出器の吸収層は検出器を横切る
光を全て吸収するように設計することが可能である。後
者の構造は図示されていないが、当業者には明らかなよ
うに、光が捉えられるか又は吸収される検出器とミラー
の位置関係は、本発明の基本概念から逸脱することな
く、任意に変更可能である。

【００３９】ｎ型底側ミラー部１０２と接触する接触部
１０１、ｐ型頂側ミラー部１０８と接触するｐ型層接触
部１０７、及び光検出器１１０のｐ型頂側透明層１１４
と接触するｐ型層接触部１１６によって、３つの接触部
が形成される。これら３つの接触部は、光検出器１１０
のｎ型底側透明層１１１を備えた前述の光検出器構造と
共に、ＶＣＳＥＬ１２０のｐ型頂側ミラー部１０８に接
触して、レーザ及び光検出器が必要とするバイアス電圧
を大幅に低下させることを可能にするが、この回路構成
については後述する。

【００４０】当然明らかなように、活性層１０６に対す
るｎ型層接触部は、本発明の概念を逸脱せずに、基板１
０２を介してではなく、ｐ型層接触部１０７から横方向
に離間した位置で、直接的にｎ型底側ミラー層１０４上
に配置された接触部を利用して実現することが可能であ
る。

【００４１】図２（ｂ）は、本発明の実施形態となる図
２（ａ）のレーザ・光検出器アセンブリ１００の概略図
であり、それは関連する外部バイアス回路の構成概要を
示す。特にそれは、低バイアス電圧及び電気的に分離さ
れた動作を明らかにするために利用される。

【００４２】例証のため、レーザ・光検出器構造１００
は、図２（ａ）のレーザ・光検出器構造を点線のボック
ス１００に囲まれたダイオード１５１、１５２、及び１
５３として示している。ダイオード１５１の両端にかか
る電圧は、ＶＣＳＥＬ１２０の両端にかかる電圧Ｖ_Lで
あり、ダイオード１５２の両端にかかる電圧Ｖ_Dは、Ｐ
Ｎ接合１１５の両端にかかる順バイアス電圧であり、ダ
イオード１５３の両端にかかる電圧Ｖ_PDは、光検出器の
動作電流において光検出器１１０の両端間にかかる逆バ
イアス電圧である。単純化されたレーザ駆動回路１５８
は、レーザ１２０を介してバイアス電流Ｉ_BIAS及び変調
電流Ｉ_MODを制御する。

【００４３】この回路の動作に必要な最低バイアス電圧
は、個々のＰＮ接合の最低動作電圧の合計より高く、以
下の関係式で表すことが可能である：Ｖ_CC＞Ｖ_D＋Ｖ_PD＋Ｖ_CM（式２）ここで、Ｖ_Dは光検出器１５３の動作電流に対する寄生
ＰＮ接合１５２での順バイアス電圧であり、Ｖ_PDは光検
出器１５３に対する逆バイアス電圧であり、Ｖ_CMは、ト
ランジスタ１５４及び１５７によって形成されるカレン
トミラー回路１５６におけるトランジスタ１５４に対す
る順バイアス電圧である。カレントミラー回路１５６
は、光検出器１１０を流れる電流を測定するものして本
図に例示されている。

【００４４】従来技術による式（１）と上述の式（２）
を比較することによって明らかになるように、ダイオー
ド１５２の両端に加えられる寄生ＰＮ接合の順バイアス
電圧Ｖ_DがＶＣＳＥＬの順バイアス電圧Ｖ_Lより低ければ
（即ち、Ｖ_D＜Ｖ_L）、レーザ・光検出器アセンブリ１０
０が必要とするバイアス電圧Ｖ_CCを低下させることが可
能である。ここで、Ｖ_Lは、レーザ動作点（又はレーザ
動作電流）におけるＶＣＳＥＬの順バイアス電圧であ
る。

【００４５】この条件は、典型的には以下の理由によっ
て満足されるものである。第１に、レーザ又はＶＣＳＥ
Ｌ１２０の直列抵抗は、レーザ１２０の電流経路がより
長いため、寄生ＰＮ接合１１５の抵抗よりも大きくな
る。第２に、ＶＣＳＥＬ１２０（第１のＰＮ接合を含
む）と寄生ＰＮ接合１１５の動作点が異なる。レーザ
は、数ミリアンペア（ｍＡ）の範囲で動作するが、一般
に０．５ｍＡ未満の検出器電流が寄生ＰＮ接合１１５に
も流れる。

【００４６】一例を示すため、代表的な電圧値として、
Ｖ_Dが約１．２Ｖであり、Ｖ_PDが約０．５Ｖであり、更
にＶ_CMが約０．８Ｖであると仮定すると、Ｖ_CC＞２．５
Ｖとなる。寄生ＰＮ接合１１５の両端にかかる電圧Ｖ_D
が上述の如く約１．２Ｖであることは、ガリウム砒素系
材料でのホモ接合で一般的であるが、それに制限される
わけではなく、禁止帯の幅を制御する技術、即ち多量の
ドーピング、グレーディング等によって、又は当該技術
において既知の他の半導体材料を利用して、更に低下さ
せることもできる。更に、Ｖ_CMが約０．８Ｖであること
は、シリコン系のバイポーラトランジスタに対応してお
り、使用されるトランジスタ、及びトランジスタの製造
材料次第で、０．８Ｖを超える場合もあれば０．８Ｖを
下回る場合もあり得る。前述の例は従来技術に対して
０．５Ｖの改善に相当し、３．１Ｖの最低電源電圧を有
するシステムでは０．６Ｖの余力をもたらす。

【００４７】レーザ・光検出器回路のブランチは、同一
電源によってバイアスを加えられているので、最低回路
バイアス電圧Ｖ_CCも、レーザの動作電圧Ｖ_Lと駆動トラ
ンジスタ１５８の電圧との合計によって制限されるとい
う点に留意するのが重要である。

【００４８】図２（ｂ）中には実施形態として、３端子
デバイス内のレーザと光検出器の間における所望の相対
極性が示されるが、それによれば、単一電源の利用によ
ってレーザに対する順バイアスと光検出器に対する逆バ
イアスとが同時に可能になることが示されている。更に
これと同じ構成の場合、レーザ及び光検出器のそれぞれ
の電流は、レーザ・光検出器構造の個々のバイアス条件
によって別個に決まり互いに完全に独立している。後者
は、本発明のレーザ・光検出器構造の電気的分離の重要
な特徴を構成するものである。

【００４９】図３（ａ）は、図２（ａ）のレーザ・光検
出器アセンブリの他の実施形態（第２の実施形態）２０
０の断面図である。本発明のレーザ・光検出器構造の第
２の実施形態２００は、後述のように製造されるが、そ
れは図２（ａ）のレーザ・光検出器構造１００に関して
解説のものと類似する。

【００５０】レーザ構造の基盤は、ｎ型基板層２０２と
して形成され、その上に基板層にｎ型層接触部２０１が
成膜させられる。ｎ型底側ミラー部２０４が基板層２０
２の上に成長させられ、その上に活性領域２０６が成長
させられる。活性領域２０６には、発光媒体を包囲する
ｎ型材料及びｐ型材料が含まれており、図２（ａ）に関
連して既述のものと同様である。活性領域２０６は、レ
ーザ・光検出器構造２００における第１のＰＮ接合を形
成し、例示のように光増幅媒体（又はレーザ媒体）とし
て作用する。

【００５１】活性領域２０６の上にはｐ型頂側ミラー部
２０８が成長させられ、その上に、ｐ型層接触部２０７
が成膜される。

【００５２】ｐ型頂側ミラー２０８上には光検出器２１
０のｎ型透明層２１１が成長させられる。接触部２０７
は、２つの異なる金属を利用するか、又は単一金属によ
って、ｐ型頂側ミラー部２０８とｎ型透明層２１１との
両方に対して実現される。明らかに、図２（ａ）に関連
して既述の構造に対する改良として、接触部２０７は、
レーザ２２０のｐ型頂側ミラー部２０８及び光検出器２
１０のｎ型透明層２１１の両方に接触して、ｐ型頂側ミ
ラー部２０８をｎ型透明層２１１に対して有効に接続す
る。レーザ２２０のｐ型頂側ミラー部２０８と光検出器
２１０のｎ型透明層２１１の境界部分に形成される接合
２１５に対する短絡又は分路の設置によって、レーザ及
び光検出器にバイアスをかけるのに必要な電圧を更に低
下させることが可能である。これについて図３（ｂ）に
関連して詳細に後述することにする。

【００５３】更に図３（ａ）を参照すると、ｎ型透明層
２１１の上には、吸収層２１２及び頂側ｐ型透明層２１
４の形で、第３のＰＮ接合が形成される。結果生じる構
造は、図２（ａ）に関連して既述のものと同様のＰＮＰ
Ｎ構造を示す。頂側ｐ型透明層２１４の上には、略図示
のように、ｐ型層接触部２１６が成膜させられる。レー
ザ・光検出器構造２２０の上の矢印は、この第２の実施
形態の光出力を表している。留意すべきは、本発明の概
念を逸脱することなく、材料層を逆にすることができる
という点である（即ち、全てのｎ型層がｐ型層に置き換
えられ、全てのｐ型層がｎ型層に置き換えられる）。

【００５４】ｎ型の基板層２０２に接触する接触部２０
１、ｐ型頂側ミラー部２０８に接触する接触部２０７、
及び光検出器２１０の頂側ｐ型透明層２１４は、ＶＣＳ
ＥＬ２２０のｐ型頂側ミラー部２０８に対して短絡させ
られたｎ型透明層２１１を備える前述の光検出器構造と
共に、レーザ及び光検出器が必要とするバイアス電圧を
極めて低くすることを可能ならしめる３つの接触部を形
成するが、その回路構成については後述することにす
る。

【００５５】図３（ｂ）は、第２の実施形態の低バイア
ス電圧動作を例証するために利用される、関連する外部
バイアス回路要素を含む、図３（ａ）のレーザ・光検出
器構造２００の概略図２５０が示されている。

【００５６】例示されるレーザ・光検出器構造２００
は、点線ボックス２００に囲まれたダイオード２５１、
２５２、及び２５３として示されている。ダイオード２
５１の両端にかかる電圧はＶＣＳＥＬ２２０の両端にか
かる電圧Ｖ_Lに相当し、ダイオード２５２の両端にかか
る電圧Ｖ_Dは、光検出器の動作電流においてＰＮ接合２
１５の両端にかかる順バイアス電圧に相当し、ダイオー
ド２５３の両端にかかる電圧Ｖ_PDは、光検出器２１０の
両端にかかる逆バイアスに相当する。

【００５７】これによれば、図示されるレーザ２２０の
ｐ型頂側ミラー部２０８及び光検出器２１０のｎ型透明
層２１１を短絡させる接触部２０７に相当する分路２５
５が追加されているので、寄生ＰＮ接合２１５の両端に
かかる電圧が除去される。接触部２０７は、２つの異な
る金属又は単一金属を利用することによって、ｐ型及び
ｎ型の両方の材料で形成される。

【００５８】回路バイアス電圧が、回路の各素子の最低
動作バイアス電圧の合計より高くなければならないとい
う点、及びそれが以下の式によって表されるという点を
想起されたい：Ｖ_CC＞Ｖ_D＋Ｖ_PD＋Ｖ_CM （式２）ここで、Ｖ_Dは、光検出器２５３の動作電流における寄
生ＰＮ接合２５２の順バイアス電圧であり、Ｖ_PDは、光
検出器２５３に対する逆バイアス電圧であり、Ｖ_CMは、
トランジスタ２５４及び２５７によって形成されるカレ
ントミラー回路２５６におけるトランジスタ２５４に対
する順バイアス電圧である。分路２５５を用いることに
よって、寄生電圧Ｖ_Dが除去され、その結果、電圧要件
は以下のようになる：Ｖ_CC＞Ｖ_PD＋Ｖ_CM （式３）

【００５９】一例を挙げて説明するため、前述の典型的
な値Ｖ_Dが約１．２Ｖ、Ｖ_PDが約０．５Ｖ、及びＶ_CMが
約０．８Ｖであると仮定し、Ｖ_Dを除去すると、結果は
Ｖ_CC＞１．３Ｖになる。寄生ＰＮ接合２１５の両端にか
かる電圧Ｖ_Dが上述の如く約１．２Ｖであることは、ガ
リウム砒素系材料でのホモ接合において一般的である。
更に、Ｖ_CMが約０．８Ｖであることは、シリコン系バイ
ポーラトランジスタに対応し、使用されるトランジスタ
のタイプ及びトランジスタの製造材料次第で、０．８Ｖ
を超えることもあれば、或いは０．８Ｖを下回ることも
あり得る。しかし、この場合、Ｖ_CC値はおそらく１．３
Ｖを超えることになるレーザＶ_L及び駆動トランジスタ
２５８へのバイアスに必要な電圧によって制限される。
従って、この用途の場合Ｖ_CCは、光検出回路によって制
限されるのではなく、むしろレーザ及び駆動トランジス
タによって制限される。

【００６０】寄生ＰＮ接合２５２のバイパスに用いられ
る分路２５５は、半導体／金属接触部の特性に起因す
る、検出器の動作電流における非消滅抵抗又は非消滅電
圧降下を生じ得る点に留意することが重要である。しか
しながら、検出器の動作電流における分路の両端間の全
電圧降下が、同じ電流における寄生ＰＮ接合の電圧降下
よりも低い限りにおいては、バイアス電圧が改善され
る。

【００６１】当然明らかなように、図２（ａ）のレーザ
・光検出器アセンブリの第２の実施形態２００は、３端
子デバイス内のレーザと光検出器の間で所望の相対極性
を示す。この構成によれば、単一電源を利用してレーザ
に対する順バイアスと光検出器に対する逆バイアスが同
時に可能になる。更に当然明らかなように、前述のもの
と同じであるので、レーザの電流及び光検出器の電流
は、レーザ及び光検出器の個々のバイアス条件によって
別個に決まり、互いに完全に独立している。後者は、レ
ーザと光検出器との電気的分離の特徴を構成するもので
ある。

【００６２】図４は、図２（ａ）のレーザ・光検出器ア
センブリの第３の実施形態を示す断面図である。レーザ
・光検出器構造３００は、光検出器と寄生ＰＮ接合とが
レーザ・デバイスのミラーの１つに組み込まれるという
可能性のある一つの組み合わせの構造を示している。こ
の構成によれば、吸収層による全方向自然放射光の捕捉
を最小限に抑えることができる。量子井戸又はバルク半
導体である吸収層３１２及び寄生ｐｎ接合３１５はレー
ザ３２０内の任意の場所に配置されるが、このときＰＮ
ＰＮ構成を維持することが可能である。これにより、集
積化されたレーザ・光検出器構造は、従来技術よりも低
いバイアス電圧で動作することが可能になるが、この場
合にも、レーザ及び光検出器は電気的に分離された状態
にすることが可能である。この第３の実施形態の構造
は、図２（ａ）に関連して既述したものと類似し、従っ
て、同様の構成要素の参照番号には頭に「３」を付けて
「３ＸＸ」として示すが、「ＸＸ」は同様の構造を備え
る図２（ａ）の同様の素子を表しており、その詳細な説
明については省略するものとする。

【００６３】図４をもう一度参照すると、光検出器１１
０（図２（ａ））のｐ型材料層１１４は、ｐ型ミラー部
３１４に置き換えられる。ｐ型ミラー部３１４の配置に
よって、光検出器３１０及びレーザ３２０は集積化構造
に組み込まれる。

【００６４】図５は、図３（ａ）のレーザ・光検出器構
造の第４の実施形態に関する断面図である。レーザ・光
検出器構造４００は、光検出器４１０がやはりレーザ４
２０内に組み込まれている更にもう１つの可能性のある
組み合わせを例示したものである。しかし、図５のレー
ザ・光検出器構造４００には、更に図３（ａ）に関連し
て説明した分路が組み込まれている。この第４の実施形
態の構造は、図３（ａ）に関連して既に説明したものと
類似し、従って類似の構成要素には、「４」を頭につけ
て、「４ＸＸ」と示しているが、「ＸＸ」は、同様の構
造を備える図３（ａ）中の同様の構成要素を表してお
り、その詳細な説明については省略するものとする。

【００６５】図５を再度参照すると、図３（ａ）に関連
して既述したように、レーザのｐ型頂側ミラー部４０８
と光検出器のｎ型透明層４１１の境界部分に形成された
接合は、接触部４０７によって短絡又は分路設置を施さ
れる。接触部４０７は、ｐ型頂側ミラー部４０８とｎ型
透明層４１１の両方に接触し、ｐ型頂側ミラー部層４０
８をｎ型透明層４１１に有効に接続する。

【００６６】図６（ａ）は、本発明による最も好適な第
５の実施形態に関するレーザ／ヘテロ接合フォトトラン
ジスタ組み合わせを例示する断面図である。

【００６７】レーザ構造５２０の基盤は、ｎ型基板層５
０２によって形成され、その底面には、ｎ型層接触部５
０１が成膜させられる。ｎ型底側ミラー部５０４が、基
板層５０２上に成長させられており、更にその上に活性
領域５０６が成長させられている。少ない層を用いて例
示されているが、言及したミラー層は、一般に多くの材
料層から構成されており、「分布反射器（DBR: Distrib
uted Bragg Reflector）」又は「ミラー」として示され
る。

【００６８】活性領域５０６には、光増幅媒体を包囲す
るｎ型の材料及びｐ型の材料が含まれている。ＰＮ接合
は、半導体の導電性タイプが異なる２つの層間における
接合である。この接合には、任意の数のドープ量の少な
い層又はドープしていない層、及び量子井戸又はバルク
半導体層を形成する任意の数の材料を含むことが可能で
ある。活性領域５０６となる中間層の機能は、接合を横
切る光を発生し、増幅することである。

【００６９】活性領域５０６上に、ｐ型頂側ミラー部５
０８及びｐ型層接触部５０７が成長させられる。図２
（ａ）に関連して解説したものから離れて、フォトダイ
オード１１０の代わりに、ヘテロ接合フォトトランジス
タ（ＨＰＴ）５１０が用いられる。すなわち、ｐ型頂側
ミラー部５０８上に、ＨＰＴ５１０のｐ型エミッタが成
長させられる。ｐ型エミッタ５１１上には、ＨＰＴ５１
０のｎ型ベース５１２が成長させられ、ｎ型ベース５１
２上には、ｐ型コレクタ５１４が成長させられる。ｐ型
コレクタ５１４上には、ｐ型層接触部５１６が成膜させ
られる。

【００７０】前述のように、２つのＰＮ接合（図２
（ａ）の１１２及び１１５）は、２つの接合間に少数電
荷の相互作用が生じることがなく独立しており、ｎ型層
１１１を通る多数キャリアの流れによってのみ、２つの
接合が結合されるという点に留意されたい。ＨＰＴ５１
０の場合、ｎ型ベース領域５１２は十分に薄いので、少
数キャリアがエミッタ／ベース接合からコレクタ／ベー
ス接合に流れることが可能になる。

【００７１】寄生ＰＮ接合１１５及び光検出器１１０の
ＰＮ接合（ｎ型底側透明層１１１、吸収層１１２、及
び、ｐ型頂側透明層１１４）の代わりにＨＰＴ５１０を
用いることによって、寄生ＰＮ接合１１５が排除される
ことになり、バイアスをかけるのはＨＰＴ５１０だけに
なるという利点を生じる。

【００７２】更に、ＨＰＴ５１０には利得が生じるの
で、レーザ５２０から吸収するべき光を利得のない検出
器よりも少なくなるように設計することが可能である。
これは、光検出器によって吸収されるパワーは本質的に
無駄になるので、望まれる点である。説明のため、外部
制御回路（図６（ｂ））が、レーザバイアスを能動的に
制御するのに、光検出器（ＨＰＴ５１０）からの所定の
範囲の電流を必要とするものと考える。従って、光検出
器電流の範囲は、外部回路によって設定される（一般に
は、５０μＡ〜５００μＡの範囲内）。光検出器電流
は、発光素子から吸収される光量に直接的に正比例する
ので、光検出器によって吸収される光パワーの範囲が設
定される（１つの光子によって約１つの電子が生じ
る）。光検出器（即ち、ＨＰＴ５１０）に利得が生じる
場合、吸収される各光子毎に、より多くの電子（より大
量の電流）を発生することが可能になる。これによっ
て、吸収層をより薄くしても利得のある光検出装置を製
作することが可能になり、従って、より少ない光の吸収
によって利得のない光検出器と同じ電流が発生すること
になる。

【００７３】更に、提示された新規の構成によれば、レ
ーザ５２０のｐ型層接触部５０７とＰＮＰ構造を有する
ＨＰＴ５１０のエミッタ５１１を共通にし、この端子を
単一の正電源に接続することによって、ＮＰＮ駆動トラ
ンジスタによってレーザにバイアスをかけ、変調を施す
ことが可能になる。高速コレクタ駆動構成については、
図６（ｂ）に関連して詳述することにする。

【００７４】レーザ／ヘテロ接合フォトトランジスタ・
アセンブリ５００の上の矢印は、この望ましい実施態様
の光出力を表している。留意すべきは、材料層を逆にす
る（すなわち、全てのｎ型層をｐ型層に置き換え、全て
のｐ型層をｎ型層に置き換える）ことが可能であり、な
おかつ、コレクタ駆動回路要素の利用が可能であるとい
う点である。

【００７５】当然明らかなように、活性層５０６に対す
るｎ型層接触部は、基板５０２を介してではなく、ｐ型
層接触部５０７から横方向に離れた位置にあるｎ型ミラ
ー部５０４上に直接成膜させた接触部を利用して実現す
ることが可能である。

【００７６】図６（ｂ）は、関連する単純化された外部
バイアス回路要素を含む、図６（ａ）のレーザ／ヘテロ
接合フォトトランジスタ５００の回路概略図５５０であ
る。

【００７７】例示のため、レーザ／ヘテロ接合フォトト
ランジスタ５００は、図６（ａ）のレーザ／ヘテロ接合
フォトトランジスタを表した、点線のボックス５００に
納められたダイオード５５１、及び、ＰＮＰ構造を有す
るフォトトランジスタ５５２として示されている。ダイ
オード５５１の両端間における電圧は、ＶＣＳＥＬ５２
０の両端間における電圧Ｖ_Lに相当する。明らかに、ダ
イオード１５２の両端間における電圧Ｖ_D（図２
（ａ））及びダイオード１５３の両端間における電圧Ｖ
_PDは、除去されている。ダイオード１５２及びダイオー
ド１５３の代わりに、ＰＮＰヘテロ接合フォトトランジ
スタ５５２が設けられており、その両端間における電圧
は、電圧Ｖ_HPTによって表示されている。ＨＰＴを適正
に動作させるため、少なくとも、そのエミッタ／ベース
電圧と同じ程度の電圧でバイアスをかけることが望まし
い。エミッタ／ベース接合は、吸光の発生下において、
自己バイアスを行う。ＧａＡｓ／ＡｌＧａＡｓ（ガリウ
ム砒素／アルミニウム・ガリウム砒素）フォトトランジ
スタにおける実際のコレクタ電流の導通に必要とされる
一般的なバイアス電圧は、１．２Ｖの範囲内である。従
って、ＨＰＴでは、わずかＶ_HPT＞１．２Ｖほどのバイ
アス電圧で動作可能になる。

【００７８】ＰＮＰヘテロ接合フォトトランジスタ５５
２は、図６（ａ）のヘテロ接合フォトトランジスタ５１
０の概略表現である。単純化されたレーザ駆動回路５５
８によって、レーザ５２０を通るバイアス電流Ｉ_BIAS及
び変調電流Ｉ_MODが制御される。更に、レーザ５２０の
ｐ型層接触部５０７（図６（ａ）参照）とＰＮＰ構造を
有するＨＰＴ５１０のエミッタ５１１（図６（ａ）参
照）を共通にすることによって、ＮＰＮ駆動トランジス
タ５５８、５５４、及び５５７を有する構造にバイアス
をかけることが可能になる。増幅器においてＮＰＮ駆動
トランジスタを利用すると、ＰＮＰ構造に対してより高
速の動作及びより大きい利得が可能になる。更に、レー
ザ５２０とヘテロ接合フォトトランジスタ５１０の両方
に共通の端子５６１を正の電源Ｖ_CCに接続することによ
って、極めて低い電源バイアス電圧の利用が可能にな
る。こうして、ダイオード５５１及びフォトトランジス
タ５５２に同じ低電圧電源を用いることが可能になる。

【００７９】この回路の動作に必要な最低バイアス電圧
が、個々の最低ＰＮ接合動作電圧の合計より高く、下記
の関係式によって表すことが可能であるという点を想起
されたい。Ｖ_CC＞Ｖ_HPT＋Ｖ_CM （式４）典型的な値は、ＮＰＮシリコン・トランジスタの場合、
Ｖ_HPTに対してＶ_HPT＞１．２Ｖであり、Ｖ_CMは約０．８
Ｖとされる。これは、バイアス電圧がわずか２Ｖ程度に
なる可能性があることを表している。最低電源要件が
３．１Ｖのシステムの場合には、バイアスに１Ｖよりも
大きな余裕が生じる。こうして、ＨＰＴの最適な動作点
を決定し、なおかつ、電源電圧の揺らぎに適応すること
が可能になる。カレントミラー回路５５６は、ヘテロ接
合フォトトランジスタ５１０に流れる電流を測定するも
のであり、例証となるように示されている。

【００８０】先行例と上述の図１（ｂ）に関連して示さ
れた例とを比較することによって明らかなように、レー
ザ／ヘテロ接合フォトトランジスタ５００が必要とする
バイアス電圧Ｖ_CCは、カレントミラー回路５５６の両端
間における電圧Ｖ_CMを超えさえすればよい。レーザ及び
ＨＰＴ回路の枝は、同じ電源からバイアスをかけられて
いるので、最低の回路バイアス電圧Ｖ_CCはレーザの動作
電圧Ｖ_Lと駆動トランジスタ５５８の電圧の合計によっ
て制限される。

【００８１】当然明らかなように、図２（ｂ）に示す実
施態様は、３端子デバイス内におけるレーザとヘテロ接
合フォトトランジスタ間の所望の相対極性を示してお
り、これにより、単一の電源を用いて、レーザに対する
順バイアスの印加と、ヘテロ接合フォトトランジスタの
駆動を同時に行うことが可能になる。更に、当然明らか
なように、同じ構成において、レーザ電流及びヘテロ接
合フォトトランジスタ電流は、レーザ及びヘテロ接合フ
ォトトランジスタの個々のバイアス条件によって別個に
決まり、互いに全く無関係である。後者は、本発明のレ
ーザとヘテロ接合フォトトランジスタとが電気的に分離
されるという特徴を構成する。

【００８２】更に、カレントミラー回路５５６によって
測定される所定の応答電流に関して、ＨＰＴ５５２には
利得が生じるので、ＨＰＴ５５２がパワー測定中に吸収
する光がより少なくなるように、即ちレーザから除去さ
れるパワーがより少なくなるように設計することが可能
である。

【００８３】以上のように、本発明の好適実施形態とな
る、モノリシック集積化されたレーザ・光検出器構造に
ついて説明したが、当業者には明らかなように、本発明
の原理をほとんど逸脱することなく、上述の本発明の望
ましい実施形態に更に様々な修正及び変更を施すことが
可能である。例えば、低バイアス電圧動作のためにレー
ザ等の発光素子及びヘテロ接合フォトトランジスタの光
検出器のモノリシック集積化を行うシステム及び方法
は、各種半導体技術を用いて実施可能である。更に本明
細書では、光検出器は、レーザ構造の上又は内部に位置
するものとして例示されているが、レーザより先に成長
させることもできるし、レーザ構造の上方又は下方に離
して位置させることも可能である。こうした変形及び変
更は、特許請求の範囲の請求項に定義された本発明の範
囲内に含まれるものである。

【００８４】本発明を好適実施形態に沿って説明する
と、発光素子の光出力を測定するためのシステム（５０
０）であって、Ｐ型端子（５０７）及びＮ型端子（５０
１）を備える発光素子（５２０）と、該発光素子（５２
０）に光学的に結合され、エミッタ（５１１）及びコレ
クタ（５１４）を含むＰＮＰ構造を備えたヘテロ接合フ
ォトトランジスタ（５１０）と、が含まれており、前記
発光素子（５２０）の前記Ｐ型端子（５０７）が前記ヘ
テロ接合フォトトランジスタ（５１０）の前記エミッタ
（５１１）と共通であることを特徴とする。

【００８５】好ましくは、前記発光素子（５２０）は、
垂直共振器型面発光レーザであることを特徴とする。

【００８６】更に本発明によれば、前記発光素子（５２
０）の光出力を測定し、低バイアス電圧要件を可能にす
るための回路（５５０）であって、正側端子（５０７）
と負側端子（５０１）を備える発光素子（５２０）と、
コレクタ端子（５１４）及びエミッタ端子（５１１）を
備えるヘテロ接合フォトトランジスタ（５１０）が含ま
れており、前記発光素子（５２０）の前記正側端子（５
０７）と前記ヘテロ接合フォトトランジスタ（５１０）
の前記エミッタ端子（５１１）に共通接続が施されてお
り、このため前記発光素子（５２０）と前記ヘテロ接合
フォトトランジスタ（５１０）とに個別にバイアスをか
けることが可能であることを特徴とする。

【００８７】好ましくは、前記発光素子（５２０）の前
記正側端子（５０７）と前記ヘテロ接合フォトトランジ
スタ（５１０）の前記エミッタ端子（５１１）との間の
前記共通接続部（５６１）に接続された正の電源が含ま
れていることを特徴とすることを特徴とする。

【図面の簡単な説明】

【図１】（ａ）は、従来技術によるレーザ・光検出器構
造の断面図であり、（ｂ）は、関連する典型的な外部バ
イアス回路要素を含む、図１（ａ）の従来技術によるレ
ーザ・光検出器構造の概略回路図である。

【図２】（ａ）は、本発明の概念に従って構成されたレ
ーザ・光検出構造の断面図であり、（ｂ）は、関連する
単純化された外部バイアス回路要素を含む、図２（ａ）
のレーザ・光検出器構造の概略回路図である。

【図３】（ａ）は、図２（ａ）のレーザ・光検出器構造
の変形である第２の実施形態の断面図であり、（ｂ）
は、関連する単純化された外部バイアス回路要素を含
む、（ａ）のレーザ・光検出器構造の概略回路図であ
る。

【図４】図２（ａ）のレーザ・光検出器構造の変形であ
る第３の実施形態の断面図である。

【図５】図３（ａ）のレーザ・光検出器構造の変形であ
る第４の実施形態の断面図である。

【図６】図２（ａ）のレーザ・光検出器構造の変形であ
り最も好適となる第５の実施形態の断面図であり、
（ｂ）は、関連する単純化された外部バイアス回路要素
を含む、（ｂ）のレーザ・光検出器構造の該略回路図で
ある。

【符号の説明】

５０６ｐｎ接合５１０光検出器（ヘテロ接合フォトトランジ
スタ）５１２ｐｎ接合５２０発光素子（レーザ）

Claims

【特許請求の範囲】

【請求項１】発光素子の光出力を測定するためのシステ
ムであって、Ｐ型端子及びＮ型端子を備える発光素子と、該発光素子
に光学的に結合され、エミッタ及びコレクタを含むＰＮ
Ｐ構造を備えたヘテロ接合フォトトランジスタとが含ま
れており、前記発光素子の前記Ｐ型端子が前記ヘテロ接合フォトト
ランジスタの前記エミッタと共通であることを特徴とす
るシステム。
【請求項２】前記発光素子が垂直共振器型面発光レーザ
であることを特徴とする請求項１に記載のシステム。
【請求項３】前記発光素子の光出力を測定し、低バイア
ス電圧要件を可能にするための回路であって、正側端子と負側端子を備える発光素子と、コレクタ端子
及びエミッタ端子を備えるヘテロ接合フォトトランジス
タが含まれており、前記発光素子の前記正側端子と前記ヘテロ接合フォトト
ランジスタの前記エミッタ端子に共通接続が施されてお
り、このため前記発光素子と前記ヘテロ接合フォトトラ
ンジスタとに個別にバイアスをかけることが可能である
ことを特徴とする回路。
【請求項４】前記発光素子の前記正側端子と前記ヘテロ
接合フォトトランジスタの前記エミッタ端子との間の前
記共通接続部に接続された正の電源が含まれていること
を特徴とする請求項３に記載の回路。