JPH04346575A - 誤差配分方式の画質改善用ａ／ｄ変換装置 - Google Patents
誤差配分方式の画質改善用ａ／ｄ変換装置Info
- Publication number
- JPH04346575A JPH04346575A JP3120127A JP12012791A JPH04346575A JP H04346575 A JPH04346575 A JP H04346575A JP 3120127 A JP3120127 A JP 3120127A JP 12012791 A JP12012791 A JP 12012791A JP H04346575 A JPH04346575 A JP H04346575A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- error
- bit
- data
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 238000010586 diagram Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アナログの入力映像信
号をディジタルの画像データに変換して画像用メモリに
格納する際に、まず、アナログ入力映像信号を必要とさ
れるビット数よりも多いビット数の画像データに変換し
、次いで、誤差配分法という演算処理により必要とされ
るビット数の画像データに変換して画像用メモリに格納
することにより、画質を改善するようにした誤差配分方
式の画質改善用Ａ／Ｄ変換装置に関する。
号をディジタルの画像データに変換して画像用メモリに
格納する際に、まず、アナログ入力映像信号を必要とさ
れるビット数よりも多いビット数の画像データに変換し
、次いで、誤差配分法という演算処理により必要とされ
るビット数の画像データに変換して画像用メモリに格納
することにより、画質を改善するようにした誤差配分方
式の画質改善用Ａ／Ｄ変換装置に関する。
【０００２】
【従来の技術】まず、１次元の場合の誤差配分法による
Ａ／Ｄ変換方式が考案された経緯を説明する。
Ａ／Ｄ変換方式が考案された経緯を説明する。
【０００３】Ａ／Ｄコンバータのみを用いた単純なＡ／
Ｄ変換方式では、直接の変換結果において最下位ビット
（整数部分）が示す値よりも小さな値（小数部分）が切
り捨てられて、最終的な変換結果となる。
Ｄ変換方式では、直接の変換結果において最下位ビット
（整数部分）が示す値よりも小さな値（小数部分）が切
り捨てられて、最終的な変換結果となる。
【０００４】例えば、入力アナログ値が「２．６」のと
きの直接の変換結果は、約〔１０．１００１１〕２ と
なるが、小数部分の切り捨てにより、最終的な変換結果
は、〔１０〕２ つまり１０進数では「２．０」となる
。
きの直接の変換結果は、約〔１０．１００１１〕２ と
なるが、小数部分の切り捨てにより、最終的な変換結果
は、〔１０〕２ つまり１０進数では「２．０」となる
。
【０００５】したがって、図５に例示するように、例え
ば「２．６」の入力アナログ値が続くとき、最終的な変
換結果としては〔１０〕２ つまり「２．０」が続くこ
とになる。これではＡ／Ｄ変換としての精度が高いとは
いえない。
ば「２．６」の入力アナログ値が続くとき、最終的な変
換結果としては〔１０〕２ つまり「２．０」が続くこ
とになる。これではＡ／Ｄ変換としての精度が高いとは
いえない。
【０００６】そこで、誤差配分法によるＡ／Ｄ変換特性
の精度の改善が考えられた。これを図６に基づいて説明
する。
の精度の改善が考えられた。これを図６に基づいて説明
する。
【０００７】「２．６」の入力アナログ値が続くときを
想定する。実際の処理は２進数で行われるが、説明を簡
略化するため、１０進数で説明することとする。
想定する。実際の処理は２進数で行われるが、説明を簡
略化するため、１０進数で説明することとする。
【０００８】１回目の入力アナログ値「２．６」に対し
ては、切り捨てにより「２．０」が最終的な変換結果と
なるが、その切り捨てられた誤差分「０．６」を別に記
憶しておく。
ては、切り捨てにより「２．０」が最終的な変換結果と
なるが、その切り捨てられた誤差分「０．６」を別に記
憶しておく。
【０００９】２回目の入力アナログ値「２．６」に対し
ては、「２．６」に前回誤差分「０．６」を加算し「３
．２」を得る。そして、これを切り捨て処理して「３．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．２」を別に記憶しておく。
ては、「２．６」に前回誤差分「０．６」を加算し「３
．２」を得る。そして、これを切り捨て処理して「３．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．２」を別に記憶しておく。
【００１０】３回目の入力アナログ値「２．６」に対し
ては、「２．６」に前回誤差分「０．２」を加算し「２
．８」を得る。そして、これを切り捨て処理して「２．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．８」を別に記憶しておく。
ては、「２．６」に前回誤差分「０．２」を加算し「２
．８」を得る。そして、これを切り捨て処理して「２．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．８」を別に記憶しておく。
【００１１】４回目の入力アナログ値「２．６」に対し
ては、「２．６」に前回誤差分「０．８」を加算し「３
．４」を得る。そして、これを切り捨て処理して「３．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．４」を別に記憶しておく。
ては、「２．６」に前回誤差分「０．８」を加算し「３
．４」を得る。そして、これを切り捨て処理して「３．
０」が最終的な変換結果となるが、その切り捨てられた
誤差分「０．４」を別に記憶しておく。
【００１２】５回目の入力アナログ値「２．６」に対し
ては、「２．６」に前回誤差分「０．４」を加算し「３
．０」を得る。そして、これを切り捨て処理しても「３
．０」のままであり、これが最終的な変換結果となる。 誤差分は生じない。
ては、「２．６」に前回誤差分「０．４」を加算し「３
．０」を得る。そして、これを切り捨て処理しても「３
．０」のままであり、これが最終的な変換結果となる。 誤差分は生じない。
【００１３】以上で「２．６」の入力アナログ値が続く
とき、繰り返されるＡ／Ｄ変換結果が求められたことに
なる。すなわち、「２．０」，「３．０」，「２．０」
，「３．０」，「３．０」となる。これらを合計すると
、「１３．０」となり、平均値を求めるために５で割り
算すると、「２．６」が得られる。これは入力アナログ
値と一致している。
とき、繰り返されるＡ／Ｄ変換結果が求められたことに
なる。すなわち、「２．０」，「３．０」，「２．０」
，「３．０」，「３．０」となる。これらを合計すると
、「１３．０」となり、平均値を求めるために５で割り
算すると、「２．６」が得られる。これは入力アナログ
値と一致している。
【００１４】つまり、上記のような誤差配分法を用いる
ことにより、Ａ／Ｄ変換特性の精度を改善することがで
きるのである。
ことにより、Ａ／Ｄ変換特性の精度を改善することがで
きるのである。
【００１５】さて、本発明が対象としているのは、画像
データであって、これは２次元的に展開されるものであ
る。以下、２次元の場合の誤差配分法によるＡ／Ｄ変換
方式が適用される従来の画質改善用Ａ／Ｄ変換装置につ
いて説明する。
データであって、これは２次元的に展開されるものであ
る。以下、２次元の場合の誤差配分法によるＡ／Ｄ変換
方式が適用される従来の画質改善用Ａ／Ｄ変換装置につ
いて説明する。
【００１６】図３は、従来の誤差配分方式の画質改善用
Ａ／Ｄ変換装置の電気的構成を示すブロック線図である
。
Ａ／Ｄ変換装置の電気的構成を示すブロック線図である
。
【００１７】この画質改善用Ａ／Ｄ変換装置において最
終的に必要としているビット数をＬビットとする。
終的に必要としているビット数をＬビットとする。
【００１８】図３において、２はＭビットＡ／Ｄコンバ
ータ、４はＭビット画像用メモリ、６は変換制御回路、
８はデータバス、１０はアドレスバス、１２はコントロ
ールバス、１４は３ステートバッファである。
ータ、４はＭビット画像用メモリ、６は変換制御回路、
８はデータバス、１０はアドレスバス、１２はコントロ
ールバス、１４は３ステートバッファである。
【００１９】ここで、Ｍビットは最終的に必要とされる
ビット数Ｌよりも大きい（Ｍ＞Ｌ）。つまり、最終的に
必要とされるビット数Ｌよりも大きなビット数のＭビッ
ト画像用メモリ４を用いているのである。
ビット数Ｌよりも大きい（Ｍ＞Ｌ）。つまり、最終的に
必要とされるビット数Ｌよりも大きなビット数のＭビッ
ト画像用メモリ４を用いているのである。
【００２０】次に動作を説明する。
【００２１】まず、第１段階として、ＭビットＡ／Ｄコ
ンバータ２は、順次シリーズに送出されてくる各１画素
分ごとのアナログ入力映像信号をＭビットの画像データ
に変換し、その画像データをＭビット画像用メモリ４の
対応するアドレスに格納する。このようなＡ／Ｄ変換お
よび格納を１フィールドの全画素分について行う。
ンバータ２は、順次シリーズに送出されてくる各１画素
分ごとのアナログ入力映像信号をＭビットの画像データ
に変換し、その画像データをＭビット画像用メモリ４の
対応するアドレスに格納する。このようなＡ／Ｄ変換お
よび格納を１フィールドの全画素分について行う。
【００２２】次いで、変換制御回路６によって誤差配分
法での補正演算を行う。
法での補正演算を行う。
【００２３】変換制御回路６は、Ｍビット画像用メモリ
４を主走査方向にスキャンする過程を副走査方向にスキ
ャンしながら繰り返す。ここで、第ｎライン目の第ｉ番
目の画素のＭビットの画像データの演算補正について考
えてみる。
４を主走査方向にスキャンする過程を副走査方向にスキ
ャンしながら繰り返す。ここで、第ｎライン目の第ｉ番
目の画素のＭビットの画像データの演算補正について考
えてみる。
【００２４】変換制御回路６は、この画像データの上位
Ｌビットの各値はそのままとし、かつ、下位（Ｍ−Ｌ）
ビットの各値をすべて０に置換し、その補正後のＭビッ
トの画像データを元のアドレスに格納する。
Ｌビットの各値はそのままとし、かつ、下位（Ｍ−Ｌ）
ビットの各値をすべて０に置換し、その補正後のＭビッ
トの画像データを元のアドレスに格納する。
【００２５】例えば、必要とされるビット数Ｌを８ビッ
ト、Ａ／Ｄコンバータ２および画像用メモリ４のビット
数Ｍを１２ビットとすると、アナログ入力値が例えば「
２３８．６」のとき、格納されていた１２ビットの画像
データは〔１１１０１１１０．１００１〕２ であり、
補正によって下位４ビットすべてが０とされ格納し直さ
れた１２ビットの画像データは〔１１１０１１１０．０
０００〕２ となり、下位（Ｍ−Ｌ）ビットすなわち（
１２−８）＝４ビットの誤差データは小数点以下で〔１
００１〕２ となる。
ト、Ａ／Ｄコンバータ２および画像用メモリ４のビット
数Ｍを１２ビットとすると、アナログ入力値が例えば「
２３８．６」のとき、格納されていた１２ビットの画像
データは〔１１１０１１１０．１００１〕２ であり、
補正によって下位４ビットすべてが０とされ格納し直さ
れた１２ビットの画像データは〔１１１０１１１０．０
０００〕２ となり、下位（Ｍ−Ｌ）ビットすなわち（
１２−８）＝４ビットの誤差データは小数点以下で〔１
００１〕２ となる。
【００２６】次いで、変換制御回路６は、得られた下位
（Ｍ−Ｌ）ビットの誤差データを、図４に示すように、
現在補正の対象となっている第ｎライン目の第ｉ番目の
画素ＰＣ０ に対して、１つ分だけ右横に位置する第ｎ
ライン目の第（ｉ＋１）番目の画素ＰＣ１ と、真下に
位置する第（ｎ＋１）ライン目の第ｉ番目の画素ＰＣ２
と、斜め右下に位置する第（ｎ＋１）ライン目の第（
ｉ＋１）番目の画素ＰＣ３ とに対して配分する。
（Ｍ−Ｌ）ビットの誤差データを、図４に示すように、
現在補正の対象となっている第ｎライン目の第ｉ番目の
画素ＰＣ０ に対して、１つ分だけ右横に位置する第ｎ
ライン目の第（ｉ＋１）番目の画素ＰＣ１ と、真下に
位置する第（ｎ＋１）ライン目の第ｉ番目の画素ＰＣ２
と、斜め右下に位置する第（ｎ＋１）ライン目の第（
ｉ＋１）番目の画素ＰＣ３ とに対して配分する。
【００２７】その配分の割合は、例えば１／３：１／３
：１／３とか、２／５：２／５：１／５のように予め適
当に定められている。例えば、上記の誤差データ〔１０
０１〕２ の場合に、２／５：２／５：１／５の割合で
配分すると、画素ＰＣ１ ，ＰＣ２ にはそれぞれ〔０
０１１〕２が配分され、画素ＰＣ３ には〔０００１〕
２ が配分されることになる。
：１／３とか、２／５：２／５：１／５のように予め適
当に定められている。例えば、上記の誤差データ〔１０
０１〕２ の場合に、２／５：２／５：１／５の割合で
配分すると、画素ＰＣ１ ，ＰＣ２ にはそれぞれ〔０
０１１〕２が配分され、画素ＰＣ３ には〔０００１〕
２ が配分されることになる。
【００２８】そして、これらの配分された誤差データは
、その配分先の画素ＰＣ１ ，ＰＣ２ ，ＰＣ３ の各
画像データに加算される。すなわち、変換制御回路６は
、それらの各画素ＰＣ１ ，ＰＣ２ ，ＰＣ３ から個
別的に画像データを読み出して割り当てられた誤差デー
タを加算した後、その加算結果の画像データを再び同じ
アドレスに格納するのである。
、その配分先の画素ＰＣ１ ，ＰＣ２ ，ＰＣ３ の各
画像データに加算される。すなわち、変換制御回路６は
、それらの各画素ＰＣ１ ，ＰＣ２ ，ＰＣ３ から個
別的に画像データを読み出して割り当てられた誤差デー
タを加算した後、その加算結果の画像データを再び同じ
アドレスに格納するのである。
【００２９】もし、この加算の結果がＭビットを超えて
オーバーフローする場合には、Ｍビットの各値のすべて
を１にする。つまり、〔１１１１１１１１．１１１１〕
とする。
オーバーフローする場合には、Ｍビットの各値のすべて
を１にする。つまり、〔１１１１１１１１．１１１１〕
とする。
【００３０】以上のような演算補正をすべての画素の画
像データについて実行すると、最終的にＭビット画像用
メモリ４には、上位Ｌビット（整数部分）を必要とされ
るビット数の画像データとし、下位（Ｍ−Ｌ）ビット（
小数部分）をすべて０とした補正後の画像データが格納
されていることになる。
像データについて実行すると、最終的にＭビット画像用
メモリ４には、上位Ｌビット（整数部分）を必要とされ
るビット数の画像データとし、下位（Ｍ−Ｌ）ビット（
小数部分）をすべて０とした補正後の画像データが格納
されていることになる。
【００３１】なお、１フィールドの右端辺の画素および
下端辺の画素では、そこで生じた誤差データを配分する
先の画素が存在しない方向がある。この場合、その方向
への誤差データの配分は無視し、その配分誤差データは
捨てられることになる。
下端辺の画素では、そこで生じた誤差データを配分する
先の画素が存在しない方向がある。この場合、その方向
への誤差データの配分は無視し、その配分誤差データは
捨てられることになる。
【００３２】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、画像用メモリとし
て、最終的に必要とされるビット数Ｌよりも大きなビッ
ト数Ｍビット（Ｍ＞Ｌ）の画像用メモリ４を用いる必要
があり、そのような大容量の画像用メモリを必要とする
がゆえにかなりのコストアップを招いているという問題
があった。
うな構成を有する従来例の場合には、画像用メモリとし
て、最終的に必要とされるビット数Ｌよりも大きなビッ
ト数Ｍビット（Ｍ＞Ｌ）の画像用メモリ４を用いる必要
があり、そのような大容量の画像用メモリを必要とする
がゆえにかなりのコストアップを招いているという問題
があった。
【００３３】本発明は、このような事情に鑑みて創案さ
れたものであって、全画素の画像データを格納する画像
用メモリとして、最終的に必要とされるビット数と同数
ビット数の画像用メモリを用いればよいようにしてコス
トダウンを図ることを目的とする。
れたものであって、全画素の画像データを格納する画像
用メモリとして、最終的に必要とされるビット数と同数
ビット数の画像用メモリを用いればよいようにしてコス
トダウンを図ることを目的とする。
【００３４】
【課題を解決するための手段】本発明に係る誤差配分方
式の画質改善用Ａ／Ｄ変換装置は、最終的に必要とされ
るビット数よりも大きいビット数のＡ／Ｄコンバータと
、誤差配分法にとって必要となる所要数の先行画素につ
いての誤差データを一時的に保持する手段と、前記Ａ／
Ｄコンバータから入力した画像データに前記各誤差デー
タを配分して加算し、その加算結果のうち必要とされる
ビット数分のデータを出力画像データとして画像用メモ
リに送出する手段とを備えたことを特徴とするものであ
る。
式の画質改善用Ａ／Ｄ変換装置は、最終的に必要とされ
るビット数よりも大きいビット数のＡ／Ｄコンバータと
、誤差配分法にとって必要となる所要数の先行画素につ
いての誤差データを一時的に保持する手段と、前記Ａ／
Ｄコンバータから入力した画像データに前記各誤差デー
タを配分して加算し、その加算結果のうち必要とされる
ビット数分のデータを出力画像データとして画像用メモ
リに送出する手段とを備えたことを特徴とするものであ
る。
【００３５】
【作用】Ａ／Ｄコンバータからの入力画像データのうち
誤差データのみを取り出してこれを一時的に保持し、あ
とで入力されてくる画像データに対する誤差データとし
て用いる。これが先行画素としての誤差データとなる。
誤差データのみを取り出してこれを一時的に保持し、あ
とで入力されてくる画像データに対する誤差データとし
て用いる。これが先行画素としての誤差データとなる。
【００３６】最終的に必要とされるビット数をＬビット
、Ａ／Ｄコンバータのビット数をＭビット（Ｍ＞Ｌ）と
すると、誤差データのビット数Ｎは、Ｎ＝Ｍ−Ｌである
。
、Ａ／Ｄコンバータのビット数をＭビット（Ｍ＞Ｌ）と
すると、誤差データのビット数Ｎは、Ｎ＝Ｍ−Ｌである
。
【００３７】現在入力されてきたＭビットの画像データ
に対して先行画素のＮビットの誤差データを補正演算し
てＭビットの補正データを得るが、このうち上位Ｌビッ
トのみを出力画像データとして出力し画像用メモリに格
納する。
に対して先行画素のＮビットの誤差データを補正演算し
てＭビットの補正データを得るが、このうち上位Ｌビッ
トのみを出力画像データとして出力し画像用メモリに格
納する。
【００３８】したがって、画像用メモリとしては、最終
的に必要とされるビット数そのもので構成された画像用
メモリでよく、従来例のように必要以上のビット数のも
のに比べると、記憶容量を大幅に削減してコストダウン
を図ることができる。
的に必要とされるビット数そのもので構成された画像用
メモリでよく、従来例のように必要以上のビット数のも
のに比べると、記憶容量を大幅に削減してコストダウン
を図ることができる。
【００３９】
【実施例】以下、本発明に係る誤差配分方式の画質改善
用Ａ／Ｄ変換装置の一実施例を図面に基づいて詳細に説
明する。
用Ａ／Ｄ変換装置の一実施例を図面に基づいて詳細に説
明する。
【００４０】図１は、本実施例に係る誤差配分方式の画
質改善用Ａ／Ｄ変換装置の電気的構成を示すブロック線
図である。この画質改善用Ａ／Ｄ変換装置においても、
最終的に必要としているビット数をＬビットであるとす
る。
質改善用Ａ／Ｄ変換装置の電気的構成を示すブロック線
図である。この画質改善用Ａ／Ｄ変換装置においても、
最終的に必要としているビット数をＬビットであるとす
る。
【００４１】図において、２０はＭビット構成のＡ／Ｄ
コンバータ、２２は変換補正回路、２４はＭビット構成
の演算回路、２６はＮビット構成の誤差ラッチ回路、２
８は１ライン分（１水平周期分）のアドレスカウンタ、
３０はＮビット構成の１ライン分のＮビット誤差用メモ
リ、３２は最終的に必要とされるＬビット構成の画像用
メモリである。変換補正回路２２は、Ｍビット演算回路
２４とＮビット誤差ラッチ回路２６とアドレスカウンタ
２８とから構成されている。なお、各ブロック間を接続
するバスは、データバスのみを示している。
コンバータ、２２は変換補正回路、２４はＭビット構成
の演算回路、２６はＮビット構成の誤差ラッチ回路、２
８は１ライン分（１水平周期分）のアドレスカウンタ、
３０はＮビット構成の１ライン分のＮビット誤差用メモ
リ、３２は最終的に必要とされるＬビット構成の画像用
メモリである。変換補正回路２２は、Ｍビット演算回路
２４とＮビット誤差ラッチ回路２６とアドレスカウンタ
２８とから構成されている。なお、各ブロック間を接続
するバスは、データバスのみを示している。
【００４２】本発明が対象とするのは、Ｌビット画像用
メモリ３２を除く、ＭビットＡ／Ｄコンバータ２０と変
換補正回路２２とＮビット誤差用メモリ３０とからなる
部分である。
メモリ３２を除く、ＭビットＡ／Ｄコンバータ２０と変
換補正回路２２とＮビット誤差用メモリ３０とからなる
部分である。
【００４３】上記のＬビット，Ｍビット，Ｎビットの関
係は、 Ｍ＝Ｌ＋Ｎ Ｎ＝Ｍ−Ｌ となっている。すなわち、Ｍビットは最終的に必要とさ
れるビット数Ｌよりも大きくなっており、また、Ｎビッ
トは誤差データのビット数を表している。
係は、 Ｍ＝Ｌ＋Ｎ Ｎ＝Ｍ−Ｌ となっている。すなわち、Ｍビットは最終的に必要とさ
れるビット数Ｌよりも大きくなっており、また、Ｎビッ
トは誤差データのビット数を表している。
【００４４】ここで、注目すべき点は、画像用メモリ３
２が従来例とは異なり、最終的に必要とされるビット数
であるＬビット構成となっていることである。
２が従来例とは異なり、最終的に必要とされるビット数
であるＬビット構成となっていることである。
【００４５】次に動作を説明する。
【００４６】従来例においてはＭビット画像用メモリ４
に一旦１フィールドの全画素分の画像データを格納して
しまい、その格納が終了した後に、変換制御回路６によ
る補正演算を行っていた。これに対して、本発明のこの
実施例においては、シリーズに送出されてくる１画素分
の画像データに対して順次的に補正演算を行って、その
補正演算後の画像データをＬビット画像用メモリ３２に
格納し、以下同様に、１画素の画像データごとに同様の
処理を実行することを繰り返す。
に一旦１フィールドの全画素分の画像データを格納して
しまい、その格納が終了した後に、変換制御回路６によ
る補正演算を行っていた。これに対して、本発明のこの
実施例においては、シリーズに送出されてくる１画素分
の画像データに対して順次的に補正演算を行って、その
補正演算後の画像データをＬビット画像用メモリ３２に
格納し、以下同様に、１画素の画像データごとに同様の
処理を実行することを繰り返す。
【００４７】ＭビットＡ／Ｄコンバータ２０は、順次シ
リーズに送出されてくる１画素分のアナログ入力映像信
号を変換用クロックＣＬＫの立ち上がりのタイミングで
Ｍビットのディジタルの画像データに変換し、そのＭビ
ットの画像データを変換補正回路２２におけるＭビット
演算回路２４に送出する。
リーズに送出されてくる１画素分のアナログ入力映像信
号を変換用クロックＣＬＫの立ち上がりのタイミングで
Ｍビットのディジタルの画像データに変換し、そのＭビ
ットの画像データを変換補正回路２２におけるＭビット
演算回路２４に送出する。
【００４８】第ｍライン目の第ｊ番目の画素ＰＣ０ に
ついての入力画像データをＤＡＴＡＩＮで表すことにす
る。 このとき、アドレスカウンタ２８がＮビット誤差用メモ
リ３０に対して指定しているアドレスはｊである。
ついての入力画像データをＤＡＴＡＩＮで表すことにす
る。 このとき、アドレスカウンタ２８がＮビット誤差用メモ
リ３０に対して指定しているアドレスはｊである。
【００４９】アドレスカウンタ２８が指定するアドレス
がｊであるとき、図２に示すように、Ｎビット誤差用メ
モリ３０においては、そのアドレスｊには、フィールド
上で斜め左上に位置する第（ｍ−１）ライン目の第（ｊ
−１）番目の■の画素ＰＣ−３について予め求められて
いた誤差データＤＩＦ１−ＩＮが格納されている。また
、Ｎビット誤差用メモリ３０のアドレス（ｊ−１）には
、真上に位置する第（ｍ−１）ライン目の第ｊ番目の■
の画素ＰＣ−２について予め求められていた誤差データ
ＤＩＦ２−ＩＮが格納されている。さらに、１つ分だけ
左に位置する第ｍライン目の第（ｊ−１）番目の■の画
素ＰＣ−３について予め求められていた１クロック前の
誤差データＤＩＦ３−ＩＮがＮビット誤差ラッチ回路２
６にラッチされている。
がｊであるとき、図２に示すように、Ｎビット誤差用メ
モリ３０においては、そのアドレスｊには、フィールド
上で斜め左上に位置する第（ｍ−１）ライン目の第（ｊ
−１）番目の■の画素ＰＣ−３について予め求められて
いた誤差データＤＩＦ１−ＩＮが格納されている。また
、Ｎビット誤差用メモリ３０のアドレス（ｊ−１）には
、真上に位置する第（ｍ−１）ライン目の第ｊ番目の■
の画素ＰＣ−２について予め求められていた誤差データ
ＤＩＦ２−ＩＮが格納されている。さらに、１つ分だけ
左に位置する第ｍライン目の第（ｊ−１）番目の■の画
素ＰＣ−３について予め求められていた１クロック前の
誤差データＤＩＦ３−ＩＮがＮビット誤差ラッチ回路２
６にラッチされている。
【００５０】これらの誤差データＤＩＦ１−ＩＮ，ＤＩ
Ｆ２−ＩＮ，ＤＩＦ３−ＩＮのいずれもがＮビットであ
る。
Ｆ２−ＩＮ，ＤＩＦ３−ＩＮのいずれもがＮビットであ
る。
【００５１】さて、Ｍビット演算回路２４は、Ｍビット
Ａ／Ｄコンバータ２０からＭビットの入力画像データＤ
ＡＴＡＩＮを入力するとともに、Ｎビット誤差用メモリ
３０のアドレスｊから誤差データＤＩＦ１−ＩＮを読み
出し、また、アドレス（ｊ−１）から誤差データＤＩＦ
２−ＩＮを読み出し、さらに、Ｎビット誤差ラッチ回路
２６から誤差データＤＩＦ３−ＩＮを入力する。そして
、Ｍビット演算回路２４は、各誤差データＤＩＦ１−Ｉ
Ｎ，ＤＩＦ２−ＩＮ，ＤＩＦ３−ＩＮに適当な係数α１
，α２ ，α３ （ただし、α１ ＋α２ ＋α３
＝１）を掛け算し、次いで、補正データＤＡＴＡＣＯＲ
Ｒとして、次の加算、ＤＡＴＡＣＯＲＲ＝ＤＡＴＡＩＮ
＋α１ ・ＤＩＦ１−ＩＮ＋α２ ・ＤＩＦ２−ＩＮ＋
α３ ・ＤＩＦ３−ＩＮの演算を行う。この補正データ
ＤＡＴＡＣＯＲＲは、Ｍビットである。
Ａ／Ｄコンバータ２０からＭビットの入力画像データＤ
ＡＴＡＩＮを入力するとともに、Ｎビット誤差用メモリ
３０のアドレスｊから誤差データＤＩＦ１−ＩＮを読み
出し、また、アドレス（ｊ−１）から誤差データＤＩＦ
２−ＩＮを読み出し、さらに、Ｎビット誤差ラッチ回路
２６から誤差データＤＩＦ３−ＩＮを入力する。そして
、Ｍビット演算回路２４は、各誤差データＤＩＦ１−Ｉ
Ｎ，ＤＩＦ２−ＩＮ，ＤＩＦ３−ＩＮに適当な係数α１
，α２ ，α３ （ただし、α１ ＋α２ ＋α３
＝１）を掛け算し、次いで、補正データＤＡＴＡＣＯＲ
Ｒとして、次の加算、ＤＡＴＡＣＯＲＲ＝ＤＡＴＡＩＮ
＋α１ ・ＤＩＦ１−ＩＮ＋α２ ・ＤＩＦ２−ＩＮ＋
α３ ・ＤＩＦ３−ＩＮの演算を行う。この補正データ
ＤＡＴＡＣＯＲＲは、Ｍビットである。
【００５２】次いで、Ｍビット演算回路２４は、補正デ
ータＤＡＴＡＣＯＲＲのうちの上位ＬビットのＤＡＴＡ
ＯＵＴ を出力データとしてＬビット画像用メモリ３２
に転送し格納する。
ータＤＡＴＡＣＯＲＲのうちの上位ＬビットのＤＡＴＡ
ＯＵＴ を出力データとしてＬビット画像用メモリ３２
に転送し格納する。
【００５３】また、補正データＤＡＴＡＣＯＲＲのうち
の下位Ｎビット（＝（Ｍ−Ｌ）ビット）の誤差データを
次の変換クロックＣＬＫの立ち上がりのタイミングでＮ
ビット誤差ラッチ回路２６にラッチさせる。このとき、
その直前までラッチしていた誤差データＤＩＦ３−ＩＮ
をＮビット誤差用メモリ３０のアドレス（ｊ−２）に格
納する。 そして、アドレスカウンタ２８を、＋１だけインクリメ
ントする。
の下位Ｎビット（＝（Ｍ−Ｌ）ビット）の誤差データを
次の変換クロックＣＬＫの立ち上がりのタイミングでＮ
ビット誤差ラッチ回路２６にラッチさせる。このとき、
その直前までラッチしていた誤差データＤＩＦ３−ＩＮ
をＮビット誤差用メモリ３０のアドレス（ｊ−２）に格
納する。 そして、アドレスカウンタ２８を、＋１だけインクリメ
ントする。
【００５４】以上のようなＡ／Ｄ変換について補正演算
を、シリーズに入力されてくる各画素ごとの画像データ
について順次的に繰り返し実行し、上位Ｌビットの出力
ＤＡＴＡＯＵＴ として出力することにより、Ｌビット
画像用メモリ３２に１フィールドの全画素分の各Ｌビッ
トの画像データが格納されることになる。
を、シリーズに入力されてくる各画素ごとの画像データ
について順次的に繰り返し実行し、上位Ｌビットの出力
ＤＡＴＡＯＵＴ として出力することにより、Ｌビット
画像用メモリ３２に１フィールドの全画素分の各Ｌビッ
トの画像データが格納されることになる。
【００５５】以上の説明で明らかなように、この実施例
によれば、Ａ／Ｄコンバータ２０としては最終的に必要
とされるビット数Ｌよりも大きなビット数ＭのＡ／Ｄコ
ンバータを用いる点は従来例と同じであるが、画像用メ
モリ３２としては、最終的に必要とされるビット数と同
じビット数Ｌの画像用メモリですみ、これによって、従
来例の場合のＭビット画像用メモリ４に比べて記憶容量
の大幅な削減をもたらすことができる。
によれば、Ａ／Ｄコンバータ２０としては最終的に必要
とされるビット数Ｌよりも大きなビット数ＭのＡ／Ｄコ
ンバータを用いる点は従来例と同じであるが、画像用メ
モリ３２としては、最終的に必要とされるビット数と同
じビット数Ｌの画像用メモリですみ、これによって、従
来例の場合のＭビット画像用メモリ４に比べて記憶容量
の大幅な削減をもたらすことができる。
【００５６】
【発明の効果】以上のように、本発明によれば、画像用
メモリとしては、従来例のように必要以上のビット数の
ものを用いる必要性がなく、最終的に必要とされるビッ
ト数そのもののビット数構成の画像用メモリですむから
、記憶容量の大幅な削減によるコストダウンを達成する
ことができるという効果を奏する。
メモリとしては、従来例のように必要以上のビット数の
ものを用いる必要性がなく、最終的に必要とされるビッ
ト数そのもののビット数構成の画像用メモリですむから
、記憶容量の大幅な削減によるコストダウンを達成する
ことができるという効果を奏する。
【図１】本発明の一実施例に係る誤差配分方式の画質改
善用Ａ／Ｄ変換装置の電気的構成を示すブロック線図で
ある。
善用Ａ／Ｄ変換装置の電気的構成を示すブロック線図で
ある。
【図２】実施例の誤差配分法の説明図である。
【図３】従来の誤差配分方式の画質改善用Ａ／Ｄ変換装
置の電気的構成を示すブロック線図である。
置の電気的構成を示すブロック線図である。
【図４】従来例での誤差配分法の説明図である。
【図５】従来の一般的なＡ／Ｄ変換の説明図である。
【図６】従来の１次元での誤差配分法の説明図である。
２０ ＭビットＡ／Ｄコンバータ２２ 変
換補正回路 ２４ Ｍビット演算回路 ２６ Ｎビット誤差ラッチ回路 ２８ アドレスカウンタ ３０ Ｎビット誤差用メモリ ３２ Ｌビット画像用メモリ
換補正回路 ２４ Ｍビット演算回路 ２６ Ｎビット誤差ラッチ回路 ２８ アドレスカウンタ ３０ Ｎビット誤差用メモリ ３２ Ｌビット画像用メモリ
Claims (1)
- 【請求項１】 最終的に必要とされるビット数よりも
大きいビット数のＡ／Ｄコンバータと、誤差配分法にと
って必要となる所要数の先行画素についての誤差データ
を一時的に保持する手段と、前記Ａ／Ｄコンバータから
入力した画像データに前記各誤差データを配分して加算
し、その加算結果のうち必要とされるビット数分のデー
タを出力画像データとして画像用メモリに送出する手段
とを備えたことを特徴とする誤差配分方式の画質改善用
Ａ／Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120127A JPH04346575A (ja) | 1991-05-24 | 1991-05-24 | 誤差配分方式の画質改善用ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120127A JPH04346575A (ja) | 1991-05-24 | 1991-05-24 | 誤差配分方式の画質改善用ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346575A true JPH04346575A (ja) | 1992-12-02 |
Family
ID=14778640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120127A Pending JPH04346575A (ja) | 1991-05-24 | 1991-05-24 | 誤差配分方式の画質改善用ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346575A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234773A (ja) * | 1987-03-24 | 1988-09-30 | Seiko Epson Corp | ２値化処理装置 |
| JPS6429169A (en) * | 1987-07-24 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Picture signal processor |
| JPH0318177A (ja) * | 1989-06-15 | 1991-01-25 | Ricoh Co Ltd | 画像処理装置 |
-
1991
- 1991-05-24 JP JP3120127A patent/JPH04346575A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234773A (ja) * | 1987-03-24 | 1988-09-30 | Seiko Epson Corp | ２値化処理装置 |
| JPS6429169A (en) * | 1987-07-24 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Picture signal processor |
| JPH0318177A (ja) * | 1989-06-15 | 1991-01-25 | Ricoh Co Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4712141A (en) | Method and apparatus for interpolating image signals | |
| US5973707A (en) | Scan converting method and apparatus for raster to block and block to raster using a shared block buffer and two input/output buffers, one being raster, the other scan | |
| US5261050A (en) | Apparatus for processing a digital image for window width, level and curve shape | |
| ATE75571T1 (de) | System zur erzeugung von zitterbildern aus tonkontinuierlichen bilddaten. | |
| JPH04346575A (ja) | 誤差配分方式の画質改善用ａ／ｄ変換装置 | |
| JP3277377B2 (ja) | ビデオ信号用プロセッサ | |
| JP3209396B2 (ja) | 画像データの圧縮方法及び装置 | |
| JP4132264B2 (ja) | 画像信号処理回路 | |
| JP2606846B2 (ja) | 画像信号処理装置 | |
| JP2002300398A (ja) | 画像処理装置 | |
| JP2804387B2 (ja) | 印刷画像の縦横変換方法 | |
| KR930000705B1 (ko) | 영상의 밝기 분포에 따른 디서매트릭스를 이용한 중간조 표현방법 | |
| JP3197299B2 (ja) | 画像処理装置 | |
| JP2002281307A (ja) | 画像処理装置 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JPS5877386A (ja) | カラ−画像デ−タ記憶方式 | |
| JPS6324466A (ja) | 画素密度変換回路 | |
| JP2799075B2 (ja) | 画素密度変換方式 | |
| JPH027113B2 (ja) | ||
| JP2002142107A (ja) | 画像縮小方法およびその装置 | |
| JP2726041B2 (ja) | 文字データ重畳装置 | |
| JPH04211569A (ja) | 画像処理装置 | |
| JPH0618437B2 (ja) | 画像信号処理装置 | |
| JP2005094403A (ja) | 画像処理装置 | |
| JPS61133771A (ja) | 画像信号処理装置 |