JPH04346508A - 差動増幅器及びそれを用いたアクティブフィルター - Google Patents
差動増幅器及びそれを用いたアクティブフィルターInfo
- Publication number
- JPH04346508A JPH04346508A JP3120046A JP12004691A JPH04346508A JP H04346508 A JPH04346508 A JP H04346508A JP 3120046 A JP3120046 A JP 3120046A JP 12004691 A JP12004691 A JP 12004691A JP H04346508 A JPH04346508 A JP H04346508A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential
- power supply
- amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 230000000295 complement effect Effects 0.000 claims abstract description 8
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 claims abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000001131 transforming effect Effects 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
- H04M1/725—Cordless telephones
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/219—Follower transistors are added at the input of the amplifier, e.g. source or emitter followers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45346—Indexing scheme relating to differential amplifiers the AAC comprising one or more FETs with multiple drains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45392—Indexing scheme relating to differential amplifiers the AAC comprising resistors in the source circuit of the AAC before the common source coupling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45691—Indexing scheme relating to differential amplifiers the LC comprising one or more transistors as active loading resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅器及びそれを用
いたアクティブフィルターに関する。近年の半導体集積
回路では、音声品質を向上させるため、アクティブフィ
ルターを内蔵することが多い。しかし、今までのアクテ
ィブフィルターでは容量、抵抗等を外付けしたディスク
リート構成としなければならず、システムでの部品点数
が多くなる。
いたアクティブフィルターに関する。近年の半導体集積
回路では、音声品質を向上させるため、アクティブフィ
ルターを内蔵することが多い。しかし、今までのアクテ
ィブフィルターでは容量、抵抗等を外付けしたディスク
リート構成としなければならず、システムでの部品点数
が多くなる。
【０００２】そのため、アクティブフィルターを集積化
し、内蔵させる必要がある。
し、内蔵させる必要がある。
【０００３】
【従来の技術】従来の３次ＲＣフィルターを図７に示す
。抵抗Ｒ１，Ｒ２，Ｒ３は直列に接続され、抵抗Ｒ３は
演算増幅器２の非反転入力端子２１に接続されている。 抵抗Ｒ１，Ｒ２間の節点ａと電源ＧＮＤとの間、演算増
幅器２の非反転入力端子２１と電源ＧＮＤとの間にはコ
ンデンサＣ１，Ｃ２が設けられるとともに、演算増幅器
２の反転入力端子２２はその出力端子２３に接続され、
出力信号Ｖｏが負帰還されている。又、演算増幅器２の
出力端子２３と抵抗Ｒ２，Ｒ３間の節点ｂとの間にはコ
ンデンサＣ３が設けられ、このコンデンサＣ３及び抵抗
Ｒ３を介して出力信号Ｖｏが正帰還されている。抵抗Ｒ
２，Ｒ３、コンデンサＣ２，Ｃ３及び演算増幅器２にて
基本形の２次ＲＣフィルターが構成され、この２次ＲＣ
フィルターに抵抗Ｒ１及びコンデンサＣ１を接続するこ
とによって３次ＲＣフィルターが構成されている。 そして、この３次ＲＣフィルターは抵抗Ｒ１を介して入
力されるアナログ入力信号Ｖｉｎにおける低域周波数成
分を出力信号Ｖｏｕｔ として通過させるようになって
いる。
。抵抗Ｒ１，Ｒ２，Ｒ３は直列に接続され、抵抗Ｒ３は
演算増幅器２の非反転入力端子２１に接続されている。 抵抗Ｒ１，Ｒ２間の節点ａと電源ＧＮＤとの間、演算増
幅器２の非反転入力端子２１と電源ＧＮＤとの間にはコ
ンデンサＣ１，Ｃ２が設けられるとともに、演算増幅器
２の反転入力端子２２はその出力端子２３に接続され、
出力信号Ｖｏが負帰還されている。又、演算増幅器２の
出力端子２３と抵抗Ｒ２，Ｒ３間の節点ｂとの間にはコ
ンデンサＣ３が設けられ、このコンデンサＣ３及び抵抗
Ｒ３を介して出力信号Ｖｏが正帰還されている。抵抗Ｒ
２，Ｒ３、コンデンサＣ２，Ｃ３及び演算増幅器２にて
基本形の２次ＲＣフィルターが構成され、この２次ＲＣ
フィルターに抵抗Ｒ１及びコンデンサＣ１を接続するこ
とによって３次ＲＣフィルターが構成されている。 そして、この３次ＲＣフィルターは抵抗Ｒ１を介して入
力されるアナログ入力信号Ｖｉｎにおける低域周波数成
分を出力信号Ｖｏｕｔ として通過させるようになって
いる。
【０００４】ところが、図７に示す３次ＲＣフィルター
では抵抗Ｒ１〜Ｒ３及びコンデンサＣ１〜Ｃ３が外付け
のディスクリート構成であるため、システムの部品点数
が多くなり、かつ、大型化するという問題点があった。 上記問題を解決するため、従来、前記各抵抗Ｒ１〜Ｒ３
を図５（ａ）に示すように増幅器３０に置き換えたアク
ティブフィルター、いわゆるバイカッドフィルターが提
案されており、このバイカッドフィルターでは各増幅器
を演算増幅器２と共に半導体装置上に集積化することに
より部品点数を削減し、システムの大型化を防止するよ
うにしている。
では抵抗Ｒ１〜Ｒ３及びコンデンサＣ１〜Ｃ３が外付け
のディスクリート構成であるため、システムの部品点数
が多くなり、かつ、大型化するという問題点があった。 上記問題を解決するため、従来、前記各抵抗Ｒ１〜Ｒ３
を図５（ａ）に示すように増幅器３０に置き換えたアク
ティブフィルター、いわゆるバイカッドフィルターが提
案されており、このバイカッドフィルターでは各増幅器
を演算増幅器２と共に半導体装置上に集積化することに
より部品点数を削減し、システムの大型化を防止するよ
うにしている。
【０００５】図５（ａ）に示す増幅器３０を図６に従っ
て説明すると、バイアス回路を構成する第１のカレント
ミラー回路３は各コレクタ端子が電源ＶＣＣに接続され
た一対のｎｐｎトランジスタＴｒ３，Ｔｒ４とで構成さ
れ、各トランジスタＴｒ３，Ｔｒ４のベース端子には共
通の電源Ｖ１が印加されている。第１の差動回路４は第
１のカレントミラー回路３の各トランジスタＴｒ３，Ｔ
ｒ４のエミッタ端子にコレクタ端子が接続されるととも
に、各エミッタ端子がそれぞれ抵抗ＲＥ１，ＲＥ２を介
して結合された一対のｎｐｎトランジスタＴｒ５，Ｔｒ
６で構成され、第１の差動回路４は第１の定電流源Ｉ１
を介して電源ＧＮＤに接続されている。ｎｐｎトランジ
スタＴｒ５のベース端子には前記アナログ入力信号Ｖｉ
ｎ又は他の増幅器３０の出力信号Ｖｏが入力信号Ｖｉｎ
１として入力され、ｎｐｎトランジスタＴｒ６のベース
端子には当該増幅器３０の出力信号Ｖｏが入力されてお
り、差動増幅した相補信号を出力するようになっている
。
て説明すると、バイアス回路を構成する第１のカレント
ミラー回路３は各コレクタ端子が電源ＶＣＣに接続され
た一対のｎｐｎトランジスタＴｒ３，Ｔｒ４とで構成さ
れ、各トランジスタＴｒ３，Ｔｒ４のベース端子には共
通の電源Ｖ１が印加されている。第１の差動回路４は第
１のカレントミラー回路３の各トランジスタＴｒ３，Ｔ
ｒ４のエミッタ端子にコレクタ端子が接続されるととも
に、各エミッタ端子がそれぞれ抵抗ＲＥ１，ＲＥ２を介
して結合された一対のｎｐｎトランジスタＴｒ５，Ｔｒ
６で構成され、第１の差動回路４は第１の定電流源Ｉ１
を介して電源ＧＮＤに接続されている。ｎｐｎトランジ
スタＴｒ５のベース端子には前記アナログ入力信号Ｖｉ
ｎ又は他の増幅器３０の出力信号Ｖｏが入力信号Ｖｉｎ
１として入力され、ｎｐｎトランジスタＴｒ６のベース
端子には当該増幅器３０の出力信号Ｖｏが入力されてお
り、差動増幅した相補信号を出力するようになっている
。
【０００６】第２のカレントミラー回路５は各エミッタ
端子が電源ＧＮＤに接続された一対のｎｐｎトランジス
タＴｒ７，Ｔｒ８とで構成され、各トランジスタＴｒ７
，Ｔｒ８のベース端子はトランジスタＴｒ７のコレクタ
端子に接続されている。第２の差動回路６は第２のカレ
ントミラー回路５の各トランジスタＴｒ７，Ｔｒ８のコ
レクタ端子にコレクタ端子が接続されるとともに、各エ
ミッタ端子が結合された一対のｐｎｐトランジスタＴｒ
９，Ｔｒ１０で構成され、第２の差動回路６は第２の定
電流源Ｉ２を介して電源ＶＣＣに接続されている。ｐｎ
ｐトランジスタＴｒ９のベース端子は前記トランジスタ
Ｔｒ６のコレクタ端子に接続され、ｐｎｐトランジスタ
Ｔｒ１０のベース端子は前記トランジスタＴｒ５のコレ
クタ端子に接続されている。そして、第２の差動回路６
は前記第１の差動回路４から出力される相補信号を差動
増幅してｐｎｐトランジスタＴｒ１０のコレクタ端子か
ら出力信号Ｖｏを出力するようになっている。
端子が電源ＧＮＤに接続された一対のｎｐｎトランジス
タＴｒ７，Ｔｒ８とで構成され、各トランジスタＴｒ７
，Ｔｒ８のベース端子はトランジスタＴｒ７のコレクタ
端子に接続されている。第２の差動回路６は第２のカレ
ントミラー回路５の各トランジスタＴｒ７，Ｔｒ８のコ
レクタ端子にコレクタ端子が接続されるとともに、各エ
ミッタ端子が結合された一対のｐｎｐトランジスタＴｒ
９，Ｔｒ１０で構成され、第２の差動回路６は第２の定
電流源Ｉ２を介して電源ＶＣＣに接続されている。ｐｎ
ｐトランジスタＴｒ９のベース端子は前記トランジスタ
Ｔｒ６のコレクタ端子に接続され、ｐｎｐトランジスタ
Ｔｒ１０のベース端子は前記トランジスタＴｒ５のコレ
クタ端子に接続されている。そして、第２の差動回路６
は前記第１の差動回路４から出力される相補信号を差動
増幅してｐｎｐトランジスタＴｒ１０のコレクタ端子か
ら出力信号Ｖｏを出力するようになっている。
【０００７】そして、上記バイカッドフィルターにおい
て図５（ａ）に示す増幅器３０は図５（ｂ）に示すよう
にボルテージフォロワ型の演算増幅器３１と抵抗値の大
きい見掛け上の抵抗Ｒｘとの直列接続と考えられる。そ
して、入力信号をＶｉｎ、出力信号をＶｏ、出力端子か
ら流入する電流をｉ０、トランジスタＴｒ５，Ｔｒ６の
ベース・エミッタ間電圧をそれぞれＶＢＥ１ ，ＶＢＥ
２ 、抵抗ＲＥ１，ＲＥ２に流れる電流をそれぞれＩＲ
１，ＩＲ２、サーマルボルテージをＶＴ 、トランジス
タＴｒ７，Ｔｒ８のコレクタ電流をそれぞれＩＣ１，Ｉ
Ｃ２、定電流源Ｉ１，Ｉ２の電流をＩＲ０，ＩＣ０とし
、ＲＥ１＝ＲＥ２＝ＲＥ とすると、
て図５（ａ）に示す増幅器３０は図５（ｂ）に示すよう
にボルテージフォロワ型の演算増幅器３１と抵抗値の大
きい見掛け上の抵抗Ｒｘとの直列接続と考えられる。そ
して、入力信号をＶｉｎ、出力信号をＶｏ、出力端子か
ら流入する電流をｉ０、トランジスタＴｒ５，Ｔｒ６の
ベース・エミッタ間電圧をそれぞれＶＢＥ１ ，ＶＢＥ
２ 、抵抗ＲＥ１，ＲＥ２に流れる電流をそれぞれＩＲ
１，ＩＲ２、サーマルボルテージをＶＴ 、トランジス
タＴｒ７，Ｔｒ８のコレクタ電流をそれぞれＩＣ１，Ｉ
Ｃ２、定電流源Ｉ１，Ｉ２の電流をＩＲ０，ＩＣ０とし
、ＲＥ１＝ＲＥ２＝ＲＥ とすると、
【０００８】
【数１】
【０００９】式（１）に式（２），（４）を代入すると
、
、
【００１０】
【数２】
【００１１】又、式（５）を変形して、
【００１２】
【数３】
【００１３】又、アクティブフィルターのカットオフ周
波数ｆ０は
波数ｆ０は
【００１４】
【数４】
【００１５】となり、式（７）を変形して、
【００１６
】
】
【数５】
【００１７】となる。従って、図７で示したコンデンサ
Ｃ１，Ｃ２，Ｃ３の容量比を、例えば
Ｃ１，Ｃ２，Ｃ３の容量比を、例えば
【００１８】
【数６】
【００１９】に設定し、Ｃ１＝５０ｐＦとすると、Ｃ２
≒３５ｐＦ、Ｃ３≒７０ｐＦとなる。又、このときのカ
ットオフ周波数ｆ０を３ＫＨｚとし、ＩＲ０を５０μＡ
、ＲＥ ＝１０ＫΩとすると、式（８）よりＲｘ＝１．
０６ＭΩとなり、式（６）よりＩＣ０≒４７２ｎＡとな
る。
≒３５ｐＦ、Ｃ３≒７０ｐＦとなる。又、このときのカ
ットオフ周波数ｆ０を３ＫＨｚとし、ＩＲ０を５０μＡ
、ＲＥ ＝１０ＫΩとすると、式（８）よりＲｘ＝１．
０６ＭΩとなり、式（６）よりＩＣ０≒４７２ｎＡとな
る。
【００２０】
【発明が解決しようとする課題】ところが、半導体基板
上に例えば容量値が１ｐＦのコンデンサを形成しようと
すると一般に１００μ□の面積が必要となり、上記容量
値が５０ｐＦ，３５ｐＦ，７０ｐＦのコンデンサＣ１，
Ｃ２，Ｃ３を半導体基板上に形成して集積化しようとす
ると大きな面積が必要となり、集積度が低下するという
問題点がある。
上に例えば容量値が１ｐＦのコンデンサを形成しようと
すると一般に１００μ□の面積が必要となり、上記容量
値が５０ｐＦ，３５ｐＦ，７０ｐＦのコンデンサＣ１，
Ｃ２，Ｃ３を半導体基板上に形成して集積化しようとす
ると大きな面積が必要となり、集積度が低下するという
問題点がある。
【００２１】この集積度の低下を防止するために、各コ
ンデンサＣ１〜Ｃ３の容量値を例えば１０分の１にする
ことが考えられるが、この場合には式（８）より見掛け
上のＲｘの値を１０倍にする必要があり、従って、式（
６）より定電流源Ｉ２の電流値ＩＣ０を１０分の１にし
なければならない。しかし、定電流源Ｉ２の微小な電流
ＩＣ０（≒４７２ｎＡ）を１０分の１とするのは非常に
高い精度が必要となり困難である。
ンデンサＣ１〜Ｃ３の容量値を例えば１０分の１にする
ことが考えられるが、この場合には式（８）より見掛け
上のＲｘの値を１０倍にする必要があり、従って、式（
６）より定電流源Ｉ２の電流値ＩＣ０を１０分の１にし
なければならない。しかし、定電流源Ｉ２の微小な電流
ＩＣ０（≒４７２ｎＡ）を１０分の１とするのは非常に
高い精度が必要となり困難である。
【００２２】本発明は上記問題点を解決するためになさ
れたものであって、コンデンサをも集積化した集積度の
高いアクティブフィルターを形成でき、このアクティブ
フィルターを使用したシステムの部品点数を低減して大
型化を防止できることを目的とする。
れたものであって、コンデンサをも集積化した集積度の
高いアクティブフィルターを形成でき、このアクティブ
フィルターを使用したシステムの部品点数を低減して大
型化を防止できることを目的とする。
【００２３】
【課題を解決するための手段】図１，図２は本発明の原
理説明図である。図１に示すように、差動増幅器は、第
１の電源ＶＣＣに接続されバイアス回路となる第１のカ
レントミラー回路３と、第２の電源ＧＮＤに接続された
第１の定電流源Ｉ１と、該第１のカレントミラー回路３
と該第１の定電流源Ｉ１との間に設けられ、外部からの
入力信号Ｖｉｎ１と第２の差動回路７の出力信号Ｖｏと
に基づいて差動増幅した相補信号を出力する第１の差動
回路４と、該第１の電源ＶＣＣに接続された第２の定電
流源Ｉ２と、該第２の電源ＧＮＤに接続された第２のカ
レントミラー回路５と、該第２の定電流源Ｉ２と該第２
のカレントミラー回路５との間に設けられ、前記第１の
差動回路４から出力される相補信号を入力して差動増幅
した出力信号Ｖｏを出力する第２の差動回路７とを有し
ている。又、第２の差動回路７は、一対のマルチコレク
タｐｎｐトランジスタ１１，１２にて形成され、各マル
チコレクタｐｎｐトランジスタ１１，１２の各１つのコ
レクタ端子１１ａ，１２ａを第２のカレントミラー回路
５に接続してその一方のコレクタ端子１２ａから出力信
号Ｖｏを出力するとともに、各マルチコレクタｐｎｐト
ランジスタ１１，１２の他のコレクタ端子１１ｂ，１２
ｂを第２の電源ＧＮＤに接続している。
理説明図である。図１に示すように、差動増幅器は、第
１の電源ＶＣＣに接続されバイアス回路となる第１のカ
レントミラー回路３と、第２の電源ＧＮＤに接続された
第１の定電流源Ｉ１と、該第１のカレントミラー回路３
と該第１の定電流源Ｉ１との間に設けられ、外部からの
入力信号Ｖｉｎ１と第２の差動回路７の出力信号Ｖｏと
に基づいて差動増幅した相補信号を出力する第１の差動
回路４と、該第１の電源ＶＣＣに接続された第２の定電
流源Ｉ２と、該第２の電源ＧＮＤに接続された第２のカ
レントミラー回路５と、該第２の定電流源Ｉ２と該第２
のカレントミラー回路５との間に設けられ、前記第１の
差動回路４から出力される相補信号を入力して差動増幅
した出力信号Ｖｏを出力する第２の差動回路７とを有し
ている。又、第２の差動回路７は、一対のマルチコレク
タｐｎｐトランジスタ１１，１２にて形成され、各マル
チコレクタｐｎｐトランジスタ１１，１２の各１つのコ
レクタ端子１１ａ，１２ａを第２のカレントミラー回路
５に接続してその一方のコレクタ端子１２ａから出力信
号Ｖｏを出力するとともに、各マルチコレクタｐｎｐト
ランジスタ１１，１２の他のコレクタ端子１１ｂ，１２
ｂを第２の電源ＧＮＤに接続している。
【００２４】又、図２に示すように、アクティブフィル
ターは、第１の電源ＶＣＣと第２の電源ＧＮＤとの間に
設けられ、かつ、カスケード接続された複数の差動増幅
器からなる複数の増幅器１と、出力用の演算増幅器２と
、所定の増幅器１の出力端子と第２の電源ＧＮＤとの間
に設けられたコンデンサＣ１，Ｃ２とを備えており、初
段の増幅器１に入力したアナログ入力信号Ｖｉｎにおけ
る所定の周波数帯域成分を出力信号Ｖｏｕｔ として演
算増幅器２から出力する。
ターは、第１の電源ＶＣＣと第２の電源ＧＮＤとの間に
設けられ、かつ、カスケード接続された複数の差動増幅
器からなる複数の増幅器１と、出力用の演算増幅器２と
、所定の増幅器１の出力端子と第２の電源ＧＮＤとの間
に設けられたコンデンサＣ１，Ｃ２とを備えており、初
段の増幅器１に入力したアナログ入力信号Ｖｉｎにおけ
る所定の周波数帯域成分を出力信号Ｖｏｕｔ として演
算増幅器２から出力する。
【００２５】
【作用】従って、例えばマルチコレクタｐｎｐトランジ
スタ１１のコレクタ端子１１ａと１１ｂとの面積比及び
マルチコレクタｐｎｐトランジスタ１２のコレクタ端子
１２ａと１２ｂとの面積比をそれぞれ１対ｎに設定すれ
ば、各コレクタ端子１１ａ，１２ａに流れる電流の合計
は第２の定電流源Ｉ２の電流ＩＣ０の１／（ｎ＋１）と
なり、上記式（１）から見掛け上の抵抗Ｒｘの抵抗値が
（ｎ＋１）倍となる。これにより、上記式（６）からコ
ンデンサＣ１の容量値を１／（ｎ＋１）とすることが可
能となる。
スタ１１のコレクタ端子１１ａと１１ｂとの面積比及び
マルチコレクタｐｎｐトランジスタ１２のコレクタ端子
１２ａと１２ｂとの面積比をそれぞれ１対ｎに設定すれ
ば、各コレクタ端子１１ａ，１２ａに流れる電流の合計
は第２の定電流源Ｉ２の電流ＩＣ０の１／（ｎ＋１）と
なり、上記式（１）から見掛け上の抵抗Ｒｘの抵抗値が
（ｎ＋１）倍となる。これにより、上記式（６）からコ
ンデンサＣ１の容量値を１／（ｎ＋１）とすることが可
能となる。
【００２６】
【実施例】以下、本発明を３次アクティブフィルターに
具体化した一実施例を図３，図４に従って説明する。 尚、説明の便宜上、図１，図２，図６，図７と同様の構
成については同一の符号を付して説明を一部省略する。
具体化した一実施例を図３，図４に従って説明する。 尚、説明の便宜上、図１，図２，図６，図７と同様の構
成については同一の符号を付して説明を一部省略する。
【００２７】図３はアクティブフィルターを示し、増幅
器１０Ａ〜１０Ｃはカスケード接続され、増幅器１０Ｃ
は演算増幅器２の非反転入力端子２１に接続されている
。増幅器１０Ａ，１０Ｂ間の節点ａと電源ＧＮＤとの間
、演算増幅器２の非反転入力端子２１と電源ＧＮＤとの
間にはコンデンサＣ１，Ｃ２が設けられるとともに、演
算増幅器２の反転入力端子２２はその出力端子２３に接
続され、出力信号Ｖｏが負帰還されている。又、演算増
幅器２の出力端子２３と増幅器１０Ｂ，１０Ｃ間の節点
ｂとの間にはコンデンサＣ３が設けられ、このコンデン
サＣ３及び増幅器１０Ｃを介して出力信号Ｖｏが正帰還
されている。そして、この３次アクティブフィルターは
アナログ入力信号Ｖｉｎにおける低域周波数成分を出力
信号Ｖｏｕｔとして通過させる。
器１０Ａ〜１０Ｃはカスケード接続され、増幅器１０Ｃ
は演算増幅器２の非反転入力端子２１に接続されている
。増幅器１０Ａ，１０Ｂ間の節点ａと電源ＧＮＤとの間
、演算増幅器２の非反転入力端子２１と電源ＧＮＤとの
間にはコンデンサＣ１，Ｃ２が設けられるとともに、演
算増幅器２の反転入力端子２２はその出力端子２３に接
続され、出力信号Ｖｏが負帰還されている。又、演算増
幅器２の出力端子２３と増幅器１０Ｂ，１０Ｃ間の節点
ｂとの間にはコンデンサＣ３が設けられ、このコンデン
サＣ３及び増幅器１０Ｃを介して出力信号Ｖｏが正帰還
されている。そして、この３次アクティブフィルターは
アナログ入力信号Ｖｉｎにおける低域周波数成分を出力
信号Ｖｏｕｔとして通過させる。
【００２８】図４は増幅器１０Ａ〜１０Ｃの詳細を示し
、前記第１の差動回路４のトランジスタＴｒ５のベース
端子には前記入力信号Ｖｉｎ１をベース入力とするｐｎ
ｐトランジスタＴｒ１１のエミッタ端子を接続すること
によりダーリントン接続され、トランジスタＴｒ６のベ
ース端子には前記出力信号Ｖｏをベース入力とするｐｎ
ｐトランジスタＴｒ１２のエミッタ端子を接続すること
によりダーリントン接続されている。各ｐｎｐトランジ
スタＴｒ１１，Ｔｒ１２のエミッタ端子はそれぞれ定電
流源Ｉ３，Ｉ４を介して電源ＶＣＣに接続され、各コレ
クタ端子は電源ＧＮＤに接続されている。そして、各ｐ
ｎｐトランジスタＴｒ１１，Ｔｒ１２はトランジスタＴ
ｒ５，Ｔｒ６のベース電流を低減して出力電流ｉ０′に
影響を与えないようにしている。
、前記第１の差動回路４のトランジスタＴｒ５のベース
端子には前記入力信号Ｖｉｎ１をベース入力とするｐｎ
ｐトランジスタＴｒ１１のエミッタ端子を接続すること
によりダーリントン接続され、トランジスタＴｒ６のベ
ース端子には前記出力信号Ｖｏをベース入力とするｐｎ
ｐトランジスタＴｒ１２のエミッタ端子を接続すること
によりダーリントン接続されている。各ｐｎｐトランジ
スタＴｒ１１，Ｔｒ１２のエミッタ端子はそれぞれ定電
流源Ｉ３，Ｉ４を介して電源ＶＣＣに接続され、各コレ
クタ端子は電源ＧＮＤに接続されている。そして、各ｐ
ｎｐトランジスタＴｒ１１，Ｔｒ１２はトランジスタＴ
ｒ５，Ｔｒ６のベース電流を低減して出力電流ｉ０′に
影響を与えないようにしている。
【００２９】そして、第２の差動回路７は一対のマルチ
コレクタｐｎｐトランジスタ１１，１２で構成されてい
る。各ｐｎｐトランジスタ１１，１２の各１つのコレク
タ端子１１ａ，１２ａはそれぞれ前記各トランジスタＴ
ｒ７，Ｔｒ８のコレクタ端子に接続されるとともに、他
のコレクタ端子１１ｂ，１２ｂは電源ＧＮＤに接続され
、各エミッタ端子は結合されて前記定電流源Ｉ２に接続
されている。
コレクタｐｎｐトランジスタ１１，１２で構成されてい
る。各ｐｎｐトランジスタ１１，１２の各１つのコレク
タ端子１１ａ，１２ａはそれぞれ前記各トランジスタＴ
ｒ７，Ｔｒ８のコレクタ端子に接続されるとともに、他
のコレクタ端子１１ｂ，１２ｂは電源ＧＮＤに接続され
、各エミッタ端子は結合されて前記定電流源Ｉ２に接続
されている。
【００３０】又、ｐｎｐトランジスタ１１のコレクタ端
子１１ａと１１ｂとの面積比及びｐｎｐトランジスタ１
２のコレクタ端子１２ａと１２ｂとの面積比はそれぞれ
１対ｎに設定されており、コレクタ端子１１ａ，１２ａ
に流れる電流ＩＣ１′，ＩＣ２′の合計を第２の定電流
源Ｉ２の電流ＩＣ０の１／（ｎ＋１）にするようにして
いる。
子１１ａと１１ｂとの面積比及びｐｎｐトランジスタ１
２のコレクタ端子１２ａと１２ｂとの面積比はそれぞれ
１対ｎに設定されており、コレクタ端子１１ａ，１２ａ
に流れる電流ＩＣ１′，ＩＣ２′の合計を第２の定電流
源Ｉ２の電流ＩＣ０の１／（ｎ＋１）にするようにして
いる。
【００３１】従って、定電流源Ｉ２の電流ＩＣ０を図６
に示した従来例と同一にすると、前記式（１）から各増
幅器１０Ａ〜１０Ｃの見掛け上の抵抗Ｒｘの抵抗値を従
来例の（ｎ＋１）倍とすることができる。そして、前記
式（７）からコンデンサＣ１の容量値を従来例の１／（
ｎ＋１）にすることができ、同様にコンデンサＣ２，Ｃ
３の容量値も従来例の１／（ｎ＋１）にすることができ
る。
に示した従来例と同一にすると、前記式（１）から各増
幅器１０Ａ〜１０Ｃの見掛け上の抵抗Ｒｘの抵抗値を従
来例の（ｎ＋１）倍とすることができる。そして、前記
式（７）からコンデンサＣ１の容量値を従来例の１／（
ｎ＋１）にすることができ、同様にコンデンサＣ２，Ｃ
３の容量値も従来例の１／（ｎ＋１）にすることができ
る。
【００３２】このため、コンデンサＣ１〜Ｃ３の面積を
１／（ｎ＋１）にすることができ、これらのコンデンサ
Ｃ１〜Ｃ３を半導体基板上に集積化しても集積度はさほ
ど低下せず、アクティブフィルター全体をワンチップ化
することができる。又、これにより、本実施例のアクテ
ィブフィルターを使用したシステムは部品点数を削減す
ることができ、大型化を防止することが可能となる。
１／（ｎ＋１）にすることができ、これらのコンデンサ
Ｃ１〜Ｃ３を半導体基板上に集積化しても集積度はさほ
ど低下せず、アクティブフィルター全体をワンチップ化
することができる。又、これにより、本実施例のアクテ
ィブフィルターを使用したシステムは部品点数を削減す
ることができ、大型化を防止することが可能となる。
【００３３】尚、上記実施例において、マルチコレクタ
ｐｎｐトランジスタ１１，１２の各コレクタ端子１１ａ
，１２ａに流れる電流ＩＣ１′，ＩＣ２′の合計を従来
例における定電流源Ｉ２の電流ＩＣ０と等しくすれば、
定電流源Ｉ２の電流をＩＣ０・（ｎ＋１）とすることが
できるため、同定電流源Ｉ２を制御するバイアス電圧を
容易に生成することが可能となる。
ｐｎｐトランジスタ１１，１２の各コレクタ端子１１ａ
，１２ａに流れる電流ＩＣ１′，ＩＣ２′の合計を従来
例における定電流源Ｉ２の電流ＩＣ０と等しくすれば、
定電流源Ｉ２の電流をＩＣ０・（ｎ＋１）とすることが
できるため、同定電流源Ｉ２を制御するバイアス電圧を
容易に生成することが可能となる。
【００３４】
【発明の効果】以上詳述したように本発明によれば、コ
ンデンサをも集積化した集積度の高いアクティブフィル
ターを形成でき、このアクティブフィルターを使用した
システムの部品点数を低減して大型化を防止できる優れ
た効果がある。
ンデンサをも集積化した集積度の高いアクティブフィル
ターを形成でき、このアクティブフィルターを使用した
システムの部品点数を低減して大型化を防止できる優れ
た効果がある。
【図１】第１発明の原理説明図である。
【図２】第２発明の原理説明図である。
【図３】一実施例のアクティブフィルターを示す回路図
である。
である。
【図４】一実施例のアクティブフィルターにおける増幅
器の回路図である。
器の回路図である。
【図５】（ａ）は増幅器を示すブロック図であり、（ｂ
）はその等価回路図である。
）はその等価回路図である。
【図６】従来のアクティブフィルターにおける増幅器の
回路図である。
回路図である。
【図７】従来のアクティブフィルターを示す回路図であ
る。
る。
１ 増幅器
２ 演算増幅器
３ バイアス回路となる第１のカレントミラー回路４
第１の差動回路 ５ 第２のカレントミラー回路 ７ 第２の差動回路 １１，１２ マルチコレクタｐｎｐトランジスタＣ１
，Ｃ２ コンデンサ ＧＮＤ 第２の電源 Ｉ１ 第１の定電流源 Ｉ２ 第２の定電流源 ＶＣＣ 第１の電源 Ｖｉｎ アナログ入力信号 Ｖｉｎ１ 入力信号 Ｖｏ 出力信号 Ｖｏｕｔ 出力信号
第１の差動回路 ５ 第２のカレントミラー回路 ７ 第２の差動回路 １１，１２ マルチコレクタｐｎｐトランジスタＣ１
，Ｃ２ コンデンサ ＧＮＤ 第２の電源 Ｉ１ 第１の定電流源 Ｉ２ 第２の定電流源 ＶＣＣ 第１の電源 Ｖｉｎ アナログ入力信号 Ｖｉｎ１ 入力信号 Ｖｏ 出力信号 Ｖｏｕｔ 出力信号
Claims (2)
- 【請求項１】 第１及び第２の差動回路（４，７）と
によって構成される差動増幅器であって、第１の電源（
ＶＣＣ）に接続されバイアス回路となる第１のカレント
ミラー回路（３）と、第２の電源（ＧＮＤ）に接続され
た第１の定電流源（Ｉ１）と、該第１のカレントミラー
回路（３）と該第１の定電流源（Ｉ１）との間に設けら
れ、外部からの入力信号（Ｖｉｎ１）と第２の差動回路
（７）の出力信号（Ｖｏ）とに基づいて差動増幅した相
補信号を出力する第１の差動回路（４）と、該第１の電
源（ＶＣＣ）に接続された第２の定電流源（Ｉ２）と、
該第２の電源（ＧＮＤ）に接続された第２のカレントミ
ラー回路（５）と、該第２の定電流源（Ｉ２）と該第２
のカレントミラー回路（５）との間に設けられ、前記第
１の差動回路（４）から出力される相補信号を入力して
差動増幅した出力信号（Ｖｏ）を出力する第２の差動回
路（７）とを有し、第２の差動回路（７）を一対のマル
チコレクタｐｎｐトランジスタ（１１，１２）にて形成
し、各マルチコレクタｐｎｐトランジスタ（１１，１２
）の各１つのコレクタ端子（１１ａ，１２ａ）を第２の
カレントミラー回路（５）に接続してその一方のコレク
タ端子（１２ａ）から出力信号（Ｖｏ）を出力するとと
もに、各マルチコレクタｐｎｐトランジスタ（１１，１
２）の他のコレクタ端子（１１ｂ，１２ｂ）を第２の電
源（ＧＮＤ）に接続したことを特徴とする差動増幅器。 - 【請求項２】 第１の電源（ＶＣＣ）と第２の電源（
ＧＮＤ）との間に設けられ、かつ、カスケード接続され
た複数の請求項１記載の差動増幅器からなる複数の増幅
器（１）と、出力用の演算増幅器（２）と、所定の増幅
器（１）の出力端子と第２の電源（ＧＮＤ）との間に設
けられたコンデンサ（Ｃ１，Ｃ２）とを備え、初段の増
幅器（１）に入力したアナログ入力信号（Ｖｉｎ）にお
ける所定の周波数帯域成分を出力信号（Ｖｏｕｔ ）と
して前記演算増幅器（２）から出力させるようにしたこ
とを特徴とするアクティブフィルター。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120046A JPH04346508A (ja) | 1991-05-24 | 1991-05-24 | 差動増幅器及びそれを用いたアクティブフィルター |
| US07/886,239 US5218319A (en) | 1991-05-24 | 1992-05-21 | Differential amplifier and active filter using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120046A JPH04346508A (ja) | 1991-05-24 | 1991-05-24 | 差動増幅器及びそれを用いたアクティブフィルター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346508A true JPH04346508A (ja) | 1992-12-02 |
Family
ID=14776557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120046A Withdrawn JPH04346508A (ja) | 1991-05-24 | 1991-05-24 | 差動増幅器及びそれを用いたアクティブフィルター |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5218319A (ja) |
| JP (1) | JPH04346508A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994017590A1 (en) * | 1993-01-27 | 1994-08-04 | Micro Linear Corporation | Circuit technique that sets transconductance |
| US5418492A (en) * | 1993-10-01 | 1995-05-23 | Industrial Technology Research Institute | Fully differential non-op-amp-based positive feedback BJT biquad filter |
| US5777514A (en) * | 1996-09-27 | 1998-07-07 | Micro Linear Corporation | Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain |
| US6107887A (en) * | 1998-10-02 | 2000-08-22 | Micro Linear Corporation | Differential to single-ended video cable driver having BICMOS current-mode operational amplifier |
| US6252459B1 (en) * | 1999-03-30 | 2001-06-26 | Siemens Microelectronics, Inc. | System and method for a dual bandwidth capacitor multiplying filter |
| US6646498B2 (en) * | 2001-12-18 | 2003-11-11 | Texas Instruments Incorporated | High frequency tunable filter |
| US20040155702A1 (en) * | 2003-02-11 | 2004-08-12 | Siemens Elema Ab | Active filter circuit arrangement |
| US7339418B2 (en) * | 2004-08-17 | 2008-03-04 | National Instruments Corporation | Differential filter topology with dielectric absorption cancellation for a data acquisition device |
| RU2583760C1 (ru) * | 2015-06-23 | 2016-05-10 | Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Донской Государственный Технический Университет" (Дгту) | Биполярно-полевой операционный усилитель |
| RU2642337C1 (ru) * | 2016-11-30 | 2018-01-24 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Биполярно-полевой операционный усилитель |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063356A (en) * | 1989-09-29 | 1991-11-05 | U.S. Philips Corporation | Balanced filter circuit having a controllable balanced current multiplier |
-
1991
- 1991-05-24 JP JP3120046A patent/JPH04346508A/ja not_active Withdrawn
-
1992
- 1992-05-21 US US07/886,239 patent/US5218319A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5218319A (en) | 1993-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| JPH04346508A (ja) | 差動増幅器及びそれを用いたアクティブフィルター | |
| EP0270156B1 (en) | Filter arrangement | |
| US4547744A (en) | Integrated amplifier arrangement | |
| US4914533A (en) | Differential amplifier with differential outputs | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH07240663A (ja) | アクティブフィルタ回路 | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| Van de Plassche | A wide-band operational amplifier with a new output stage and a simple frequency compensation | |
| US6167284A (en) | Device for converting a symmetrical signal into an asymmetrical signal | |
| JPS6355242B2 (ja) | ||
| JP2804152B2 (ja) | 微小電流回路 | |
| JPH11251852A (ja) | リミッタアンプ | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH06152281A (ja) | 複合差動増幅器 | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPH04180405A (ja) | フィルタ回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH01240005A (ja) | 高入力インピーダンス増幅器 | |
| JP2809157B2 (ja) | 電圧−電流変換回路 | |
| JPH04117710A (ja) | 利得可変増幅器 | |
| JPS61287306A (ja) | アナログ加算回路 | |
| JPH07254825A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |