JPH04346286A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04346286A
JPH04346286A JP3147805A JP14780591A JPH04346286A JP H04346286 A JPH04346286 A JP H04346286A JP 3147805 A JP3147805 A JP 3147805A JP 14780591 A JP14780591 A JP 14780591A JP H04346286 A JPH04346286 A JP H04346286A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
wire bonding
pads
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3147805A
Other languages
English (en)
Inventor
Masashi Yanoda
政司 八野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3147805A priority Critical patent/JPH04346286A/ja
Publication of JPH04346286A publication Critical patent/JPH04346286A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は半導体装置の構造に関するもので
ある。
【０００２】
【従来技術】従来の半導体装置は、半導体チップを樹脂
で封入し、この樹脂封入部分からリード端子を導出して
印刷配線板上の配線パッドに半田付けを行うようになっ
ている。
【０００３】かかる従来の半導体装置では、入出力ピン
数が大幅に増加した場合、リード端子の間隔が極めて狭
くなり、実装精度やリード端子強度等の問題があり、実
装上問題がある。また、半導体チップを直接印刷配線板
上に実装する場合、印刷配線板の反り等の要因により半
導体チップの割れ等の問題がある。
【０００４】
【発明の目的】本発明の目的は、多ピンの半導体チップ
の実装精度やリード端子強度の問題をなくすことが可能
な半導体装置を提供することである。
【０００５】
【発明の構成】本発明による半導体装置は、半導体チッ
プと、前記半導体チップを一主面上に搭載したキャリア
基板と、前記キャリア基板の一主面上に設けられた配線
パッドと、前記配線パッドと前記半導体チップの入出力
部とを接続するワイヤボンディング配線部材と、前記半
導体チップ，前記ワイヤボンディング配線部材及びその
接続部を封入する樹脂部材とを含み、前記配線パッドの
一部が露出されていることを特徴とする。
【０００６】
【実施例】以下に図面を参照して本発明の実施例を詳細
に説明する。
【０００７】図１は本発明の実施例の断面図であり、図
２は本発明の実施例の平面図であり、図２のＡ−Ａ線に
沿う断面図が図１である。
【０００８】キャリア基板２の一主面上には半導体チッ
プ１が取付けられ固定されている。このキャリア基板２
の一主面上の周辺部には半導体チップ１の入出力部に夫
々対応した配線パッド７が予め設けられている。この配
線パット７と対応する半導体チップ１の入出力部とが互
いにワイヤボンディング部材（ワイヤ）４により接続さ
れている。
【０００９】半導体チップ１，ワイヤ４，このワイヤ４
によるワイヤボンディング部が樹脂３によりモールドさ
れて覆われている。但し、パッド７の一部は露出されて
いる。この配線パッド７の露出部分において、印刷配線
板５上のパッド８と接続ワイヤ６により接続される。
【００１０】
【発明の効果】以上述べた如く、本発明によれば、半導
体チップを搭載したキャリア基板に配線パッドを設けて
おき、そのパットとチップの入出力部とをワイヤボンデ
ィング接続して、配線パッドの一部を除いて全体を樹脂
によりモールドし、配線パッドの露出部分で印刷配線板
の所定部分と接続するようにしたので、半田付けの精度
やリード端子の変形、更には半導体チップの割れ等の問
題がなくなり、半導体装置を直接印刷線板に取付けるこ
とができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の断面図である。
【図２】本発明の実施例の平面図である。
【符号の説明】
１　　半導体チップ ２　　キャリア基板 ３　　樹脂 ４　　ボンディングワイヤ ５　　印刷配線板 ６　　接続ワイヤ ７　　配線パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップと、前記半導体チップを
    一主面上に搭載したキャリア基板と、前記キャリア基板
    の一主面上に設けられた配線パッドと、前記配線パッド
    と前記半導体チップの入出力部とを接続するワイヤボン
    ディング配線部材と、前記半導体チップ，前記ワイヤボ
    ンディング配線部材及びその接続部を封入する樹脂部材
    とを含み、前記配線パッドの一部が露出されていること
    を特徴とする半導体装置。
JP3147805A 1991-05-23 1991-05-23 半導体装置 Pending JPH04346286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3147805A JPH04346286A (ja) 1991-05-23 1991-05-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3147805A JPH04346286A (ja) 1991-05-23 1991-05-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH04346286A true JPH04346286A (ja) 1992-12-02

Family

ID=15438616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3147805A Pending JPH04346286A (ja) 1991-05-23 1991-05-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH04346286A (ja)

Similar Documents

Publication Publication Date Title
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR970067817A (ko) 반도체 패키지 및 그 제조방법
JPH0697307A (ja) 半導体集積回路装置
JPH04346286A (ja) 半導体装置
KR970001891B1 (ko) 반도체장치와 반도체장치의 제조방법
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
JP2901518B2 (ja) マルチチップ半導体装置
KR200172710Y1 (ko) 칩 크기의 패키지
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JP2786047B2 (ja) 樹脂封止型半導体装置
JP2822446B2 (ja) 混成集積回路装置
JP2646988B2 (ja) 樹脂封止型半導体装置
JPS62226636A (ja) プラスチツクチツプキヤリア
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
KR0167281B1 (ko) 비엘피 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
JPH0214558A (ja) 半導体集積回路装置
KR970010677B1 (ko) 리드프레임 구조
JPH1012660A (ja) 表面実装用集積回路
JPH02180062A (ja) 半導体集積回路用パッケージ
KR19980016775A (ko) 클립 리드(clip lead)가 체결된 칩 스케일 패키지
JPH06349981A (ja) 樹脂封止型半導体装置
KR940010291A (ko) 다핀용 반도체 패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법