JPH04342160A - 半導体集積回路装置実装体 - Google Patents

半導体集積回路装置実装体

Info

Publication number
JPH04342160A
JPH04342160A JP14251191A JP14251191A JPH04342160A JP H04342160 A JPH04342160 A JP H04342160A JP 14251191 A JP14251191 A JP 14251191A JP 14251191 A JP14251191 A JP 14251191A JP H04342160 A JPH04342160 A JP H04342160A
Authority
JP
Japan
Prior art keywords
thickness
chip
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14251191A
Other languages
English (en)
Inventor
Kazutomo Takahashi
高橋 一智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP14251191A priority Critical patent/JPH04342160A/ja
Publication of JPH04342160A publication Critical patent/JPH04342160A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体集積回路装置(以
下では集積規模に拘らずICという)チップをリードフ
レームに実装して封止したIC実装体に関し、例えば外
部リードの半田付け部を全て同一平面内にくるように折
り曲げたSOPやQFPなどのフラット・パッケージ実
装体に関するものである。
【0002】
【従来の技術】フラット・パッケージ実装体の例を図5
に示す。リードフレームはICチップ4とワイヤ8によ
り接続されるインナーリード7、樹脂封止の外側にくる
外部リード6及びICチップ4をダイボンディングする
アイランド部30とからなり、これらは全て均一な厚さ
になっている。リードフレームの厚さは0.15mmの
ものが標準的に使用されている。外部リード6は折り曲
げられ、その先端部の半田付け部が全て同一平面内にく
るようにクランク形に折り曲げられている。
【0003】フラット・パッケージ実装体では樹脂封止
された部分の外形の厚みを1.0mmに抑えなければな
らない。また樹脂封止の信頼性からICチップ4上の封
止樹脂10の厚さは0.25mm以上が必要である。ア
イランド部30の板厚が0.15mmであるので、IC
チップ4の厚さは0.3mm程度に薄くされている。
【0004】
【発明が解決しようとする課題】ICチップ4の厚さは
フラット・パッケージ以外の実装体の場合には0.4m
m程度の厚さに形成されている。図5のSOPやQFP
構造の実装体でICチップ4の厚さを0.3mmまで薄
くしようとすれば、通常用いられている直径4インチや
6インチのウエハを0.3mmまで研磨して薄くしなけ
ればならない。しかし、ウエハをそのように薄くすると
強度が弱くなり、ウエハハンドリング時の衝撃で割れや
すくなる。また、研磨する前のウエハの厚さは直径4イ
ンチのものでは0.525mm、6インチのものでは0
.625mmであり、それを0.3mmまで研磨して薄
くしようとすればウエハの約半分の厚さを研磨しなけれ
ばならなくなる。特に直径が8インチというような大型
のウエハになれば研磨中にウエハが割れたり、反りが発
生することが多くなる。
【0005】一方、リードフレーム全体の厚さを薄くし
て、その分ICチップ4の厚さを厚くしようとすれば、
例えばリードフレームの厚さを0.15mmから0.1
mm薄くして0.05mmの厚さとしたとすれば、リー
ドフレームの強度が弱くなり、組み立てることができな
くなる。また一方、リードフレームの厚さを0.15m
mとし、ICチップ4の厚さを0.4mmとすれば、I
Cチップ4の上下の樹脂層の厚さが等しいとすればIC
チップ4上の樹脂層の厚さが0.225mmとなり、I
Cチップの特性が光の影響を受けて変化する可能性が出
てくる。また、外部リードをクランク形に折り曲げて半
田付け部を構成すると、リード数が増加し、リード幅が
狭くなってくると、半田付け部が平坦な形状であるので
半田付け部の接合強度が低下する。また半田リフロー後
のリード間に半田ブリッジが発生しやすくなる。
【0006】本発明の第1の目的は、ICチップの厚さ
をフラット・パッケージ以外の実装体と同様の0.4m
m程度まで厚くしてウエハ研磨工程でのウエハの割れや
ウエハの反りを少なくするとともに、ウエハ研磨にかか
る処理時間を短縮し、しかもICチップ上の封止樹脂の
厚さも0.25mm以上を確保して樹脂封止の信頼性も
維持できる実装体を提供することである。本発明の第2
の目的は、外部リードがクランク形に折り曲げられて各
半田付け部が同一平面内にあるように形成された半田付
け部の半田付け強度を高めることである。
【0007】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明では、ICチップが実装されるリード
フレームのうちアイランド部の厚さを他のリードフレー
ム部分の厚さよりも薄くしたり、LOC構造の実装体に
おいてはICチップが接着されるインナーリードの厚さ
を他のリードフレーム部分の厚さよりも薄くする。上記
第2の目的を達成するために、本発明では、外部リード
が折り曲げられて同一平面内にあるように形成された各
半田付け部に貫通孔を設けたり、裏面側から凹部を設け
る。
【0008】
【実施例】図1は一実施例を表わす。リードフレームの
うち外部リード6とインナーリード7は同じ厚さの0.
15mmの金属板を加工することにより構成されており
、ICチップ4がダイボンディングされているアイラン
ド部2の板厚はそれよりも薄く、0.05mmに形成さ
れている。インナーリード7とICチップ4のボンディ
ング用バンプの間はワイヤ8により電気的接続がなされ
ている。ICチップ4、ワイヤ8及びインナーリード7
は樹脂10により封止されており、樹脂10の外側にあ
る各外部リード6はその先端部が同一平面内にあるよう
にクランク形に折り曲げられて、各先端部は半田付け部
となっている。
【0009】ICチップ4の厚さを0.4mmとし、I
Cチップ4上の樹脂層10の厚さ及びアイランド部2の
下の樹脂層10の厚さをそれぞれ0.275mmとして
も樹脂封止部分の外形厚さを1.0mmに抑えることが
できる。樹脂層10の厚さが0.275mmであれば透
過光によるICチップ4への影響はなくなる。アイラン
ド部2の厚さを0.05mmとしてもその他のリードフ
レーム部分を従来通り0.15mmとしているので、I
C組立て工程でのリードフレーム強度を十分に保つこと
ができ、ワイヤボンダーやダイボンダー上でのリードフ
レーム搬送も問題なく行なうことができる。アイランド
部2の厚さのみを薄くするには、平坦な金属板の状態で
エッチング又はパンチングによりアイランド部のみの板
厚を薄くし、その後エッチングやパンチングによりリー
ドフレームに加工すればよい。
【0010】図2は第2の実施例を表わしている。図2
は本発明をLOC(Lead On Chip)構造の
実装体に適用した実施例である。ICチップ14との間
にワイヤボンディングを施すインナーリード13は他の
リードフレーム部分とは異なる平面内に存在するように
折り曲げられ、その折り曲げられたインナーリード13
にはICチップ14が接着されており、かつそのインナ
ーリード13とICチップ14のボンディング用バンプ
の間がワイヤ8で電気的に接続されている。ICチップ
14、ワイヤ8及びインナーリード13は樹脂10によ
り封止されており、樹脂10の外側にある各外部リード
12はクランク形に折り曲げられて先端の半田付け部が
同一平面内にあるように形成されている。インナーリー
ド13の厚さは0.05mmであり、他のリードフレー
ム部分の厚さは従来通り0.15mmである。ICチッ
プ4の厚さは0.4mmであり、ICチップ14の上側
及び下側の樹脂層10の厚さはそれぞれ0.275mm
である。樹脂封止部分の外形の厚みが1.0mmに抑え
られている。
【0011】図3は半田付け部の接着強度を高めるため
の一実施例を表わしたものである。図3で、20はリー
ドフレームに接続されたICチップが樹脂などで封止さ
れたパッケージ本体であり、パッケージ本体20から露
出している外部リード22はクランク形に折り曲げられ
て先端に半田付け部23が形成されており、各半田付け
部23には貫通孔24が開けられている。孔24の形状
は図では長円形であるが、円形でもよく、多角形でもよ
い。また、孔24は各半田付け部23に1個に限らず、
2個以上を設けてもよい。孔24の寸法は0.05mm
〜0.3mm程度が適当である。この孔24は、金属板
をパンチング又はエッチングによりリードフレームに加
工する際にその加工と同時に開けてもよく、又はリード
フレームにICチップをボンディングし、封止した後に
外部リードを個別に切り離す切断成形工程でパンチング
により開けてもよい。
【0012】図4は半田付け部の接着強度を高める他の
実施例を表わしたものである。(A)はその部分斜視図
、(B)は外部リード22の長手方向に切断した断面図
を表わしている。図4では、外部リード22の半田付け
部23に、その裏面側(プリント基板などに半田付け接
続される側を裏面側と呼ぶ)からエッチングにより凹部
26が形成されている。外部リード22の厚さは例えば
0.15mmであり、凹部26の深さは0.02mmか
ら0.15mm近くまでの深さである。この凹部26は
平板状のリードフレームの状態でエッチングにより作成
することができる。凹部26はまた、1個の半田付け部
当たり複数個ずつ設けてもよい。
【0013】
【発明の効果】本発明によりアイランド部の厚さを他の
リードフレームよりも薄くすれば、ICチップを0.3
mmまで薄く研磨する必要がなくなり、フラット・パッ
ケージ以外の実装体と同様に0.4mmの厚さにして実
装することができる。またLOC構造の場合にはインナ
ーリードのみを他のリードフレームより薄くすることに
より、同様にICチップの厚さを0.4mm程度に厚く
することができる。その結果、ICチップを形成するウ
エハを研磨する際にウエハが割れたり、反ったりする不
都合がなくなる。また、リードフレームのうち外部リー
ドは従来通りの板厚であるので、リードフレームの強度
を従来通り維持することができ、IC実装体組立て工程
においても問題はない。ICチップ上の樹脂層の厚さも
従来通り0.275mm確保でき、光によるICチップ
の特性変動を防ぐことができる。本発明により外部リー
ドの半田付け部に貫通孔や裏面側からの凹部を設けるこ
とにより、半田付け部と半田との接着面積を増加させる
ことができ、半田付け部の接合強度を向上させることが
できる。また、半田の横方向へのまわり込みも少なくす
ることができて、半田ショートを少なくすることができ
る。
【図面の簡単な説明】
【図1】アイランド部の厚さを薄くした実施例を示す断
面図である。
【図2】インナーリードを薄くした実施例を示す断面図
である。
【図3】半田付け部に貫通孔を設けた実施例を示す部分
斜視図である。
【図4】半田付け部に凹部を設けた実施例を示す図であ
り、(A)は部分斜視図、(B)は(A)中の外部リー
ドの長手方向の断面図である。
【図5】従来のSOP構造又はQFP構造の実装体を示
す断面図である。
【符号の説明】
2      アイランド部 4      ICチップ 6,12,22    外部リード 7  ,13        インナーリード8   
   ワイヤ 10      封止用樹脂 24      貫通孔 23      半田付け部 26      凹部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体集積回路装置チップが実装され
    ているリードフレームのうちアイランド部の厚さが他の
    リードフレーム部分の厚さよりも薄くなっており、前記
    半導体集積回路装置チップが樹脂封止されている半導体
    集積回路装置実装体。
  2. 【請求項2】  LOC構造の実装体であって、半導体
    集積回路装置チップが実装されているリードフレームの
    うち半導体集積回路装置チップが接着されているインナ
    ーリードの厚さが他のリードフレーム部分の厚さよりも
    薄くなっており、前記半導体集積回路装置チップが樹脂
    封止されている半導体集積回路装置実装体。
  3. 【請求項3】  半導体集積回路装置チップが実装され
    封止された実装体の各外部リードの半田付け部が同一平
    面内にあるように外部リードが折り曲げられており、前
    記各半田付け部には貫通孔が設けられている半導体集積
    回路装置実装体。
  4. 【請求項4】  半導体集積回路装置チップが実装され
    封止された実装体の各外部リードの半田付け部が同一平
    面内にあるように外部リードが折り曲げられており、前
    記各半田付け部には裏面側から凹部が設けられている半
    導体集積回路装置実装体。
JP14251191A 1991-05-17 1991-05-17 半導体集積回路装置実装体 Pending JPH04342160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14251191A JPH04342160A (ja) 1991-05-17 1991-05-17 半導体集積回路装置実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14251191A JPH04342160A (ja) 1991-05-17 1991-05-17 半導体集積回路装置実装体

Publications (1)

Publication Number Publication Date
JPH04342160A true JPH04342160A (ja) 1992-11-27

Family

ID=15317057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14251191A Pending JPH04342160A (ja) 1991-05-17 1991-05-17 半導体集積回路装置実装体

Country Status (1)

Country Link
JP (1) JPH04342160A (ja)

Similar Documents

Publication Publication Date Title
TWI382499B (zh) 半導體裝置
US7489021B2 (en) Lead frame with included passive devices
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP2001015668A (ja) 樹脂封止型半導体パッケージ
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
US5925927A (en) Reinforced thin lead frames and leads
JPH04342160A (ja) 半導体集積回路装置実装体
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
JP2885786B1 (ja) 半導体装置の製法および半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2001267484A (ja) 半導体装置およびその製造方法
JPH0451056B2 (ja)
JPH08279575A (ja) 半導体パッケージ
EP1381084A1 (en) Semiconductor device and method of its fabrication
JP3192238B2 (ja) 半導体装置の組立方法
KR100321149B1 (ko) 칩사이즈 패키지
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200159861Y1 (ko) 반도체 패키지
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
KR100352115B1 (ko) 반도체패키지
JPH0750315A (ja) 半導体装置の実装方法
JPH08148620A (ja) 半導体パッケージ及びその実装方法
JPH1154537A (ja) 半導体装置およびその製造方法