JPH04340146A - ディスクキャッシュ制御装置 - Google Patents
ディスクキャッシュ制御装置Info
- Publication number
- JPH04340146A JPH04340146A JP3112749A JP11274991A JPH04340146A JP H04340146 A JPH04340146 A JP H04340146A JP 3112749 A JP3112749 A JP 3112749A JP 11274991 A JP11274991 A JP 11274991A JP H04340146 A JPH04340146 A JP H04340146A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- cache
- memory
- record
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 10
- 238000012937 correction Methods 0.000 abstract description 13
- 238000012545 processing Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、２個のマイクロプロセ
ッサで制御するディスクキャッシュ制御方式に関する。
ッサで制御するディスクキャッシュ制御方式に関する。
【０００２】
【従来の技術】図４は従来のディスクキャッシュ制御装
置を示すブロック図である。ディスクキャッシュ制御装
置２は、ホストプロセッサ１に対するコマンド，ステー
タス，及びデータの転送を制御するホストインタフェー
ス４と、複数のファイルを一時記憶するキャッシュメモ
リ５と、ディスク３に対するコマンド，ステータス，及
びデータの転送を制御するディスクインタフェース７と
、ディスクインタフェース７を介してディスク３から読
み取ったデータをキャッシュメモリ５及びホストインタ
フェース４へ転送するデータ転送手段８と、ディスク３
からの読み取りデータ誤りが発生した場合に、ディスク
３からシンドロームを受取り、誤り発生位置情報及び訂
正パターンを生成しデータ転送手段８を介して誤りを訂
正する誤り訂正手段９と、読み取り誤りが検出された場
合、誤り訂正手段９に指示して誤り訂正を行わせかつデ
ータ訂正手段８に指示して再試行処理を行うマイクロプ
ロセッサ１０−１とを有している。
置を示すブロック図である。ディスクキャッシュ制御装
置２は、ホストプロセッサ１に対するコマンド，ステー
タス，及びデータの転送を制御するホストインタフェー
ス４と、複数のファイルを一時記憶するキャッシュメモ
リ５と、ディスク３に対するコマンド，ステータス，及
びデータの転送を制御するディスクインタフェース７と
、ディスクインタフェース７を介してディスク３から読
み取ったデータをキャッシュメモリ５及びホストインタ
フェース４へ転送するデータ転送手段８と、ディスク３
からの読み取りデータ誤りが発生した場合に、ディスク
３からシンドロームを受取り、誤り発生位置情報及び訂
正パターンを生成しデータ転送手段８を介して誤りを訂
正する誤り訂正手段９と、読み取り誤りが検出された場
合、誤り訂正手段９に指示して誤り訂正を行わせかつデ
ータ訂正手段８に指示して再試行処理を行うマイクロプ
ロセッサ１０−１とを有している。
【０００３】図５は、図４に示す従来のディスクキャッ
シュ制御装置において、Ｒｎ＋１ レコードに訂正可能
な読み取り誤りが検出された場合のデータ転送状態を示
す図である。再試行処理においてディスク３からＲｎ
レコードを読み取り一旦キャッシュメモリ５へ格納し、
読み取り誤りが検出されない場合にはキャッシュメモリ
５へ格納されたデータをホストプロセッサ１へ転送し、
次の回転でＲｎ＋１ レコードの読み取りキャッシュメ
モリ５へ格納し、読み取り誤りをキャッシュメモリ５で
訂正した後、ホストプロセッサ１へ転送するようになっ
ていた。
シュ制御装置において、Ｒｎ＋１ レコードに訂正可能
な読み取り誤りが検出された場合のデータ転送状態を示
す図である。再試行処理においてディスク３からＲｎ
レコードを読み取り一旦キャッシュメモリ５へ格納し、
読み取り誤りが検出されない場合にはキャッシュメモリ
５へ格納されたデータをホストプロセッサ１へ転送し、
次の回転でＲｎ＋１ レコードの読み取りキャッシュメ
モリ５へ格納し、読み取り誤りをキャッシュメモリ５で
訂正した後、ホストプロセッサ１へ転送するようになっ
ていた。
【０００４】
【発明が解決しようとする課題】上述した従来のディス
クキャッシュ制御装置は、ディスク３から読み取ったデ
ータをキャッシュメモリ５への転送と、キャッシュメモ
リ５に格納されたデータのホストプロセッサ１への転送
とをデータ転送手段８を共用して行っていたので、再試
行処理において１回転で１レコードの転送しかできない
という欠点がある。
クキャッシュ制御装置は、ディスク３から読み取ったデ
ータをキャッシュメモリ５への転送と、キャッシュメモ
リ５に格納されたデータのホストプロセッサ１への転送
とをデータ転送手段８を共用して行っていたので、再試
行処理において１回転で１レコードの転送しかできない
という欠点がある。
【０００５】本発明の目的は、このような欠点を除去し
たディスクキャッシュ制御装置を提供することにある。
たディスクキャッシュ制御装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、ホストプロセ
ッサと、複数のファイルを記録するディスクとに接続さ
れキャッシュメモリとを有し、前記ディスクからの読み
取り誤りを訂正し前記ホストプロセッサへ転送するディ
スクキャッシュ制御装置において、前記キャッシュメモ
リと前記ホストプロセッサとの間でデータ転送を行うキ
ャッシュデータ転送手段と、前記ディスクからの読み出
したデータを前記キャッシュメモリ及び前記ホストプロ
セッサへ転送するデータ転送手段と、前記ディスクから
の読み取りで読み取り誤りが発生した場合に、前記キャ
ッシュメモリに格納された誤りを含むデータを訂正する
誤り訂正手段と、前記ディスクから読み取り前記キャッ
シュメモリ又は前記ホストプロセッサへの転送を制御す
る２個のマイクロプロセッサと、前記２個のマイクロプ
ロセッサ間で共有する共有メモリとを備え、前記共有メ
モリは、前記２個のマイクロプロセッサ間で動作を指示
するための動作指示手段と、指示された動作が終了した
ことを報告するための終了報告手段と、読み取り誤りが
発生した場合の再試行処理で前記ディスクからの読み取
りが正常又は誤り訂正し前記ホストプロセッサへ転送可
能なレコードを通知するための転送可能レコード表示手
段とを有することを特徴とする。
ッサと、複数のファイルを記録するディスクとに接続さ
れキャッシュメモリとを有し、前記ディスクからの読み
取り誤りを訂正し前記ホストプロセッサへ転送するディ
スクキャッシュ制御装置において、前記キャッシュメモ
リと前記ホストプロセッサとの間でデータ転送を行うキ
ャッシュデータ転送手段と、前記ディスクからの読み出
したデータを前記キャッシュメモリ及び前記ホストプロ
セッサへ転送するデータ転送手段と、前記ディスクから
の読み取りで読み取り誤りが発生した場合に、前記キャ
ッシュメモリに格納された誤りを含むデータを訂正する
誤り訂正手段と、前記ディスクから読み取り前記キャッ
シュメモリ又は前記ホストプロセッサへの転送を制御す
る２個のマイクロプロセッサと、前記２個のマイクロプ
ロセッサ間で共有する共有メモリとを備え、前記共有メ
モリは、前記２個のマイクロプロセッサ間で動作を指示
するための動作指示手段と、指示された動作が終了した
ことを報告するための終了報告手段と、読み取り誤りが
発生した場合の再試行処理で前記ディスクからの読み取
りが正常又は誤り訂正し前記ホストプロセッサへ転送可
能なレコードを通知するための転送可能レコード表示手
段とを有することを特徴とする。
【０００７】また本発明によれば、前記共有メモリは、
前記ディスクから読み取ったレコードのデータが前記キ
ャッシュメモリに存在する場合に、再試行処理で前記キ
ャッシュメモリに存在しないレコードから読み出しを開
始するように開始レコードを変更する読み出し開始変更
手段を有することを特徴とする。
前記ディスクから読み取ったレコードのデータが前記キ
ャッシュメモリに存在する場合に、再試行処理で前記キ
ャッシュメモリに存在しないレコードから読み出しを開
始するように開始レコードを変更する読み出し開始変更
手段を有することを特徴とする。
【０００８】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００９】図１は本発明の一実施例を示すブロック図
であり、図４と同等部分は同一符号により示している。 本実施例では、従来例の構成に更にキャッシュメモリ５
に格納されているデータをホストインタフェース４を介
して転送するキャッシュデータ転送手段６と、第２のマ
イクロプロセッサ１０−２と、２個のマイクロプロセッ
サ１０−１，１０−２間で共用しマイクロプロセッサ間
の排他制御等を行うための共有メモリ１１が設けられて
いる。
であり、図４と同等部分は同一符号により示している。 本実施例では、従来例の構成に更にキャッシュメモリ５
に格納されているデータをホストインタフェース４を介
して転送するキャッシュデータ転送手段６と、第２のマ
イクロプロセッサ１０−２と、２個のマイクロプロセッ
サ１０−１，１０−２間で共用しマイクロプロセッサ間
の排他制御等を行うための共有メモリ１１が設けられて
いる。
【００１０】通常、マイクロプロセッサ１０−１とマイ
クロプロセッサ１０−２は、通信線２３０及び共有メモ
リ１１を使用して排他制御を行い、互いにホストプロセ
ッサ１及びディスク３に対するサービスを行う。マイク
ロプロセッサ１０−１はホストプロセッサ１からバスラ
イン１００、ホストインタフェース４及びバス１１１を
介して読み取りコマンドを受け付けた場合、キャッシュ
メモリ５でヒットしていればマイクロプロセッサ１０−
１は、キャッシュデータ転送手段６に指示し、キャッシ
ュメモリ５からバス１６０，１７０、ホストインタフェ
ース４及びバス１００を介してホストプロセッサ１へ転
送する。キャッシュメモリ５でミスがあればマイクロプ
ロセッサ１０−１はデータ転送手段８に指示する。デー
タ転送手段８は、ディスク３から読み取ったデータをバ
ス１４０，ディスクインタフェース７，バス１３０を介
して受取り、バス１５０を介してキャッシュメモリ５に
転送すると共に、バス１２０，ホストインタフェース４
，バス１００を介してホストプロセッサ１へ転送する。
クロプロセッサ１０−２は、通信線２３０及び共有メモ
リ１１を使用して排他制御を行い、互いにホストプロセ
ッサ１及びディスク３に対するサービスを行う。マイク
ロプロセッサ１０−１はホストプロセッサ１からバスラ
イン１００、ホストインタフェース４及びバス１１１を
介して読み取りコマンドを受け付けた場合、キャッシュ
メモリ５でヒットしていればマイクロプロセッサ１０−
１は、キャッシュデータ転送手段６に指示し、キャッシ
ュメモリ５からバス１６０，１７０、ホストインタフェ
ース４及びバス１００を介してホストプロセッサ１へ転
送する。キャッシュメモリ５でミスがあればマイクロプ
ロセッサ１０−１はデータ転送手段８に指示する。デー
タ転送手段８は、ディスク３から読み取ったデータをバ
ス１４０，ディスクインタフェース７，バス１３０を介
して受取り、バス１５０を介してキャッシュメモリ５に
転送すると共に、バス１２０，ホストインタフェース４
，バス１００を介してホストプロセッサ１へ転送する。
【００１１】図２は、図１の共有メモリ１１を示す図で
ある。マイクロプロセッサ１０−１からマイクロプロセ
ッサ１０−２又はマイクロプロセッサ１０−２からマイ
クロプロセッサ１０−１に対して動作を指示するための
動作指示手段２１と、マイクロプロセッサ１０−１から
マイクロプロセッサ１０−２に又はマイクロプロセッサ
１０−２からマイクロプロセッサ１０−１に対する終了
報告指示を行うための終了報告手段２２と、読み取り誤
りが発生した場合、再試行処理においてキャッシュメモ
リ５に格納済みで転送可能なレコードを表示するための
転送可能レコード表示手段２３と、訂正可能な読み取り
誤りが発生した場合、再試行処理での読み出し開始レコ
ードを誤りが発生したレコードに変更する読み出し開始
変更手段２４を有している。
ある。マイクロプロセッサ１０−１からマイクロプロセ
ッサ１０−２又はマイクロプロセッサ１０−２からマイ
クロプロセッサ１０−１に対して動作を指示するための
動作指示手段２１と、マイクロプロセッサ１０−１から
マイクロプロセッサ１０−２に又はマイクロプロセッサ
１０−２からマイクロプロセッサ１０−１に対する終了
報告指示を行うための終了報告手段２２と、読み取り誤
りが発生した場合、再試行処理においてキャッシュメモ
リ５に格納済みで転送可能なレコードを表示するための
転送可能レコード表示手段２３と、訂正可能な読み取り
誤りが発生した場合、再試行処理での読み出し開始レコ
ードを誤りが発生したレコードに変更する読み出し開始
変更手段２４を有している。
【００１２】次に、マイクロプロセッサ１０−１で処理
中に読み取り誤りが発生した場合について説明する。マ
イクロプロセッサ１０−１は、再試行処理においてマイ
クロプロセッサ１０−２に対してディスク３から読み出
しキャッシュメモリ５に格納する動作指示を、共有メモ
リ１１内の動作指示手段２１にセットした後、通信線２
３０を介してマイクロプロセッサ１０−２に対して指示
する。マイクロプロセッサ１０−２は、マイクロプロセ
ッサ１０−１からの指示を受け付けると、共有メモリ１
１内の動作指示手段２１から動作指示を受取り、データ
転送手段８に対してディスク３から読み取ったデータを
キャッシュメモリ５へ転送する指示を通信線２０２を介
して行う。データ転送手段８は、ディスク３から読み取
ったデータをバス１４０，ディスクインタフェース７，
及びバス１３０を介して受取り、バス１５０を介してキ
ャッシュメモリ５へ転送する。マイクロプロセッサ１０
−２は、ディスク３からの読み取り誤りが検出されない
場合には、キャッシュメモリ５に格納しホストプロセッ
サ１に転送可能なレコードをマイクロプロセッサ１０−
１に通知するために、共有メモリ１１内の転送可能レコ
ード表示手段２３にセットし通信線２３０を介して通知
する。マイクロプロセッサ１０−１は、通信線２３０を
介して通知を受け付けると、共有メモリ１１内の転送可
能レコード表示手段２３から転送レコード番号を受取り
確認した後に、キャッシュデータ転送手段６に対してキ
ャッシュメモリ５に格納されたレコードのデータをホス
トプロセッサ１へ転送する指示を通信線２１１を介して
行う。キャッシュデータ転送手段６は、バス１６０を介
してキャッシュメモリ５から読み出し、バス１７０，ホ
ストインタフェース４，及びバス１００を介してホスト
プロセッサ１へ転送する。
中に読み取り誤りが発生した場合について説明する。マ
イクロプロセッサ１０−１は、再試行処理においてマイ
クロプロセッサ１０−２に対してディスク３から読み出
しキャッシュメモリ５に格納する動作指示を、共有メモ
リ１１内の動作指示手段２１にセットした後、通信線２
３０を介してマイクロプロセッサ１０−２に対して指示
する。マイクロプロセッサ１０−２は、マイクロプロセ
ッサ１０−１からの指示を受け付けると、共有メモリ１
１内の動作指示手段２１から動作指示を受取り、データ
転送手段８に対してディスク３から読み取ったデータを
キャッシュメモリ５へ転送する指示を通信線２０２を介
して行う。データ転送手段８は、ディスク３から読み取
ったデータをバス１４０，ディスクインタフェース７，
及びバス１３０を介して受取り、バス１５０を介してキ
ャッシュメモリ５へ転送する。マイクロプロセッサ１０
−２は、ディスク３からの読み取り誤りが検出されない
場合には、キャッシュメモリ５に格納しホストプロセッ
サ１に転送可能なレコードをマイクロプロセッサ１０−
１に通知するために、共有メモリ１１内の転送可能レコ
ード表示手段２３にセットし通信線２３０を介して通知
する。マイクロプロセッサ１０−１は、通信線２３０を
介して通知を受け付けると、共有メモリ１１内の転送可
能レコード表示手段２３から転送レコード番号を受取り
確認した後に、キャッシュデータ転送手段６に対してキ
ャッシュメモリ５に格納されたレコードのデータをホス
トプロセッサ１へ転送する指示を通信線２１１を介して
行う。キャッシュデータ転送手段６は、バス１６０を介
してキャッシュメモリ５から読み出し、バス１７０，ホ
ストインタフェース４，及びバス１００を介してホスト
プロセッサ１へ転送する。
【００１３】尚、マイクロプロセッサ１０−２は、ディ
スク３からのレコードの読み取りにおいて誤りを検出し
た場合には、誤りを含むレコードのキャッシュメモリ５
への転送が完了した後に、誤り訂正手段９に対してキャ
ッシュメモリ５内の誤り訂正指示を通信線２４２を介し
て行う。誤り訂正手段９は、ディスク３からバス１４０
，ディスクインタフェース７，及びバス１８０を介して
シンドロームを受取る。誤り訂正手段９は、受け取った
シンドロームからエラー発生位置情報及び訂正パターン
を生成した後に、バス１５０，データ転送手段８，及び
バス１９０を介してキャッシュメモリ５内の誤りデータ
を読み出し訂正し、再びデータ転送手段９を介してキャ
ッシュメモリ５へ書き込む。マイクロプロセッサ１０−
２は、誤り訂正が完了すると、誤り訂正を行ったレコー
ドを転送可能レコード表示手段２３へセットし、マイク
ロプロセッサ１０−１に対して通信線２３０で通知する
。マイクロプロセッサ１０−２は、マイクロプロセッサ
１０−１から指示されたレコードの読み取りが終了する
と、処理結果を共有メモリ１１内の終了報告手段２２に
セットし通信線２３０で通知する。マイクロプロセッサ
１０−１は、キャッシュメモリ５からホストプロセッサ
１への転送が終了すると、共有メモリ１内の終了報告手
段２２からマイクロプロセッサ１０−２の終了状態を受
取り異常がないことを確認した後に、ホストプロセッサ
１に対してバス１１１，ホストインタフェース４，及び
バス１００を介して終了報告を行う。
スク３からのレコードの読み取りにおいて誤りを検出し
た場合には、誤りを含むレコードのキャッシュメモリ５
への転送が完了した後に、誤り訂正手段９に対してキャ
ッシュメモリ５内の誤り訂正指示を通信線２４２を介し
て行う。誤り訂正手段９は、ディスク３からバス１４０
，ディスクインタフェース７，及びバス１８０を介して
シンドロームを受取る。誤り訂正手段９は、受け取った
シンドロームからエラー発生位置情報及び訂正パターン
を生成した後に、バス１５０，データ転送手段８，及び
バス１９０を介してキャッシュメモリ５内の誤りデータ
を読み出し訂正し、再びデータ転送手段９を介してキャ
ッシュメモリ５へ書き込む。マイクロプロセッサ１０−
２は、誤り訂正が完了すると、誤り訂正を行ったレコー
ドを転送可能レコード表示手段２３へセットし、マイク
ロプロセッサ１０−１に対して通信線２３０で通知する
。マイクロプロセッサ１０−２は、マイクロプロセッサ
１０−１から指示されたレコードの読み取りが終了する
と、処理結果を共有メモリ１１内の終了報告手段２２に
セットし通信線２３０で通知する。マイクロプロセッサ
１０−１は、キャッシュメモリ５からホストプロセッサ
１への転送が終了すると、共有メモリ１内の終了報告手
段２２からマイクロプロセッサ１０−２の終了状態を受
取り異常がないことを確認した後に、ホストプロセッサ
１に対してバス１１１，ホストインタフェース４，及び
バス１００を介して終了報告を行う。
【００１４】図３は、Ｒｎ＋１ レコードに訂正可能な
読み取り誤りが検出された場合の再試行処理でのデータ
転送状態を示す図である。マイクロプロセッサ１０−２
の制御でディスク３から読み出されたＲｎ レコードの
データは、キャッシュメモリ５に格納され、続いてＲｎ
＋１ レコードを読み出す。Ｒｎ＋１ レコードで訂正
可能な読み取り誤りが検出されるとキャッシュメモリ５
に格納されたＲｎ＋１ レコードのデータが訂正される
。２回転目でＲｎ＋２ レコードの読み出しを行う。マ
イクロプロセッサ１０−１は、キャッシュメモリ５に格
納されたレコードのデータをＲｎ ，Ｒｎ＋１ ，Ｒｎ
＋２ の順にキャッシュメモリ５から読み出しホストプ
ロセッサ１へ転送する。
読み取り誤りが検出された場合の再試行処理でのデータ
転送状態を示す図である。マイクロプロセッサ１０−２
の制御でディスク３から読み出されたＲｎ レコードの
データは、キャッシュメモリ５に格納され、続いてＲｎ
＋１ レコードを読み出す。Ｒｎ＋１ レコードで訂正
可能な読み取り誤りが検出されるとキャッシュメモリ５
に格納されたＲｎ＋１ レコードのデータが訂正される
。２回転目でＲｎ＋２ レコードの読み出しを行う。マ
イクロプロセッサ１０−１は、キャッシュメモリ５に格
納されたレコードのデータをＲｎ ，Ｒｎ＋１ ，Ｒｎ
＋２ の順にキャッシュメモリ５から読み出しホストプ
ロセッサ１へ転送する。
【００１５】更に、再試行処理においてディスク３から
の読み取り開始レコードを変更するために、共有メモリ
１１内に読み出し開始変更手段２４を有している。これ
は再試行処理において既にキャッシュメモリ５に格納さ
れているレコードのデータが存在している場合に、マイ
クロプロセッサ１０−１はマイクロプロセッサ１０−２
を介してディスク３から読み出す開始レコードを、読み
取り誤りが発生したレコードに変更してマイクロプロセ
ッサ１０−２に指示するために使用する。
の読み取り開始レコードを変更するために、共有メモリ
１１内に読み出し開始変更手段２４を有している。これ
は再試行処理において既にキャッシュメモリ５に格納さ
れているレコードのデータが存在している場合に、マイ
クロプロセッサ１０−１はマイクロプロセッサ１０−２
を介してディスク３から読み出す開始レコードを、読み
取り誤りが発生したレコードに変更してマイクロプロセ
ッサ１０−２に指示するために使用する。
【００１６】
【発明の効果】以上説明したように本発明は、２個のマ
イクロプロセッサ及び共有メモリを使用して、１個のマ
イクロプロセッサでディスクから読み取りキャッシュメ
モリに格納し、もう１個のマイクロプロセッサでキャッ
シュメモリに格納されたレコードのデータをホストプロ
セッサへの転送を制御することにより、訂正可能な読み
取り誤りが検出された場合の再試行を高速処理できる効
果がある。
イクロプロセッサ及び共有メモリを使用して、１個のマ
イクロプロセッサでディスクから読み取りキャッシュメ
モリに格納し、もう１個のマイクロプロセッサでキャッ
シュメモリに格納されたレコードのデータをホストプロ
セッサへの転送を制御することにより、訂正可能な読み
取り誤りが検出された場合の再試行を高速処理できる効
果がある。
【００１７】更に、読み取り誤りが検出された場合の再
試行処理で読み取り誤りが発生したレコードから読み取
りを開始するように読み取り開始変更手段を設けること
により、読み出し開始レコードと読み取り誤りが発生し
たレコードが異なるトラック又はシリンダの場合に再試
行処理を１回転少なくすることができる効果がある。
試行処理で読み取り誤りが発生したレコードから読み取
りを開始するように読み取り開始変更手段を設けること
により、読み出し開始レコードと読み取り誤りが発生し
たレコードが異なるトラック又はシリンダの場合に再試
行処理を１回転少なくすることができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の共有メモリ１１を示すブロック図である
。
。
【図３】本発明の実施例におけるデータ転送状態を示す
図である。
図である。
【図４】従来技術を示すブロック図である。
【図５】図４におけるデータ転送状態を示す図である。
１ ホストプロセッサ
２ ディスク制御装置
３ ディスク
４ ホストインタフェース
５ キャッシュメモリ
６ キャッシュデータ転送手段
７ ディスクインタフェース
８ データ転送手段
９ 誤り訂正手段
１０−１，１０−２ マイクロプロセッサ１１ 共
有メモリ ２１ 動作指示手段 ２２ 終了報告手段 ２３ 転送可能レコード表示手段 ２４ 読み出し開始変更手段
有メモリ ２１ 動作指示手段 ２２ 終了報告手段 ２３ 転送可能レコード表示手段 ２４ 読み出し開始変更手段
Claims (2)
- 【請求項１】ホストプロセッサと、複数のファイルを記
録するディスクとに接続されキャッシュメモリとを有し
、前記ディスクからの読み取り誤りを訂正し前記ホスト
プロセッサへ転送するディスクキャッシュ制御装置にお
いて、前記キャッシュメモリと前記ホストプロセッサと
の間でデータ転送を行うキャッシュデータ転送手段と、
前記ディスクからの読み出したデータを前記キャッシュ
メモリ及び前記ホストプロセッサへ転送するデータ転送
手段と、前記ディスクからの読み取りで読み取り誤りが
発生した場合に、前記キャッシュメモリに格納された誤
りを含むデータを訂正する誤り訂正手段と、前記ディス
クから読み取り前記キャッシュメモリ又は前記ホストプ
ロセッサへの転送を制御する２個のマイクロプロセッサ
と、前記２個のマイクロプロセッサ間で共有する共有メ
モリとを備え、前記共有メモリは、前記２個のマイクロ
プロセッサ間で動作を指示するための動作指示手段と、
指示された動作が終了したことを報告するための終了報
告手段と、読み取り誤りが発生した場合の再試行処理で
前記ディスクからの読み取りが正常又は誤り訂正し前記
ホストプロセッサへ転送可能なレコードを通知するため
の転送可能レコード表示手段とを有することを特徴とす
るディスクキャッシュ制御装置。 - 【請求項２】請求項１記載のディスクキャッシュ制御装
置において、前記共有メモリは、前記ディスクから読み
取ったレコードのデータが前記キャッシュメモリに存在
する場合に、再試行処理で前記キャッシュメモリに存在
しないレコードから読み出しを開始するように開始レコ
ードを変更する読み出し開始変更手段を有することを特
徴とするディスクキャッシュ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112749A JPH04340146A (ja) | 1991-05-17 | 1991-05-17 | ディスクキャッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112749A JPH04340146A (ja) | 1991-05-17 | 1991-05-17 | ディスクキャッシュ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340146A true JPH04340146A (ja) | 1992-11-26 |
Family
ID=14594594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112749A Pending JPH04340146A (ja) | 1991-05-17 | 1991-05-17 | ディスクキャッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340146A (ja) |
-
1991
- 1991-05-17 JP JP3112749A patent/JPH04340146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475814A (en) | Self diagnosis of a SCSI controller through an I/O port for data transmission/data reception modes of operation | |
| JPH04340146A (ja) | ディスクキャッシュ制御装置 | |
| JPS6390074A (ja) | デイスク装置制御方式 | |
| JP2546075B2 (ja) | ディスク制御装置のリトライ方法 | |
| JP2503981B2 (ja) | 周辺記憶装置 | |
| JPS6161273A (ja) | 記憶装置の制御方式 | |
| JPH03292526A (ja) | 磁気デイスク処理装置 | |
| JP2735308B2 (ja) | ディスク制御装置 | |
| JPH02157953A (ja) | 記憶サブシステム | |
| JPS59112353A (ja) | 記録媒体からのデ−タ読出し方式 | |
| JPH02211515A (ja) | 磁気ディスク制御装置 | |
| JPH0325807B2 (ja) | ||
| JPH0313669B2 (ja) | ||
| JPS62192830A (ja) | デイスクキヤツシユ制御方式 | |
| JPH04285773A (ja) | 外部記憶装置 | |
| JPH02304619A (ja) | 記憶装置の制御方式 | |
| JPH04302321A (ja) | 磁気ディスク制御装置 | |
| JPH0528667A (ja) | 磁気デイスク制御部 | |
| JPH06325512A (ja) | 磁気ディスク用ヘッド位置づけ制御装置 | |
| JPS62287472A (ja) | 磁気テ−プ制御装置 | |
| JPH03171479A (ja) | ディスク制御装置 | |
| JPH04353921A (ja) | 電子ディスクサブシステム | |
| JPH02230340A (ja) | エラー情報ロギングシステム | |
| JPH05257616A (ja) | 磁気ディスク制御部 | |
| JPH0833803B2 (ja) | 記憶制御装置 |